JPS63292736A

JPS63292736A - ペ−ジング受信機

Info

Publication number: JPS63292736A
Application number: JP62127675A
Authority: JP
Inventors: Shinji Hidaka; 伸二日高
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-05-25
Filing date: 1987-05-25
Publication date: 1988-11-30
Also published as: JPH0325972B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は無線による呼出し装置に係り、特に呼出し時に
呼出し情報をも受信するページング受信機に関する。

〔概　　　要〕

従来ポケットベル等は誰からの呼出しがあるかを簡単に
示すことができないという問題を有していた。本発明は
呼出し番号を受信した時にその後に同時に入力する呼出
し情報も取り込みその呼出し情報から特にファンクショ
ンデータからどのような呼出し情報であるかを判別して
複数の音楽のメロディのうちの１　ｆＩＩを選択して報
音指定する。

これによって保有者は例えば誰から呼出されたかを認識
することが可能となる。

〔従来の技術〕

従来、ポケットベル等自己呼出し装置は特定の時間単位
で受信装置を動作させている。そしてその受信時に自己
の番号があるかないかを判断し、親機からの呼出しがあ
るか否かを判定している。

一般的に呼出しは例えば呼出したい受信機の電話番号を
すなわち呼出し番号を電話すると、この呼出し番号が電
話局の無線基地局より送信され、この呼出し装置でそれ
が検出される。

このようなポケットベル等の自己呼出し装置は呼出され
た時にブザー、ホーン等の報知によって例えばこの受信
機を持ってる人が、すなわちこの自己呼出し装置を持っ
ている人が自分が呼出しされたことを認知する。このよ
うなポケットベル等では前述のようにブザー、ホーン等
によって呼出されるために、現在呼出された状態がどう
いう状態であるか例えばＡ点という所に電話をせよとい
うメツセージであるかそれともＢ点という所に電話をせ
よというメツセージであるかさらには別な要件であるか
を認識することはできなかった。すなわち固定した所に
電話をすることしか行うことができなかった。

近年このようなものを解決するものとしてブザー、ホー
ンだけでなく、簡単なメツセージも同時に送信してこれ
を表示することができるページング受信機が考えられた
。このページング受信機は前述のようなブザー報知だけ
でなく呼出し番号の後に続く情報がさらにその自己呼出
し装置に対する情報であるとして、自己呼出し装置が受
信しそれを表示するものである。その表示は簡単なもの
であるが、前述の従来のようなものに比べ例えばポケッ
トベルと比べ単に呼出したか、否かを認識するだけでな
く、どこから呼出されているか、あるいはだれから呼出
されたかを認識することができる。

〔発明が解決しようとする問題点〕

前述のようなページング受信機においては表示するメツ
セージとしてもっとも利用されるものに連絡先電話番号
がある。この自己呼出し装置をもっている者は、すなわ
ちページング受信機を持っている者は表示部に現れる電
話番号等を認識して受信者の方から発信者の方に電話す
るというような使い方を行っている。このような装置の
場合、表示部が必要であり、その表示というものは例え
ばＬＣＤで行っていたとしても大きなものとなるという
問題を有していた。特に情報が複雑になればなる程その
表示部は大きく、ポケットベルなど常に携帯しな（では
ならない装置の大きな問題であった。

また、ＬＣＤ等の場合には夜間呼出された場合に、明る
い所でしか表示を読むことができず、暗い所にいた場合
にはどのような情報が要求されているか、すなわち受信
者がどのように連絡をとったらいいかというものが判別
することが出来ないという問題も有していた。

本発明は上記従来の欠点に鑑み、ディスプレイを見な（
ても発信者のメツセージ、例えばＡさんからの呼出しや
Ｂさんからの呼出しの認識を可能としたページング受信
機を提供することを目的とする。

〔問題点を解決するための手段〕

本発明はページング受信機において複数のメロディを発
生するメロディ発生手段を設け、呼出し番号に続いて受
信する呼出し情報に基づいてメロディ発生手段の複数の
メロディのうちの１個を選択して報音するようにしたも
のである。

〔作　　　用〕

本発明の作用は以下の如くである。

呼出し番号を受信して予め設定される自己の呼出し番号
と、上記呼出し番号とが一致しているかどうかを判断す
る。そして一致していた時には呼出し番号に続く報知情
報を取り込む。この報知情報には例えばファンクション
デークなる２ビツトの情報を有しており、選択制御手段
はこの２ビツトの情報からどのメロディを発生するかを
判断して前記メロディ発生手段を動作させる。ファンク
ション情報は発信者からの情報であり、この発信者別の
情報によってそれぞれ異なるメロディを発生する。この
ページング受信機を保有しているものはページング受信
機から発生するメロディによってどの人から自分自身が
呼出しされたかを認識でき、表示をみなくても認識する
ことが可能となる。たとえば夜間においても表示する表
示情報を見る必要はなく、表示情報が読みにくいような
暗い場所においても簡単にそれを識別することが可能と
なる。

〔実　　施　　例〕第１図は本発明によるページング受信機の外観図である
。第１図（ａ）は正面図、第１図（ｂｌは上面図、第１
図（Ｃ）は側面図である。表示部２が正面に設けられて
おり、さらにその右隣に表示選択スイッチ３、スクロー
ルスイッチ４が設けられている。表承部２は２段の表示
よりなり、表示部２の上部は時刻、下部はメ・ノセージ
を表示する。本発明の実施例においては後述するが例え
ば３０回の呼出しに対するメソセージの記憶を行うこと
ができ、またそのときの時刻を記憶している。表示部２
においてはそのメソセージの内容を表示部の下段に表示
し、またその上部には呼出し要求が発生したときの時刻
を表示する。表示選択スイッチ３はその３０個のうちか
らどれを選択するかを指示するものであり、例えば受信
者によってこのスイッチが押下されることによって新し
いものから古いものへ合計３０の表示が行われる。表示
部２の表示部は非常に小さいものであり、メツセージは
それ以上になる場合がある。これを選択するのはスクロ
ールスイッチ４であり、スクロールスイッチ４を押すこ
とによってメツセージの先頭から順次スクロールし、長
い場合の１行分の呼出し情報を表示させることができる
。

本体側部にはリセットスイッチ５、と放音孔６が設けら
れている。放音孔６の本体装置内部には例えばスピーカ
や圧電素子が設けられ、呼出番号が一致したときにはこ
の放音孔６を介して内部の音（ブザー音）が出力される
。リセットスイッチ５はブザー音を停止するものである
。１回目のスイッチの押下によって報音が停止し、さら
に２回目のスイッチの押下によって表示部２での表示が
クリアする。本体上部にはライトスイッチ７と電源スィ
ッチ８が設けられている。電源スィッチ８をオンにする
ことによって本体装置の全体の動作を開始する。またラ
イトスイッチ７を押下することによって表示部２の表示
ランプが点灯する。暗い所においてはこのライトスイッ
チ７を押下することによって表示部２が照明され、メツ
セージの内容を読取ることができる。

本発明の実施例においては、放音孔６の内部にスピーカ
を設けている。この放音孔６からは呼出し情報に対応し
た情報によってすなわちファンクシランデータによって
メロディが変化し外部に出力される。

第２図は本発明の実施例の構成図である。

アンテナ９は電話局の無線基地より発生した電波を受信
するアンテナであり、例えば２８０ＭＩＩｚの−ＦＭ電
波を受信する。このＦＭ電波はＦＳＫ信号（ＮＲＺ）方
式によって変調されており、５１２ビツト／ｓｅｃのピ
ントレートの情報を含んでいる。

このアンテナ９より受信した信号は無線受信回路１０に
加わる。無線受信回路１０は前述のＦＳＫのＦＭ信号を
復調し、ｒＯＪ、ｒｌＪの信号とする回路である。この
回路には当然２８０ＭＨｚを選択する回路さらにはＦＳ
Ｋ信号をｆｊｔ！する復調回路等を有しており、この復
調した信号が通信制御回路１１に加わる。本発明の実施
例においてはボクサグ方式（ＰＯＣ３ＡＧ）が使用され
ており、無線受信回路１０から加わる信号を通信制御回
路１１はこのボクサグ方式によりデータを解析して自己
の呼出し番号であるか或いは、更には自己の呼び出し番
号であった場合にはそのデータを受信する受信取り込み
をＣＰＵ１２に出力する回路である。ＣＰＵ１２はスイ
ッチ群１３の信号を検出し処理を行なう。また受信デー
タをＲＡＭ　（図示せず）に格納すると共に、そのデー
タを表示回路１４に送って表示し、さらにスピーカ１５
により呼出しのあったことを報音する。

第３図（（Ａ）〜（Ｆ））はポクサグ方式のデータ構成
図である。

第３図（Ａ）は全体の送信信号フォーマットを表わしｋ
ものであり、ポクサグ方式においては、第１番目に５７
６ビントの１０１０１０と順次続くプリアンプル信号Ａ
とそれに続く複数のバッチ信号Ｂ、Ｃ・・・よりなる。

プリアンプル信号はページング受信機にこれからデータ
が送られることを認識させ同期をとるための信号であり
、通信制御回路１１はこのプリアンプルを検出して以下
にパッチデータが順次加わることを認識する。

第３図（Ｂ）は上記のパッチデータのバッチフォーマッ
トである。このバッチには同期コードＳ０１次に２ワー
ドである各コードよりなっている。

各コードは２ワードになっているが、例えば本発明の実
施例においては、１ワード＝３２ビツトに、更に１バツ
チがＣＤＩ〜ＣＤ８フ゛ロンクになっており、合計３２
Ｘ　２　Ｘ　８　＝　５１２バイトよりなっている。

第３図（Ｃ）（Ｄ）は前述の２コードワードになる各コ
ードの構成を表わしている。第３図（Ｃ）はアドレスコ
ードワードであり、先頭にはメツセージフラグ、メツセ
ージフラグの後にアドレスコード、更にはファンクショ
ンビット、ＢＣＨパリティ、イーブンパリティの構成と
なっている。また第３図（Ｄ）はメツセージコードワー
ドであり、メツセージフラグの後にメンセージコード更
にはＢＣＨパリティ、イーブンパリティの構成となって
いる。

メツセージフラグは次のコードがアドレスコードである
かメツセージコードであるかを識別するフラグであり、
０の時にアドレスコードワード、１の時にメツセージコ
ードワードを表している。

メツセージフラグ後の２ビツト〜１９ビツト目がアドレ
スコードであり、これが前述の呼出し番号に対応する。

更に、この後にファンクションビットが２ビツトある。

これは表示形態、報音形態を示すためのビットであり、
例えばｒｏＯＪ　、　　ｒｏｌｌ　。

ｒｉｏｔ、　　ｒｌｌＪにより４種類のファンクション
がある。ポクサグ方式においては、１コード例えばアド
レスコードの内部においてエラーが発生することがある
。特に受信状態が悪かったりした場合に、ＦＳＫ信号の
ｔｌＵＱが完全でなくなり、エラーが発生する。それを
補正するために、ＢＣＨパリティをビット２２〜ビツト
３１に設けている。この１０ビツトのデータによってエ
ラーが発生した場合の訂正を行っている。これをＢ　Ｃ
Ｈパリティとよんでいる。その後には、イーブンパリテ
ィビットがビット３２に設けられている。このイーブン
パリティには先頭から最終までのビア）が「１」の数を
表わすものの総数が奇数個あったか偶数個あったかを表
わしており、例えば１ビツト「０」と「１」を間違えた
場合には、このイーブンパリティのチェックによってビ
ットが欠落したかあるいは付加されてしまったかを判断
することができる。

第３図（Ｄ）に示すメツセージコードワードの場合には
メツセージフラグの後にメツセージビットが加わってい
る。これは発信者からのメツセージが加わるものであり
、例えば電話番号更には他の情報が加わる。更に同様に
同一コードワードの中にＢＣＨパリティ、同様にイーブ
ンパリティの各データが付加されメツセージコードワー
ドとなっている。

ポクサグ方式においては、常に無線受信機回路１０の電
源をＯＮとするのではなく、必要な時に′　のみ電源を
ＯＮとしている。各ページング受信機には１バツチ中の
ブロックＣＤＩ〜ＣＤＢのうちの１ブロツクが割当てら
れており、この割当てられた１ブロツクの時に無線受信
回路１０の電源をＯＮとする。この割当てられた１ブロ
ツクの位置を検出するための信号が同期コードワードで
ある。

受信機は同期コードワード、割当てられた１ブロツクの
期間電源をＯＮとする。尚、プリアンプル信号は全体の
同期をとるための信号であり、同期がとれていない時に
はこれをも受信するため電源をＯＮとする。第３図（Ｅ
）は同期コードワードのビット構成図であり、０１１１
１１００１１０１００１００００１０１０１１１０１１
０００がそのビット構成である。無線受信回路１０はこ
のビット構成の信号を受信した時、その後につづく各ブ
ロックのうちから各受信機に割当てられた時間で１ブロ
ツクを受信する。受信機は例えば同期コードの時間帯常
に受信状態となるようにし、同期コードを検出した後に
、自分の枠に当てはめれたブロックのコードワード例え
ば第３図（Ｂ）におけるＣＤ２の間再度無線受信回路１
０の電源をＯＮとし、受信したコードワード例えば第３
図（Ｃ）のアドレスデータが自分のデータであるかを判
別する。もし、違う場合には、その電源をＯＦＦとして
しまう。

一方、一致した場合には、次のメツセージコードワード
をも受信し、そのデータを取り込む。受信機はこの同期
コードを受信するときと自分自身に割当られたブロック
のコードワードのとき無線受信回路１０の電源をＯＮに
する。すなわち受信機は常に１バツチワ一ド単位で同期
コードと自分の割当られたブロックのとき電源をＯＮと
する。

なお、受信機の最初の電源ＯＮ時には全体の同期がとれ
ていないので無線受信回路１０の電源を周期的にオンと
してプリアンプルを検出している。

前述のポクサグ方式をまとめると受信機側においては、
プリアンプルを検出すると、同期コードの受信、更には
自分自身に割り当てられたコードワードの受信する時に
無線受信回路１０の電源をＯＮとする。

これらの制御を行うのは通信制御回路１１であり、この
通信制御回路１１のＯＮ・ＯＦＦ制御により、無線受信
回路１０は受信動作を行う。

例えばプリアンプルが検出できて全体の同期がとれた場
合には同期コードと、８ブロツクＣＤＩ〜ＣＤＢ内の自
分に割り当てられたブロックのとき無線受信回路ＩＯの
電源をＯＮする。このようにしてポケットベルにおいて
は電力の消費の軽減を計っている。

ボクサク方式においては、前述のコードワードの他にア
イドリンクコードワードなるワードが設けられている。

第３図（Ｆ）はアイドリンクコードワードのピント構成
図である。このアイドリンクのコードワードはヌルコー
ドであり、このコードワードを受信した時にはページ受
信機は何もデータを受信しないと同様となる。例えばこ
のアイドリンクコードワードが同期コードワードの位置
にあり、それを受信した時には同期はずれとなり、また
アドレスコードワードやメツセージコードワード中に存
在した時には何も受信しない場合と同じとな゛る。

第４図は、本実施例における通信制御回路１１の詳細な
回路構成図である。無線受信回路１０より入ってきた受
信信号は入力同期回路２１に加わっている。入力同期回
路２１はＦＳＸ信号の復調に対する「０」、「１」の信
号の乱れを補正する回路であり、この入力同期回路２１
によって安定したデータを取り込むことができる。入力
同期回路２１によって安定した信号はＢＣＨ誤り訂正回
路２５、プリアンプル検出回路２２、同期コード検出回
路２４に加わる。プリアンプル検出回路２２はプリアン
プルを検出するものであり、この検出によってタイミン
グ制御回路２３に検出結果が加わる。プリアンプル検出
回路２２によってプリアンプルが検出されると、次は同
期コード検出回路２４が動作し、同期コードが入ったか
どうかの検出を行う。その結果を同様にタイミング制御
回路２３に出力する。例えば検出がなされた場合には検
出信号がタイミング制御回路２３に加わる。

ＢＣＨ誤り訂正回路２５はバッチフォーマットの中の自
分に割り当てられたブロックのデータを全部取り込み、
ＢＣＨ誤りがあるかないかを判断し、更に誤りがある場
合には、訂正を行う回路である。

この回路によってまず、アドレスコードを受信した時に
は、誤り訂正済みのコードが呼出番号検出回路２６に加
わる。呼出番号検出回路２６には■Ｄ番号を記憶してい
るＩＤ−ＲＯＭＩ２７、ＩＤ−ＲＯＭｎ　２　Ｂが接続
されており、訂正済みコードのデータと各ＩＤＲＯＭか
ら入っているデータを比較し、一致しているか否かを検
出する。本発明の実施例においては各ページング受信機
にはファーストアドレスとセカンドアドレスを記憶する
のがＩＤ−ＲＯＭＩ２７．ＩＤ−ＲＯＭｎ２８である。

タイミング制御図ｖ１ｒ２３は常に同期コードに対する
タイミングを検出するクロックを持っており、送信側は
、順次プリアンプル、バッチフォーマント、複数のバン
チデータを送るので、タイミング制御回路２３はプリア
ンプルを検出すると同期コードを検出するまで電源制御
回路２９をＯＮとする。また更に、自分のブロックのコ
ードワードで電源制御回路２９をＯＮとする。電源制御
回路２９からＯＮ信号が加わると同期コード検出回路２
４は同期コードを検出し、ＢＣＨ誤り訂正回路２５は受
信したデータの訂正を行って呼出番号検出回路２６に加
える。そして、呼出番号検出回路２６は自分の呼出しで
あるかどうかを識別するものである。例えば、自分の呼
出番号でなかった時には、そのまま終了し、再度コード
ワードの検出を行う。

一方、自分の呼出番号であった場合には受信インクラブ
ド信号を発生し、第２図におけるＣＰＵ１２に対し割り
込みを加える。呼出番号検出回路２６の信号はＣＰＵ制
御回路３０に加わっており、ＣＰＵ制御回路３０は呼出
番号が一致したことを表す信号が加わると受信インクラ
ブド信号をＣＰＵ１２に加える。これによってＣＰＵ１
２が後述する処理を行う。

さらに、この他にその後に受信するあるいは現在受信し
たＢＣＨ誤り訂正回路２５に格納されているデータは、
呼出し番号検出回路２６を介してｓｐ変換回路３１に加
わっている。ＳＰ変換回路３１はシリアルに入ってくる
１ビツトのデータを８ビット単位でＣＰＵ１２に引き渡
すための回路である。この回路は後述するがＣＰＵ１２
のアドレス／コントロールバスとデータバスに接続され
ており、８ビット単位でＣＰＵ制御回路３０から割込み
がかかってＣＰＵ１２は８ビツトのデータを取り込む。

また、ＣＰＵ制御回路３０はこの他に全データの受信を
終了すると終了インクラブド信号を出力する。受信した
データは８ビット単位で加わるが、その他にアドレスコ
ード内に含まれているファンクションビット２ビツトも
ＣＰＵ１２内のバッファに出力する。これはＣＰＵ制御
回路３０の制御によってなされている。更に、メンセー
ジコードも順次８ビット単位で、エラー訂正されたメン
セージデータとして８ビット単位で振り分けられてＳＰ
変換回路３１よりＣＰＵ１２に取込まれる。

通信制御回路１１は常に動作するものであり、タイミン
グ制御回路２３によって前述のような電源制御回路２９
を介して電源をＯＮ・０ＦＦＬ、全体の電力の消耗を防
止している。

第６図は、第４図に示す通信制御回路１１の動作フロー
チャートである。受信機の電源がＯＮになると、まず、
プリアンプルサーチの処理３１を行う。このサーチの要
求はタイミング制御回路２３から行われているものであ
る。プリアンプルは５７６ビツトよりなるが、プリアン
プル検出回路２２はその内の８ビツトｒ　ｌ０ＩＯＩＯ
ＩＯＪと連続して続いた場合に、それがプリアンプル検
出としてタイミング制御回路２３に加える。この検出結
果が加わると、タイミング制御回路２３は、同期コード
検出回路２４に対し同期コードの検出動作を開始させる
。同期コードは、プリアンプルの直後に表れるものであ
り、また、さらにバッチデータが連続している場合には
、各バッチデータの先頭にくるものである。この時すな
わちプリアンプル検出後には、第１回目のプリアンプル
検出になるので、このプリアンプル検出信号が加わった
直後に同期コード検出回路２４をタイミング制御回路２
３は動作させる。同期コード検出回路２４によって同期
コードが検出された時にはすなわち、処理Ｓ２において
同期コードが検出された時には、次には、自己のブロッ
クのデータをＢ　ＣＨ誤り訂正回路２５に取込ませる。

なお、この時には前述のように無線受信回路１０の電源
はＯＮである。そして、取込んだ後には、呼出番号検出
回路２６を動作させ、ＩＤＲＯＭＩ２７、ＩＤＲＯＭｌ
ｌ２Ｂの内容と受信したコードが一致するかどうかを検
出する処理、すなわち、ワードサーチ処理Ｓ３を行う。

次に二度とも同期コードが欠落したか否かを次には判断
する。一般的に雑音等によって１回の同期コードの検出
がなされない場合があるので、本発明の実施例において
は２回とも同期欠落が発生した場合に同期はずれと判断
する。そして、もう一度プリアンプルサーチからの処理
Ｓ１から実行する。

一方、１回しか、または一度も欠落しなかった場合（判
別３４ＮＯ）には判別処理Ｓ５では次にはＩＤコードが
一致したかどうかを判別する。

ＩＤコードがなかった場合には、再度ワードサーチ（Ｉ
Ｄコードサーチ）の処理Ｓ３を実行する。

ＰＯＣ３ＡＧ方式すなわちポクサグ方式においては、自
己に与えられるブロックは特定の位置であり、そのフ゛
ロックのデータが自分自身のデータであるという保証は
ない。すなわち、それはＩＤコードによって決定される
もので、ＩＤコードが違っていた場合には他のものであ
るからである。このため、ＩＤコードがエラーの発生に
よって抜けることが充分にあり得る。これを判別するの
が前述の判別処理Ｓ４である。

一方、ＩＤコードが一致した場合には、次にメノセージ
の取込を行う（処理Ｓ６）。この取込みにおいては、後
述するＣＰＵ１２が行うものであり、呼出番号検出回路
２６からシリアルで出力されるデータが８ビット単位で
ＣＰＵ１２に加わりそれを取込む。この取込みを終了し
た時には、すなわち処理Ｓ６が終了した時には次には、
メツセージが終わりであるかどうかの判別を行う。すな
わちメソセージコードワードの１ビツト目のメツセージ
フラグをチェックし、メツセージフラグが１″のときは
次にメンセージデータが続（ものと判断し、メソセージ
フラグが“０″のときはメソセージが終了したものと判
断する（処理Ｓ７）。

処理Ｓ７がＮｏであった時には再度メツセージ取込処理
を行い、上記の動作を順次繰り返す。これは前述したよ
うに、８ビット単位で行うものであり、例えば、メツセ
ージビット２〜２１の合計２０ビツトの間は全部取込ん
だか否かを、すなわちメソセージの終わりであるかとし
て判別する。Ｓ７においてメツセージの終わりであると
した時には、次には再度ワードサーチ処理Ｓ３より行う
。例えば電源投入時において、プリアンプルが検出され
なかったり、誤って検出した場合、例えば、実際に１０
１０１０１０の８ビツトのデータが繰り返されたとして
も、場合によっては、データである場合があり得る。こ
の場合には、同期がとれないために同町コードが当然２
回欠落する。この時には、再度プリアンプルサーチ処理
Ｓ１から行う。このプリアンプルサーチ処理においては
、６２．５ｍ５ｅｃの間無線受信回路１０の電源をＯＮ
とし、プリアンプルであるどうかを判別する。そして、
プリアンプルでなかった場合には、再度１０６２．５ｍ
５ｅｃ後に無線受信回路１０の電源をＯＮとし再度プリ
アンプルサーチから行う。プリアンプルサーチ処理Ｓ１
において、順次これが繰り返されることによってバッチ
データの前に送られるプリアンプルを何回かのプリアン
プルサーチＳ１の処理によって検出することができる。

以上のように一定周期ごとに無線受信回路１０の電源を
ＯＮとし、その間でプリアンプルを検出し、更に同期を
とることによって自分自身の割当てられたブロックの時
のみ電源をＯＮとして自分自身のアドレスであるかそれ
とも違うかを判別している。これにより消費電力の低減
を行っている。

前述したが、本発明の実施例においてはファーストアド
レスとセカンドアドレスをＩ　Ｄ−ＲＯＭ１２７、ＩＤ
−ＲＯＭＩ［２Ｂに記憶している。この２個のアドレス
を設けることにより、Ａ点からの電話要求である、また
はＢ点からの電話要求である等、さらには緊急呼出等各
種の呼出に使用する事ができる。

第５図はＣＰＵＩ　２の詳細なブロック構成図である。

ＣＰＵ１２はデータバスとアドレス／コントロールバス
を有し、それぞれマイクロプロセッサ４１、バッファ４
２、起動フラグレジスタ４３、発振回路４４、ＲＯＭ４
５、ＲＡＭ４６、表示制御部４７、スイッチ制御部４８
、報音制御部４９、メロディメモリ５０が接続されてい
る。マイクロプロセッサ４１はＲＯＭ４５に格納されて
いるプログラムを実行し前述した通信制御回路１１から
加わったデータから、どのような処理を行うかを制御す
るものであり、本発明の実施例においては、その取込処
理はその殆どが割込によって開始される。この割込みに
は前述した様に受信インクラブ）１／ＩＩ、８ビツトイ
ンクラブド、終了インクラブドがある。またバッファ４
２にはＣＰＵ制御回路３０からエラービット、ファンク
ションビット（２ビツト）が加わっており、このバッフ
ァ４２を介して後述する各処理はエラービットやファン
クションビット（２ビツト）を取込む。発振回路４４は
マイクロプロセッサ４１が動作する時にデータバス、ア
ドレス／コントロールバスを介して各回路をアクセスす
る時に必要とするクロックを発生する回路であり、この
出力はマイクロプロセッサ４４に加わる他にこのクロッ
クを必要とする各回路に加わっている。

第７図は本発明の実施例におけるＣＰＵ１２の詳細なフ
ローチャートである。受信インクラブド信号■または■
が加わると第７図のメソセージ取込処理を行う、まず、
第１コードであるファンクジョンビットの取込処理をお
こなう（処理ＴＩ）。

割込みがあったということは即ち、通信制御回路１１に
おいて、ＩＤ番号が検出され、データの受信の要求をす
る情報であるので、その後には、８ビツトのデータが加
わる。よって処理Ｔ１の後にはシリアルパラレルインク
ラブド、すなわち、８ビツトのインクラブドが加わった
かどうかを判別する処理Ｔ２を行う。インクラブドがな
い場合には順次この判別処理を行い、この判別処理にお
いて待機となる。

°一方、シリアルパラレルインクラブドがあったと判断
した時には、８ビツトのシリアルデータがＳＰ変換回路
３１によって８ビツトのパラレルデータに変換されデー
タバスに出力されるので、次にメツセージバッファ（後
述する）に取込む処理Ｔ３を行う。これは当然マイクロ
プロセッサ４１が行うものであり、取込んだデータはＲ
ＡＭ４６のレジスタ領域に格納される。次には、メツセ
ージバッファへの取込が終了したかどうかを判別する（
処理Ｔ４）。

本発明の実施例においては、メツセージビットは２０ビ
ツトで、１回の取込８ビツトでは全データを取り込めな
いので、メツセージ終了判別処理Ｔ４によってＮＯであ
った場合には、次の８ビツトが加わったかどうかの判別
、すなわち、前述の処理Ｔ２を行い、再度上述のような
動作を繰り返す０判別Ｔ４において終了した時には次に
はそのデータを表示する（処理Ｔ５）。

メツセージバッファ取り込み処理Ｔ３においては、本発
明の実施例ではＩ　ＤＲＯＭが２個あるので、それに対
応してメツセージバッファも２個設けられている。

第８図は本発明の実施例における各レジスタの内容の構
成図である。メツセージバッファＭＢＩはＩＤＩ　　（
ファーストアドレス）に対応したバッファであり、メツ
セージバッファＭＢ２はＩＤｎ（セカンドアドレス）に
対応したバッファである。

例えば、アドレスコードワードがＩＤＩと一致した場合
にはメツセージバッファＭＨＩにデータが格納される。

本発明の実施例においては、雑音等によって自分自身の
メツセージが消失することを防止するため、複数回デー
タを送っている。受信状態が良い時には、１回の受信処
理においてデータを全て受信することが可能であるが、
悪い状態のときにはそれを１回で受信できない場合があ
り得る。よって表示終了後は、次にはリセットフラグの
判別を行う（処理Ｔ６）。これは以前受信したデータを
一度クリアされているかどうかを判別するもので、リセ
ットフラグがない場合、第１回目の受信と判断し、次に
はアラームメロディを鳴らす処理Ｔ７を行う。そして、
次には、対応するメツセージバッファＭＢＩの内容をメ
ツセージレジスタに格納する。第８図に示したレジスフ
構成図のように、ＲＡＭ４６には現在時刻を表示するレ
ジスタＴＭ並びに日付レジスタ領域更には■Ｄコードが
■のとき４種類のメロディを指定するための２ビツトの
ファンクションエリアＦ、１０コードを示すフラグ■及
び■、リセットフラグＲ３，ポインタＰ等の領域を有し
、更にその下に電話番号を記憶するＴＮ＋からＴＮ３０
の領域と、受信時刻を記憶するＲＴ＋〜ＲＴ３０の領域
とを有する。

本発明の実施例においては電話番号とその受信時刻を記
憶するようになっており、その電話番号とは、呼出し番
号に対応して送信されたメツセージビットの内容である
。メツセージビットの内容は第８図における電話番号レ
ジスタＴＮ＋に格納される。そして、その時の時刻、そ
れが受信時刻レジスタＲＴ＋に格納される（処理Ｔ９）
。この受信時刻とは現在時刻レジスタＴＭに入っている
内容である。その内容は、第５図に示したＣＰＵ１２の
構成図の発振回路４４に入っているタイマのデータであ
る。このデータを受信時刻レジスタＲＴ＋の領域に格納
し、メンセージの取込処理を終了する。

本発明の実施例においては前述したように電話番号と受
信時刻の記憶は全部で３０回分を記憶するようになって
いる。そして、メツセージバッファからメツセージレジ
スタＴＮ、への格納においては、順次シフトする構成に
なっており、例えば、以前に２回受信状態があるならば
、電話番号Ｔ　Ｎ　２を電話番号ＴＮ３に格納し、更に
ＴＮ＋をＴ　Ｎ　２そして、メツセージバッファＭＢＩ
の内容をＴＮ＋に格納する。また、さらに受信時刻も同
様であり、ＲＴ２の内容をＲＴ３に、Ｒ’ｒ＋の内容を
ＲＴ２に格納し、そして、現在受信した時刻をＲＴ＋に
格納するものである。

第７図によって説明すると、以前に受信状態に際し、リ
セットされた状態であるならば、リセットフラグがたっ
ており判別Ｔ６においては、リセットフラグありとなり
現在時刻の内容を受信時刻レジスタに格納する処理Ｔ９
のみ行う。

前述したリセットフラグはリセットスイッチがＯＮにな
ったか、ＯＦＦになったかによってフラグをＯＮ・ＯＦ
Ｆにするもので、これはＣＰＵ１２の各制御プログラム
（ＲＯＭに格納されている）によってなされる。

第５図に戻って説明すると、スイッチ制御部４８は第１
図に示した各スイッチの状態を入力するものであり、リ
セットスイッチ５の情報はこのスイッチ制御部４日を介
してマイクロプロセッサ４１に加わっている。マイクロ
プロセッサ４１はこのスイッチ情報によって例えば、リ
セットフラグがたった時には、リセットフラグをＯＮと
する処理を行うのである。そして、後述するがアラーム
を報音した時の報音を停止する。一方、ＣＰＵ１２はこ
の他に電源が投入された時の起動をかける信号も有して
いる。これはマイクロプロセッサ４１が例えばイニシア
ル処理を終了して受信可能状態とした時に行う。まず、
第１番目にプリアンプルを探すための処理を行うため、
起動フラグレジスタ４３に対し書込を行う。この書込の
信号は起動信号となって、第４図のＣＰＵ制御回路３０
に加わる。ＣＰＵ制御回路３０はタイミング制御回路２
３にスタート信号を加える。この信号によって第６図の
プリアンプルサーチ処理が開始され、以後は、タイミン
グ制御回路２３によって第６図のタイミングのように順
次プリアンプルを検出し、検出した時に、次からは同期
コード検出回路２４を動作させ同期信号を受信する。

そして、同期信号を受信した時には、その同期信号から
特定時間、すなわち、自分の割当てられたブロックの間
だけ電源をＯＮするようにし、無線受信回路１０から加
わるＢＣＨ信号を入力同期回路２１を介してＢＣＨ誤り
訂正回路２５に加える。これによりエラー訂正を行って
、自分自身のデータのメツセージの受信を行うものであ
る。この８ビツトのデータは常にマイクロプロセッサ４
１によって監視される。すなわち、インクラブドによっ
てマイクロプロセッサ４１は８ビット単位で取込み順次
繰り返して、全メツセージを受信する。

本発明の実施例においては、ＣＰＵＩ　２は四種類のメ
ロディと警報音を発生する回路を有している。例えば四
種類のメロディとは第９図（ａ）に表わすように、「１
０人のインディアン」、「カッコ−ワルツ」、「ロッカ
バイベイビイ」、「ロンドンブリッヂ」の四種類のメモ
リコードを記憶しており、このコードはメロディメモリ
５０に格納されている。そして、マイクロプロセッサ４
１がこれを順次読出すとともに、このメロディメモリ５
０に格納されたメロディの内容に対応した音階を報音制
御回路４９に加える。報音制御回路４９はそれに対応し
たデータ、すなわち音階を発生する。

この発生した音階は第２図におけるスピーカ１５に出力
される。

第９図（ｂ）は、このアラームに対する各メロディ発生
の制御を行うフローチャートである。すなわち、第７図
における処理Ｔ７の詳細なフローチャートである。先ず
、ファンクションエリアＦの判別、続いてフラグＩ／Ｉ
ｌの判別を行う（処理Ｔｌｌ、Ｔ１２）。

ファンクションエリアＦの判別とフラグ■、■の判別に
おいて、フラグ■でファンクションエリアＦが「００」
であったときはメロディ１の例えば「１０人のインディ
アン」の報音すなわち、メロディ発生処理Ｔ１３を行う
。また、フラグ１でファンクションエリアＦが「０１」
であった時にはメロディ２の「カッコ−ワルツ」を報音
する処理Ｔ１４を行う。また、フラグＩでファンクショ
ンエリアＦが「１０」の時にはメロディ３の「ロッカバ
イベイビイ」を発生する（処理Ｔ１５）。また、更にフ
ラグＩでファンクションエリアＦが「１１」であった時
にはメロディ４の「ロンドンブリッヂ」を発生する（処
理Ｔ１６）。また、フラグ■であったとき、すなわち、
ＩＤＲＯＭＩ［のコードが送られた時には、メロディ５
の警告音を発生する（処理Ｔ１７）。この警告音は、例
えばあるピントを第５図における報音制御回路４９に加
えることによって、警告が出るようにしたものである。

なお、この報音制御回路４９は例えば、３Ｍ和音、５重
和音等の音階発生用のＩＣであり、音色と音階その他の
情報例えば、アタック、ディケイ、リリース情報を加え
ることによって、３重の音階が発生でき、更に、その長
さを図示しないが発振回路４４から加わるタイマの割込
みによって変えることにより目的の音を一定期間発生さ
せることができる。そして、次にはメロディメモリ５０
に入っている目的のメロディに対応する音階を順次呼出
し割込がある度にそのデータを変更することにより音階
を出すことができる。

本発明の実施例においては、メロディメモリ５０により
記憶しているが、この他にメロディＩＣとすることも可
能である。例えば報音制御回路４９に「ＯＯ」を書き加
えることによって、第１のメロディがまた、「０１」を
書き加えることによって第２のメロディが、「１０」を
書き加えることによってまた第３のメロディが、「１１
」を書き加えることによってまた第４のメロディが発生
できるようにしておくことも可能である。

以上本発明の実施例について詳細に説明したが、本発明
の実施例においては、常に例えば、ＩＤＩを受信したの
時にはそれに対応した２ビツトのファンクションのデー
タから発生ずるべきメロディの内容が変化できる。また
、ＩＤＲＯＭＩ＋に入っているＩＤ番号と一致した時に
は警告音を発生する。メロディや警告音が発生しても、
直ちに応答できない時にはそれまでの受信した内容を表
示部２をサーチして、すなわち第１図における表示選択
スイッチ３を押下することによって順次表示でき、何時
何分に誰からというのを確認することができる。また、
すぐに連絡できる場合には、例えばこのメロディメモリ
５０のメロディによってそれを識別することが可能とな
り、表示を見なくても行うことが可能となる。特に、暗
い所において表示部を照明した場合にはランプによる照
明は非常に消費電力は大きいものであるが、本発明によ
って、それを防止することができ、消費電力の少ないペ
ージング受信機を得ることが可能となる。

〔発明の効果〕以上述べたように本発明は送られてきた情報のうちから
ファンクションデータに対応して複数のメロディ発生を
行い、受信者に対してどこからの要求であるかを表示部
を見なくてもわかるようにしたものであり、本発明によ
れば、受信者は単に音楽のメロディによってその情報を
識別でき、例えば暗い所における表示への照明を行わな
くても、そのメツセージを認識することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の外観図であり、同図（８）
は正面図、同図山）は上面図、同図（Ｃ）は側面図、第
２図は本発明の一実施例の全体構成図、第３図（Ａ）〜
（Ｆ）はＰＯＣ３ＡＧ方式のデータ構成図、第４図は通信制御回路１１の回路構成図、第５図はＣＰ
Ｕ１２の詳細なブロック構成図、第６図は通信制御回路
１１の動作フローチャート及びタイミングチャート、第７図はＣＰＵ１２の動作フローチャート、第８図はＲ
ＡＭ４６の構成の一部を示す図、第９図（ａ）はメロデ
ィメモリの内容、同図（ｂｌはメロディ発生制御のフロ
ーチャートである。１０・・・無線受信回路、１１・・・通信制御回路、１２・・・ＣＰＵ。４９・・・報音制御回路、５０・・・メロディメモリ。特許出願人　　カシオ計算機株式会社（Ｃン（ｂ）第１図！６　　区レブ又夕構へ図纂８図第　７

Claims

【特許請求の範囲】

受信した呼出し番号と予め設定されている自己の呼出し
番号とを比較し、一致したとき前記呼出し番号の後に続
く報知情報を取り込むページング受信機において、複数
のメロディを発生するメロディ発生手段と、前記報知情
報に含まれるファンクションデータに基づいて前記メロ
ディ発生手段の複数のメロディのうちの１個を選択する
選択制御手段とを有することを特徴としたページング受
信機。