JPS63291451A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、論理回路とアナログ信号処理回路とが同一基
板上に形成された半導体集積回路に関し、特に大振幅の
信号を扱う論理回路で発生する雑音が電源線を通してア
ナログ信号処理回路に進入することを効果的に防止する
半導体集積回路に関する。

［従来の技術］ 従来、論理回路とアナログ回路が同一基板上に混在する
ＩＣにおいては、論理回路の部分はＴＴＬ及びＣＭＯ３
又はＥＣＬで構成されている場合が一般的である。この
うちＴＴＬ及びＣＭＯ３の論理回路の論理振幅は印加さ
れた電源電圧に殆んど等しいため、１つ１つの論理回路
が「０」から「１」へ、又は「１」から「０」へと変化
する場合は、遷移時間内に発生する雑音が極めて大きい
。

ＣＭＯ３論理回路の場合を例にとると、定常状態では殆
んど電源電流を流さないが、遷移時間内には定常時の１
０６倍ものインパルス状の貫通電流が発生する。このよ
うな貫通電流は、電源線を通してアナログ信号処理回路
に進入し、防害波や雑音となってアナログ信号に悪影響
を与えている。

一般に、論理振幅が印加電源電圧の５０％を超えるよう
な論理回路と、アナログ信号処理回路とが混在する半導
体集積回路においては、このような問題が無視できない
ことが多い。そこで、従来は、正負電源間にノイズ吸収
用のコンデンサを挿入したり、論理回路とアナログ信号
処理回路との電源線共通インピーダンスが小さくなるよ
うにレイアウトする等の対策がとられている。

し発明が解決しようとする問題点］ しかしながら、上述した従来の対策のうち、コンデンサ
による対策は、コンデンサを挿入する位置によって効果
に差が出るという欠点がある。しかも、電源線のどこに
バイパスコンデンサを挿入すれば最も効果があるかとい
うことを事前に知ることが困難である。

また、共通インピーダンスを低減するためにＩＣのレイ
アウトを工夫するにしても、ＩＣマスクの設計上、大き
な制約を受け、十分な効果を得ることかできないという
問題点がある。

本発明はかかる事情に鑑みてなされたものであって、コ
ンデンサ挿入位置及びＩＣのレイアウト上の制約を受け
ることなく、論理回路からアナログ信号処理回路へ進入
するノイズを効果的に除去し得る半導体集積回路を提供
することを目的とする。

［問題点を解決するための手段］ 本発明は、論理回路とアナログ信号処理回路が同一基板
上に形成された半導体集積回路において、論理回路の電
源線とアナログ信号処理回路の電源線との間に、前記ア
ナログ信号処理回路の電源電圧を分圧して前記論理回路
に電源電圧として供給する分圧回路を設けるとともに、
前記論理回路の電源線間にノイズ吸収用のコンデンサを
接続したことを特徴としている。

［作用コ 本発明によれば、分圧回路を介してアナログ信号処理回
路用の電源線と論理回路用の電源線とを全く独立に設け
るとともに、論理回路用の電源線間にはノイズ吸収用の
コンデンサが接続されているので、論理回路から発生す
るノイズは、上記コンデンサ及び分圧回路によって効果
的に吸収され、アナログ信号処理回路側への流入が抑制
される。

また、論理回路の電源は、アナログ信号処理回路用の電
源を分圧して得たものであるから、論理回路における振
幅レベルはアナログ信号処理回路の振幅レベルに比べて
低くなる。この結果、論理回路の雑音電力のレベルも低
減されるので、上記コンデンサによるノイズ吸収効果が
更に一層増大する。

［実施例コ 第１図は本発明の第１の実施例を示す回路図である。

アナログ信号処理回路１と、ＣＭＯＳ論理回路２とは、
同一の半導体基板上に形成されている。

外部印加電源３からの電源電圧は、アナログ信号処理回
路用の第１の電源線４，５を介してアナログ信号処理回
路１に供給されている。第１の電源線４．５は分圧回路
６を介してＣＭＯ３論理回路用の第２の電源線７．８と
接続されている。従って、ＣＭＯＳ論理回路２は、第１
の電源線４，５、分圧回路６及び第２の電源線７．８を
介して、前記外部印加電源３からの電源電圧を分圧供給
される。

分圧回路６は、前記第１の電源線４．５間に直列に接続
された３つの抵抗器１１，１２．１３を有する。また、
分圧回路６のトランジスタ１５゜１６は、そのベースに
抵抗器１１乃至１３による分圧電圧を供給されていると
共に、電源線４．５間に抵抗器１４を介してエミッタホ
ロワ接続されている。抵抗器１１乃至１３はトランジス
タ１５゜１６の動作点を決定し、抵抗器１４はトランジ
スタ１５．１６のエミッタ電流を決定する。

また、第２の電源線７．８の間にはＣＭＯＳ論理回路２
で発生する雑音を吸収するコンデンサ９が接続されてい
る。

このように構成された半導体集積回路においては、ＣＭ
ＯＳ論理回路２の電源線７，８間に発生する雑音電流は
、アナログ信号処理回路１の電源線４，５に直接流れ込
むことはない。また、ＣＭＯＳ論理回路２で発生した高
周波成分の雑音は、第２の電源線７，８間に接続された
バイパス用のコンデンサ９により吸収されて減衰する。

更に、エミッタホロワのトランジスタ１５．１６のエミ
ッタ、ベース間の容量ＣεＢの値が非常に小さいので、
この容量ＣＵＢを通じてベース側に漏れ出てくる雑音成
分も電源！７．８における雑音成分に比して十分に小さ
い。

即ち、例えば、Ｃ）：Ｂが０．３９Ｆ、コンデンサ９の
容量Ｃ９が２０００ＰＦ、分圧回路６のインピーダンス
ｒが１０Ωであるとすると、分圧回路６の出力端に生ず
る雑音電圧は、 ＣＥ　ａ　＜　Ｃｑであるから、 ≠　ｉｒ ｉｒ １＋２．５　　ｊ　　−ｒ となる。

以上の結果から、周波数が高い雑音成分はコンデンサ９
の容量Ｃ９によって十分減衰し得ることがわかる。一方
、低い周波数成分の雑音については、エミッタホロワの
エミッタ、ベース間のインピーダンスが、 １／　（５０ＨｚＸ２ＸπＸ０．３Ｘ１０−１２Ｆ）絢
１０ＧΩ となるので、前述したようにエミッタホロワのベース側
には殆んど漏れ出ない。

第２図は本発明の第２の実施例を示す回路図である。な
お、第２図において第１図と同一物には同一符号を付し
て説明を省略する。この第２図の実施例が第１図の実施
例と異なる点は、分圧回路２１のみである。即ち、この
第２の実施例における分圧回路２１は、第１の実施例の
分圧回路６の抵抗器１１〜１３とトランジスタ１５．１
６のベースとの間に、更にエミッタホロワ接続されたト
ランジスタ２２．２３及び抵抗器２４からなる回路を挿
入し、２段のエミッタホロワを構成したものである。

このような構成であると、エミッタ側からベース側に雑
音が進入することを更に一層有効に防止することができ
る。

なお、本発明においては、分圧回路として、抵抗器及び
ダイオードからなるレベルシフト回路を使用しても良い
。また、上記実施例においては、論理回路としてＣＭＯ
Ｓ論理回路を用いたが、本発明は、例えば、ＴＴＬ論理
回路を持つ半導体集積回路への適用も可能であることは
いうまでもない。

［発明の効果］ 以上説明したように、本発明によれば、アナログ信号処
理回路の電源線と論理回路の電源線とを分圧回路を介し
て接続したので、論理回路で発生する雑音がアナログ回
路の電源線に直接進入することを防止することができ、
しかも、論理回路の電源線に接続されたコンデンサが雑
音を有効に吸収するという効果がある。

また、アナログ回路の電源を分圧して論理回路に正負の
電源を供給しているため、アナログ回路の電源より低い
電源電圧で論理回路が動作する。

このため、雑音電力自体も減り、更に雑音抑制効果が増
すうえ、小振幅のアナログ信号を大振幅の論理信号に変
換する際のインターフェイスが楽になるという付随的効
果も有する。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図である。 １；アナログ信号処理回路、２　、ＣＭＯＳ論理回路、
３：外部印加電源、４，５；第１の電源線、６．２１．
分圧回路、７，８；第２の電源線、９；コンデンサ、１
５，１６，２２，２３．）ランジスタ

Claims (2)

【特許請求の範囲】
1. （１）論理回路とアナログ信号処理回路とが同一の半導
   体基板上に形成された半導体集積回路において、前記ア
   ナログ信号処理回路の電源線と前記論理回路の電源線と
   の間に設けられ、前記アナログ信号処理回路に供給され
   る電源電圧を分圧して前記論理回路に該論理回路の電源
   電圧として供給する分圧回路と、前記論理回路の電源線
   間に接続されたノイズ吸収用のコンデンサとを有するこ
   とを特徴とする半導体集積回路。
2. （２）前記分圧回路は、前記アナログ信号処理回路の電
   源電圧を分圧する複数の抵抗器と、これら抵抗器によっ
   て分圧された電圧を前記論理回路に供給するエミッタホ
   ロワトランジスタとを有することを特徴とする特許請求
   の範囲第１項に記載の半導体集積回路。