JPS63288039A - Inspection of film carrier packaging - Google Patents
Inspection of film carrier packagingInfo
- Publication number
- JPS63288039A JPS63288039A JP62122911A JP12291187A JPS63288039A JP S63288039 A JPS63288039 A JP S63288039A JP 62122911 A JP62122911 A JP 62122911A JP 12291187 A JP12291187 A JP 12291187A JP S63288039 A JPS63288039 A JP S63288039A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- bump
- thermocompression bonding
- chip
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims description 4
- 238000004806 packaging method and process Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 7
- 230000002950 deficient Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は各種電子機器に使用されるフィルムキャリアへ
のIC実装時にバンプの欠落を見出す検査方法に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an inspection method for detecting missing bumps during IC mounting on film carriers used in various electronic devices.
従来の技術
フィルムキャリアにICを実装する方法として■ バン
プつきICを用いる方法
■ バンプを形成したインナリードを用いる方法
の2つの方法が挙げられる。■の方法は、更に■−1イ
ンナリード自体を加工により一部突起させる。Conventional techniques There are two methods for mounting an IC on a film carrier: (1) a method using an IC with bumps; and (2) a method using an inner lead on which bumps are formed. In method (2), further, part of the (1)-1 inner lead itself is made to protrude by processing.
■−2インナリード形成とは別に形成した突起物を、イ
ンナリードに熱圧着する。(2)-2 A protrusion formed separately from the inner lead is bonded to the inner lead by thermocompression.
の2つに細分化することができる。■の方式はICに特
別な工程を加えることなく具現化できるだめ広い製品分
野での応用が可能である。It can be subdivided into two parts. The method (2) can be implemented in a wide range of product fields because it can be implemented without adding any special process to the IC.
従来■−2の方式は次のようにして行なわれる。Conventional method (2) is carried out as follows.
第2図aにおいてバンプ1は、基板2に蒸着でつけられ
たT i /P を層3の上面に電気金めっきによって
形成される小突起である。In FIG. 2a, bumps 1 are small protrusions formed by electrolytic gold plating on the upper surface of layer 3 of T i /P deposited on substrate 2 by vapor deposition.
同図すにおいてフィルムキャリア4のインナリード6を
、前記バンプ1に接触させた状態、もしくは数μm程度
バンプ1から離れた状態で保持し、ツール6により基板
2と垂直方向に第一回目の加圧を行う。このときのツー
ル6の温度及びインナリード6とバンプ1を通して基板
2に加える力を適切な値にすることによって同図Cに示
すようにインナリード5にバンプ1が転写される。In the figure, the inner leads 6 of the film carrier 4 are held in contact with the bumps 1 or separated from the bumps 1 by several micrometers, and the tool 6 is used to perform the first application in the direction perpendicular to the substrate 2. Perform pressure. At this time, by adjusting the temperature of the tool 6 and the force applied to the substrate 2 through the inner lead 6 and bump 1 to appropriate values, the bump 1 is transferred to the inner lead 5 as shown in FIG.
バンプ1が転写されたインナリード6は、同図dに示す
ように、ICチップ7に形成されたパッド部8とバンプ
1が接触した状態もしくは数μm程度離れた状態で保持
し、ツール6によりチップ7と垂直方向に加圧する。こ
の第二回目の加圧時も、ツール6の温度とインナリード
5とバンプ1を通してICチップTに加わる力を適切な
値にすると、ICCフッブのパッド8とインナリード5
は、バンプ1を通じて接続されたことになる。すなわち
フィルムキャリア4にICチップ7が実装されたことに
なる。The inner lead 6 to which the bump 1 has been transferred is held in a state where the pad portion 8 formed on the IC chip 7 and the bump 1 are in contact with each other or separated from each other by several μm, as shown in FIG. Pressure is applied in a direction perpendicular to the chip 7. During this second pressurization, if the temperature of the tool 6 and the force applied to the IC chip T through the inner lead 5 and bump 1 are set to appropriate values, the pad 8 of the ICC foot and the inner lead 5
are connected through bump 1. That is, the IC chip 7 is mounted on the film carrier 4.
このときにフィルムキャリアのインナリードのボンディ
ング中心とICチップのパッド中心と、基板上に形成さ
れたバンプの中心は対応するもの同士互いに等しい関係
にある。すなわち第3図aにおいて、フィルムキャリア
11のフィルムキャリア走行方向と垂直方向に延びてい
る第一のインナリード12aのポンディング中心と向い
あう第二のインナリード12bのボンディング中心のフ
ィルムキャリア走行方向と垂直な方向の距離をL!、前
記の2つのインナリード12a、12bに対して垂直な
方向に延びている第三のインナリード12Cとこれと向
いあう第四のインナリード12dのフィルムキャリア走
行方向と平行な方向の距離をLア とし、また、4つの
インナリード12a。At this time, the bonding center of the inner lead of the film carrier, the pad center of the IC chip, and the center of the bump formed on the substrate are in an equal relationship with each other. That is, in FIG. 3a, the bonding center of the first inner lead 12a extending perpendicularly to the film carrier running direction of the film carrier 11 and the bonding center of the second inner lead 12b facing the film carrier running direction and The distance in the vertical direction is L! , the distance in the direction parallel to the film carrier running direction between the third inner lead 12C extending in the direction perpendicular to the two inner leads 12a and 12b and the fourth inner lead 12d facing the third inner lead 12C is L. A and four inner leads 12a.
12b、12c、12dのポンディング中心に対応する
同図すにおけるICチップ13のパッド14a、14b
、14c、14dのり、、L、に対応する距離をpx、
pアとし、同様に同図Cにおいて対応するバンプ1sa
、15b、1sc、1sdのL!、Lアに対応する長さ
をBx、Bアとすれば、L=p =13 ・・
・・・・・・・・・・・・・(1)x x
x
L=p=13 ・・・・・・・・・・・・・・・
に))y y y
02式が成り立つように設計されている。Pads 14a, 14b of the IC chip 13 in the figure corresponding to the bonding centers of 12b, 12c, 12d
, 14c, 14d glue, , the distance corresponding to L is px,
Similarly, in the same figure C, the corresponding bump 1sa
, 15b, 1sc, 1sd L! , the lengths corresponding to La are Bx and Ba, then L=p =13...
・・・・・・・・・・・・・・・(1) x x
x L=p=13 ・・・・・・・・・・・・・・・
)) y y y It is designed so that the following formula holds.
発明が解決しようとする問題点
「従来の技術」で述べた方法でフィルムキャリアにIC
を実装した場合、インナリードに転写したバンプの一部
に転写不良や欠落が生じた場合にその不良が発見できず
にICパッドとバンプの接合を行なってしまい、良品の
ICチップを不良のフィルムキャリア実装にしてしまう
おそれがあった。それは次の理由による。The problem to be solved by the invention: An IC is attached to a film carrier by the method described in "Prior art".
When mounting a bump, if a part of the bump transferred to the inner lead is defective or missing, the defect cannot be discovered and the IC pad and bump are bonded, resulting in a good IC chip being replaced with a defective film. There was a risk that it would become a carrier implementation. This is due to the following reason.
すなわち、第2図d4Cおいてバンプ1とxCチップ7
上のパッド8は、数μm程離れた位置もしくは接触した
状態で接合しなければならない。ところが、バンプ1が
インナリード6に在存するか否かは、基板2にバンプ1
が残っているか否かを確認する方法か、直接インナリー
ド6を見る方法しかない・しかしインナリード6をバン
プ1側から見る方法は、装置の機構が複雑になるため、
実現困難である。That is, in d4C of FIG. 2, bump 1 and xC chip 7
The upper pads 8 must be joined at a distance of several micrometers or in a state in which they are in contact. However, whether bump 1 exists on inner lead 6 or not depends on whether bump 1 exists on substrate 2 or not.
The only way is to check if there is any left or not, or to directly look at the inner lead 6. However, the method of looking at the inner lead 6 from the bump 1 side requires a complicated device mechanism.
It is difficult to realize.
問題点を解決するための手段
上記問題点を解決するだめの本発明の技術的手段は、基
板に形成されたバンプをフィルムキャリアのインナリー
ドに第一の熱圧着をする工程と、前記インナリードにバ
ンプを熱圧着後、前記バンプをICチップのパッド部に
第二の熱圧着をする工程を含むフィルムキャリア実装方
法において、第二の熱圧着のためのICチップとバンプ
の接触によりインナリードを変形させインナリードの変
形量の差により第一の熱圧着によるバンプの欠落を見出
すことを特徴とするのである。Means for Solving the Problems Technical means of the present invention for solving the above problems include a step of first thermocompression bonding the bumps formed on the substrate to the inner leads of the film carrier; In a film carrier mounting method that includes a step of thermocompression bonding a bump to a pad portion of an IC chip, and then a second thermocompression bonding of the bump to a pad portion of an IC chip, the inner lead is bonded by contact between the IC chip and the bump for the second thermocompression bonding. It is characterized in that missing bumps due to the first thermocompression bonding are detected based on the difference in the amount of deformation of the inner lead.
作 用 本発明の技術的手段による作用は以下のようになる。For production The effects of the technical means of the present invention are as follows.
すなわちインナリードが第一の熱圧着により変形をした
後、第二の熱圧着をするため、インナリードに熱圧着さ
れたバンプとICチップのパッドを接触させることによ
りインナリードを変形させることができる。In other words, since the inner lead is deformed by the first thermocompression bonding and then subjected to the second thermocompression bonding, the inner lead can be deformed by bringing the bumps thermocompression bonded to the inner lead into contact with the pads of the IC chip. .
このときインナリードに第一の熱圧着によるバンプが欠
落していると、正しく第一の熱圧着がなされているイン
ナリードと較べて変形量が異なる。At this time, if the inner lead is missing the bump formed by the first thermocompression bonding, the amount of deformation will be different from that of the inner lead to which the first thermocompression bonding has been correctly performed.
変形量の違いは、画像認識装置における画像のボケ、明
るさの違いなどにより容易に判別することができるので
、第一の熱圧着によるバンプの欠落を判断することが可
能となる。The difference in the amount of deformation can be easily determined by the blurring of the image, the difference in brightness, etc. in the image recognition device, so it is possible to determine whether the bump is missing due to the first thermocompression bonding.
このことにより、バンプが欠落したフィルムキャリアと
ICチップの接合を未然に防止することができ、その結
果、良品のICチップをバンプ欠落による実装不良によ
って使用不能とすることはなくなる。This makes it possible to prevent a film carrier with missing bumps from being bonded to an IC chip, and as a result, a good IC chip will not be rendered unusable due to poor mounting due to missing bumps.
実施例
以下本発明の第一の実施例を図面に基づいて説明してい
く。EXAMPLE A first example of the present invention will be described below based on the drawings.
第1図はインナリード21の中心21aと、ICチップ
22上のパッド23の座標とが等しく、バンプ26の位
置のみ異なる場合の図である。FIG. 1 shows a case where the coordinates of the center 21a of the inner lead 21 and the pad 23 on the IC chip 22 are the same, and only the position of the bump 26 is different.
第1図において、インナリー21の有効長さくインナリ
ード21のつけ根からボンディング中心までの長さ)を
lとし、バンプ26の位置を従来よりもCだけバンプの
外周側へこのインナリード21に沿って拡げたとする。In FIG. 1, the effective length of the inner lead 21 (the length from the root of the inner lead 21 to the bonding center) is l, and the position of the bump 26 is moved along the inner lead 21 to the outer circumferential side of the bump by C from the conventional position. Suppose it is expanded.
このとき、インナリード21下面からバンプ26の上面
までの高さをDとして、すなわちDだけインナリード2
1を浮かせてツール26で接合すると、同図すに示すよ
うにインナリード21は第一の変形をする。このときイ
ンナリード21のボンディング中心21aにバンプ25
が接合出来るように前出のDを調整する。At this time, the height from the bottom surface of the inner lead 21 to the top surface of the bump 26 is set as D, that is, the inner lead 2
When the inner lead 21 is floated and joined using the tool 26, the inner lead 21 undergoes a first deformation as shown in the figure. At this time, a bump 25 is placed on the bonding center 21a of the inner lead 21.
Adjust the above D so that it can be joined.
バンプ26とインナリード21の接合の後バンプ26と
ICチップ22のパッド部23の接合をするときに、イ
ンナリード21が初期の状態すなわちフィルム上のパタ
ーン面と平行な状態になるまで第2の変形をさせる。After bonding the bump 26 and the inner lead 21, when bonding the bump 26 and the pad portion 23 of the IC chip 22, the second cause transformation.
この場合、バンプ26が正しくインナリード21に存在
していると同図dのようになるが、バンプ26が存在し
ていないと同図eに示すようにインナリード21は傾斜
した状態になると同時に、インナリード21のボンディ
ング中心の高さが、他の正しくバンプ26が存在してい
るところと比較してバンプ26の高さ分だけ低い位置に
存在するようになる。この2つの事項はどちらも視覚認
識装置において画像のボケ、明るさの差などで容易に識
別することができバンプ25とICチップ22上のパッ
ド部23の接合を行なう前にバンプ26の欠落を把握す
ることが可能となる。In this case, if the bump 26 is correctly present on the inner lead 21, the result will be as shown in figure d, but if the bump 26 is not present, the inner lead 21 will be in an inclined state as shown in figure e. , the height of the bonding center of the inner lead 21 is located at a lower position by the height of the bump 26 compared to other locations where the bump 26 is correctly located. Both of these matters can be easily identified by a visual recognition device by the blurring of the image, the difference in brightness, etc., and the lack of the bump 26 can be detected before bonding the bump 25 and the pad portion 23 on the IC chip 22. It becomes possible to understand.
なお第1図において、 L=4.12m 1 = 1.00■ D = 0.50鱈 に対してバンプ移動量は!−0,20mであった。In addition, in Figure 1, L=4.12m 1 = 1.00■ D = 0.50 cod The amount of bump movement is! -0.20m.
次に本発明の第二の実施例を説明する・第4図aにおい
てインナリード31の中心31aと、同図CにおけるI
Cチップ32上のパッド33と同図aのバンプ35のす
べての座標が異なる場合の図である。Next, a second embodiment of the present invention will be explained. The center 31a of the inner lead 31 in FIG. 4a and the I in FIG.
This is a diagram in which all the coordinates of the pad 33 on the C chip 32 and the bump 35 in FIG.
この場合、L=!1.B−!5Pの関係が成立する。第
一の実施例においては、第1図Cに示されるようにボン
ディング後の各インナリード21.21はそれぞれ同一
平面上に存在することになるが、本実施例においては、
同図Cに示されるように各のインナリード31.31は
下方に屈曲された状態で接合される。いいかえると、I
Cチップ32のパッド面38とフィルムキャリアの配線
面39がδだけ異なった高さで接合されたことになる。In this case, L=! 1. B-! A 5P relationship is established. In the first embodiment, the inner leads 21, 21 after bonding are on the same plane, as shown in FIG. 1C, but in this embodiment,
As shown in Figure C, each inner lead 31, 31 is bent downward and joined. In other words, I
This means that the pad surface 38 of the C chip 32 and the wiring surface 39 of the film carrier are joined at different heights by δ.
このような状態はインナリード31とICチップ32の
エツジ40との接触を減少し不良の低減効果がある。Such a state reduces contact between the inner lead 31 and the edge 40 of the IC chip 32, and has the effect of reducing defects.
なお本実施例において、
P == 4.12■ B:4.28mI、 =
4.02 wm l = 1 、05 wmD
= 0.15 sm δ=0.32mで接合を行
なうことができた。In this example, P = = 4.12■ B: 4.28 mI, =
4.02 wm l = 1, 05 wmD
= 0.15 sm δ = 0.32m, it was possible to perform the bonding.
本実施例のようにインナリード31に角変をつけて実装
すると、バンプ35の有無によるインナリード31の傾
きにほとんど差がないため、視覚認識装置では明るさの
差がほとんどないが、画像のボケとしてバンプの欠落が
発見できる。When the inner lead 31 is mounted with an angular change as in this embodiment, there is almost no difference in the slope of the inner lead 31 depending on whether or not there is a bump 35, so there is almost no difference in brightness in the visual recognition device, but the image Missing bumps can be detected as blur.
発明の効果
以上のように本発明は、フィルムキャリア実装検査方法
において、バンプをICチップのパッドに第二の熱圧着
をする工程において、第二の熱圧着のためのICチップ
とバンプの接触によりインナリードを変形させ、インナ
リードの変形景の差により第一の熱圧着によるバンプの
欠落を見出すことで、従来第二の熱圧着後に発覚してい
たバンプ欠落による接続不良を未然に防ぐことが可能と
なる。接続不良が防止できると、良品のICチップを実
装不良により使用ができなくなることになるので、生産
におけるコスト低減を実現することを可能とする。Effects of the Invention As described above, the present invention provides a film carrier mounting inspection method in which, in the step of second thermocompression bonding of bumps to pads of an IC chip, contact between the IC chip and the bumps for the second thermocompression bonding By deforming the inner lead and detecting missing bumps caused by the first thermocompression bonding based on the difference in the deformation of the inner lead, it is possible to prevent connection failures due to missing bumps that were conventionally discovered after the second thermocompression bonding. It becomes possible. If connection failures can be prevented, good IC chips will no longer be usable due to poor mounting, making it possible to reduce production costs.
第1図は本発明の第一の実施例を示す断面図、第2図は
従来の工程を示す断面図、第3図は従来のICチップ等
の長さ関係を示す平面図、第4図は本発明の第二の実施
”例を示す断面図である。
1.25,35・・・・・・バンプ、2,24.34・
・・・・・基板、5,21.31・・・・・・インナリ
ード、6゜26.36・・・・・・ツール、7.22.
32・・・−、I Cチップ、8,23,33・・・・
・・パッド。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名2t
−イン79−ド
(b+
4−−バッフ′
5−−(ンノーリーy
C−−ツール
7−zcナプ71
8−へ″ブト
第311
1 (−一一]4ルヘ
1&づ4−インナリード
(51L〜If(−)%”ンfFig. 1 is a cross-sectional view showing the first embodiment of the present invention, Fig. 2 is a cross-sectional view showing the conventional process, Fig. 3 is a plan view showing the length relationship of conventional IC chips, etc., and Fig. 4 is a cross-sectional view showing the first embodiment of the present invention. is a sectional view showing a second embodiment of the present invention. 1.25, 35...bump, 2, 24.34.
...Board, 5,21.31...Inner lead, 6°26.36...Tool, 7.22.
32...-, IC chip, 8, 23, 33...
··pad. Name of agent: Patent attorney Toshio Nakao and 1 other person 2t
-in79-de(b+ 4-buff' 5--(nnoly y C--tool 7-zc nap 71 8-to" button 311 1 (-11) 4ruhe 1 & zu 4-inner lead (51L ~If(-)%”nf
Claims (1)
ードに第一の熱圧着をする工程と、前記インナリードに
バンプを熱圧着後、前記バンプをICチップのパッド部
に第二の熱圧着をする工程を含むフィルムキャリア実装
方法において、第二の熱圧着のためのICチップとバン
プの接触によりインナリードを変形させインナリードの
変形量の差により第一の熱圧着によるバンプの欠落を見
出すことを特徴とするフィルムキャリア実装検査方法。A step of first thermocompression bonding the bumps formed on the substrate to the inner leads of the film carrier, and a second step of thermocompression bonding the bumps to the pads of the IC chip after thermocompression bonding the bumps to the inner leads. In the film carrier mounting method, the inner lead is deformed by contact between the IC chip and the bump for the second thermocompression bonding, and missing bumps due to the first thermocompression bonding are detected based on the difference in the amount of deformation of the inner lead. A film carrier mounting inspection method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62122911A JPS63288039A (en) | 1987-05-20 | 1987-05-20 | Inspection of film carrier packaging |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62122911A JPS63288039A (en) | 1987-05-20 | 1987-05-20 | Inspection of film carrier packaging |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63288039A true JPS63288039A (en) | 1988-11-25 |
Family
ID=14847655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62122911A Pending JPS63288039A (en) | 1987-05-20 | 1987-05-20 | Inspection of film carrier packaging |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63288039A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0456066A2 (en) * | 1990-05-08 | 1991-11-13 | Seiko Epson Corporation | Semiconductor chip mounted inside a device hole of a film carrier |
-
1987
- 1987-05-20 JP JP62122911A patent/JPS63288039A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0456066A2 (en) * | 1990-05-08 | 1991-11-13 | Seiko Epson Corporation | Semiconductor chip mounted inside a device hole of a film carrier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6043564A (en) | Semiconductor device having ball-bonded pads | |
US6692993B2 (en) | Windowed non-ceramic package having embedded frame | |
KR0163782B1 (en) | Sealing structure for bumps on a semiconductor integrated circuit | |
US5496775A (en) | Semiconductor device having ball-bonded pads | |
US6737300B2 (en) | Chip scale package and manufacturing method | |
JPH1154552A (en) | Semiconductor device, tab tape for semiconductor device and manufacturing method therefor, and manufacturing method for semiconductor device | |
JPH09129669A (en) | Electric connection structure between semiconductor chip and substrate | |
JPH0729934A (en) | Semiconductor structure with bump | |
TWI232557B (en) | Camera module and method of fabricating the same | |
US20030059721A1 (en) | Fabrication method of semiconductor | |
JPS63288039A (en) | Inspection of film carrier packaging | |
JP2570468B2 (en) | Manufacturing method of LSI module | |
JP3828673B2 (en) | Semiconductor device | |
US20020135074A1 (en) | Method of manufacturing a semiconductor device | |
JPH04134854A (en) | Method for wiring between ic chips | |
US20020182778A1 (en) | Flexible package fabrication method | |
TW550717B (en) | Improvement of flip-chip package | |
JP2692620B2 (en) | Multi-chip module mounting structure | |
JP2840166B2 (en) | Semiconductor device | |
KR0155441B1 (en) | Semiconductor package | |
JP2505359Y2 (en) | Semiconductor mounting board | |
JP2001110983A (en) | Semiconductor device, semiconductor chip, and manufacturing method for semiconductor device | |
JP3055984U (en) | Multi-chip module package structure | |
JPH04146636A (en) | Film carrier tape | |
TW447064B (en) | Substrate and recognition method capable of identifying defective units in the array molding |