JPS63285968A - Solid-state image pick-up device - Google Patents
Solid-state image pick-up deviceInfo
- Publication number
- JPS63285968A JPS63285968A JP62120527A JP12052787A JPS63285968A JP S63285968 A JPS63285968 A JP S63285968A JP 62120527 A JP62120527 A JP 62120527A JP 12052787 A JP12052787 A JP 12052787A JP S63285968 A JPS63285968 A JP S63285968A
- Authority
- JP
- Japan
- Prior art keywords
- region
- output gate
- storage
- impurity concentration
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 238000003384 imaging method Methods 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は固体撮像装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a solid-state imaging device.
本発明は一方の電圧レベルを所定電圧Ｖ （Ｖ） 。 The present invention sets one voltage level to a predetermined voltage V (V).
例えば５〔Ｖ〕とし、他方の電圧レベルをＯ（Ｖ）とす
る２相駆動パルスによって駆動される電荷結合素子から
なる水平レジスタ部を有し、この水平レジスタ部を転送
されてくる信号電荷を出力ゲート部を介して電荷検出部
に転送する様になされた固体撮像装置において、水平レ
ジスタ部の出力端のストレージ領域の不純物濃度を他の
ストレージ領域の不純物濃度よりも薄くすると共に出力
ゲ−ト部の出力ゲート領域の不純物濃度を出力端のスト
レージ領域以外のストレージ領域の不純物濃度と同一に
し、出力ゲート部の出力ゲート電極を接地することによ
り、出力ゲート電極に供給する所定電圧を形成する分圧
回路を不要にすると共に出力ゲート領域のポテンシャル
レベルの製品毎のバラツキを大幅に低減し、また電荷検
出部から水平レジスタ部への信号電荷の逆流マージンを
大きくすると共に電荷検出部のダイナミックレンジを大
きくできる様にしたものである。For example, it has a horizontal register section consisting of a charge-coupled device driven by a two-phase drive pulse with a voltage level of 5 [V] and the other voltage level O (V), and the signal charge transferred through this horizontal register section is In a solid-state imaging device in which charge is transferred to a detection section via an output gate section, the impurity concentration in the storage region at the output end of the horizontal register section is made lower than the impurity concentration in other storage regions, and the output gate By making the impurity concentration of the output gate region of the section the same as the impurity concentration of the storage region other than the storage region of the output end, and by grounding the output gate electrode of the output gate section, a predetermined voltage to be supplied to the output gate electrode is formed. This eliminates the need for a voltage circuit, significantly reduces the variation in the potential level of the output gate region from product to product, increases the backflow margin of signal charge from the charge detection section to the horizontal register section, and increases the dynamic range of the charge detection section. It was made so that it could be made larger.
従来、ハイレベル電圧を５ 〔■〕とし、ローレベル電
圧を０ 〔ｖ〕とする２相駆動パルスによって駆動され
る電荷結合素子（以下、ＣＣＤという）からなる水平レ
ジスタ部を有し、この水平レジスタ部を転送されてくる
信号電荷を出力ゲート部を介して電荷検出部に転送する
様になされた固体撮像装置として、第７図にその平面構
成を概略的に示す様なものが提案されている。Conventionally, it has a horizontal register section consisting of a charge-coupled device (hereinafter referred to as CCD) driven by a two-phase drive pulse with a high level voltage of 5 [V] and a low level voltage of 0 [V]. A solid-state imaging device whose planar configuration is schematically shown in FIG. 7 has been proposed as a solid-state imaging device configured to transfer signal charges transferred from a register section to a charge detection section via an output gate section. There is.
この第７図において、（１）はＰ型シリコン基板を示し
、この固体撮像装置においては、このＰ型シリコン基板
（１）の表面側にホトダイオードからなる受光素子（２
）がマトリクス状に設けられ、入射光に応じた信号電荷
をこの受光素子（２）において発生させ、蓄積できる様
になされている。In FIG. 7, (1) indicates a P-type silicon substrate, and in this solid-state imaging device, a light receiving element (2) consisting of a photodiode is provided on the surface side of this P-type silicon substrate (1).
) are provided in a matrix so that signal charges corresponding to incident light can be generated and accumulated in the light receiving element (2).
また、これらマトリクス状に設けられた受光素子（２）
の各列毎に４相駆動刃式によって駆動されるＣＣＤから
なる垂直レジスタ部（３）が設けられ１、各受光素子（
２）において蓄積された信号電荷を垂直方向、即ち紙面
上方に向かって転送できる様になされている。In addition, these light receiving elements (2) provided in a matrix
A vertical register section (3) consisting of a CCD driven by a four-phase drive blade type is provided for each row of 1, and each light receiving element (
The signal charges accumulated in step 2) can be transferred in the vertical direction, that is, upward in the plane of the paper.
また、これら垂直レジスタ部（３）の出力側に同じ（Ｃ
ＣＤからなる水平レジスタ部（４）が設けられ、これら
垂直レジスタ部（３）を転送されてくる信号電荷を１ラ
イン毎に水平方向、即ち紙面右側に向かって転送できる
様になされている。Also, the same (C
A horizontal register section (4) consisting of a CD is provided, and the signal charges transferred through the vertical register section (3) can be transferred line by line in the horizontal direction, that is, toward the right side of the paper.
そして、この水平レジスタ部（４）の出力側には出力ゲ
ート部（５）を介して電荷検出部（６）が設けられ、水
平レジスタ部（４）を転送されてくる信号電荷冬山カゲ
ート部（５）を介して電荷検出部（６）に転送し、この
電荷検出部（６）から導出された出力端子（７）にこの
電荷検出部（６）に転送されてきた信号電荷に基づ（画
像信号を得ることができる様になされている。A charge detection section (6) is provided on the output side of the horizontal register section (4) via an output gate section (5), and the signal charge transferred to the horizontal register section (4) is 5) to the charge detection section (6), and the output terminal (7) derived from the charge detection section (6) receives the signal charge (() based on the signal charge transferred to the charge detection section (6). It is designed so that an image signal can be obtained.
ここに水平レジスタ部（４）は第８図にその一部を示す
様に２相駆動刃式を採用する埋め込みチャンネル型のｃ
ｃｎ （ＢＣＣＤ）によって構成されている。Here, the horizontal register section (4) is a recessed channel type c that adopts a two-phase drive blade type, as shown in part in Fig. 8.
cn (BCCD).
即ち、この固体撮像装置においては、Ｐ型シリコン基板
（１）の表面側にＮ型不純物濃度を比較的薄くしてなる
Ｎ−型領域とＮ型不純物濃度を比較的濃くしてなるＮ型
領域とが交互に配され、Ｎ−型領域からなるトランスフ
ァ領域（８’ｈ）、 Ｎ型領域からなるストレージ領域
（８Ｓ１）、Ｎ−型領域からなるトランスファ領域（８
Ｔ２）及びＮ型領域からなるストレージ領域（８Ｓ２）
が連なってなる電荷転送路（８）が設けられると共にこ
れらトランスファ領域（８’ｈ） 、ストレージ領域（
８Ｓ１）、 ）ランスファ領域（８Ｔ２ ）及びスト
レージ領域（ＢＳ２）上に５ｉＯｚからなる絶縁層（９
）を介して転送電極をなすトランスファ電極（１０Ｔ１
）、ストレージ電極（Ｌｏｓｔ） 、 ）ランスフア
ミ極（１０Ｔ２）及びストレージ電極（１０Ｓ２）が設
けられ、更にトランスファ電極（ＩＯＴｌ）とストレー
ジ電極（１０Ｓりとが共通接続されて、これらトランス
ファ電極（１０Ｔ１）とストレージ電極（Ｌｏｓｔ）と
に第２図Ａ及び第２図Ｂに示すハイレベル電圧を５ 〔
Ｖ〕とし、ローレベル電圧を０ 〔■〕とする２相駆動
パルスφＨ１及びφＨ２のうち一方の駆動パルスφＨ１
が供給されると共にトランスファ電極（１０Ｔ２）とス
トレージ電極（ＩＯＳ２）とが共通接続されて、これら
トランスファ電極（１０Ｔ２）とストレージ電極（１０
５２）とに２相駆動パルスφＨ１及びφＨ２のうち他方
の駆動パルスφＨ２が供給される様になされている。こ
の様に構成されたこの水平レジスタ部（４）においては
、電荷転送路（８）のポテンシャルレベルは２相駆動パ
ルスφＨ１−及びφＨ２の変化に応じて第９図に一点鎖
線（１１）及び破線（１２）で示す様に変化する。この
第９図において一点鎖線（１１）はトランスファ電極（
１０Ｔ１）及びストレージ電極（１０５１）にハイレベ
ル電圧５〔■〕が供給され、トランスファ電極（１０Ｔ
２）及びストレージ電極（１０Ｓ２）にローレベル電圧
０ （Ｖ）が供給された時点での電荷転送路（８）のポ
テンシャルレベルを示し、また破線（１２）はトランス
ファ電極（１０’ｈ）及びストレージ電極（Ｌｏｓｔ）
にローレベル電圧０ 〔■〕が供給され、トランスファ
電極（１０Ｔ２）及びストレージ電極（１０Ｓ２）にハ
イレベル電圧５〔■〕が供給された時点での電荷転送路
（８）のポテンシャルレベルを示している。That is, in this solid-state imaging device, an N-type region with a relatively low N-type impurity concentration and an N-type region with a relatively high N-type impurity concentration are formed on the surface side of the P-type silicon substrate (1). A transfer area (8'h) consisting of an N-type area, a storage area (8S1) consisting of an N-type area, and a transfer area (8'h) consisting of an N-type area are arranged alternately.
Storage area (8S2) consisting of T2) and N type area
A charge transfer path (8) consisting of a series of charge transfer areas (8'h) and a storage area (8'h) is provided.
8S1), ) An insulating layer (9
) to form a transfer electrode (10T1
), storage electrode (Lost), ) transfer electrode (10T2) and storage electrode (10S2) are provided, and furthermore, the transfer electrode (IOTl) and the storage electrode (10S) are commonly connected, and these transfer electrodes (10T1) and A high level voltage shown in FIGS. 2A and 2B is applied to the storage electrode (Lost) at 5 [
One of the two-phase drive pulses φH1 and φH2, which sets the low level voltage to 0 [■]
is supplied, and the transfer electrode (10T2) and the storage electrode (IOS2) are commonly connected.
52) is supplied with the other drive pulse φH2 of the two-phase drive pulses φH1 and φH2. In this horizontal register section (4) configured in this way, the potential level of the charge transfer path (8) changes as shown in FIG. It changes as shown in (12). In FIG. 9, the dashed line (11) indicates the transfer electrode (
High level voltage 5 [■] is supplied to the transfer electrode (10T1) and storage electrode (1051), and the transfer electrode (10T
2) and the storage electrode (10S2) are supplied with a low level voltage of 0 (V), and the broken line (12) shows the potential level of the charge transfer path (8) when the low level voltage 0 (V) is supplied to the transfer electrode (10'h) and the storage electrode (10'h). Electrode (Lost)
shows the potential level of the charge transfer path (8) at the time when low level voltage 0 [■] is supplied to the transfer electrode (10T2) and storage electrode (10S2) and high level voltage 5 [■] is supplied to the transfer electrode (10T2) and the storage electrode (10S2). There is.
また出力ゲート部（５）は第８図に示す様に水平レジス
タ部（４）の最終ビットのストレージ領域（８Ｓ１）に
連続してＮ型領域からなる出力ゲート領域（１３）を設
けると共にこの出力ゲート領域（１３）上に絶縁層（９
）を介して出力ゲート電極（１４）を設け、この出力ゲ
ート電極（１４）にこの固体撮像装置に供給される１５
（Ｖ）の直流電圧Ｖｏを分圧回路（１５）で分圧した２
〔■〕の直流電圧を供給する様にして構成されている。Further, as shown in FIG. 8, the output gate section (5) is provided with an output gate region (13) consisting of an N-type region continuous to the storage region (8S1) for the final bit of the horizontal register section (4), and this output An insulating layer (9) is formed on the gate region (13).
), and an output gate electrode (14) is provided through the output gate electrode (14).
(V) DC voltage Vo is divided by the voltage dividing circuit (15) 2
It is configured to supply the DC voltage [■].
尚、分圧回路（１５）は抵抗器（１６）と、抵抗器（１
７）及びコンデンサ（１８）の並列回路とからなる直列
回路によって構成されている。この様に構成された出力
ゲート部（５）においては、出力ゲート領域（１３）の
ポテンシャルレベルは第９図に実線（１９）で示す様に
隣接する水平レジスタ部（４）のストレージ領域（８Ｓ
１）の最大ポテンシャルレベルと最小ポテンシャルレベ
ルとの中間の位置、具体的にはストレージ領域（８Ｓり
の最小ポテンシャルレベルよりも２〔■〕深（なる位置
に設定されるところとなる。従って、この固体撮像装置
においては、第９図に示す様にトランスファ電極（ＩＯ
ＴＬ）及びストレージ電極（１０Ｓｔ）にハイレベル電
圧５ （Ｖ）が供給され、トランスファ電極（１０Ｔ２
）及びストレージ電極（１０Ｓ２）にローレベル電圧０
〔■〕が供給された時点で、最終ビットのストレージ領
域（８Ｓ１）に信号電荷Ｑが転送されて蓄積され、その
後、トランスファ電極（１０’ｈ）及びストレージ電極
（１０Ｓｔ）にローレベル電圧０ （Ｖ）が供給され、
トランスファ電極（１０Ｔ２）及びストレージ電極（１
０Ｓ２）にハイレベル電圧５〔■〕が供給された時点で
、最終ビットのストレージ領域（８ＳＬ）に蓄積されて
いた信号電荷Ｑはこのストレージ領域（８Ｓ１）から出
力ゲート領域（１３）を介して後述する電荷検出部（６
）のフローティング・ディフュージョン領域（２０）に
転送される。Note that the voltage dividing circuit (15) includes a resistor (16) and a resistor (1
7) and a parallel circuit of a capacitor (18). In the output gate section (5) configured in this way, the potential level of the output gate region (13) is as shown by the solid line (19) in FIG.
It is set at a position between the maximum potential level and minimum potential level of 1), specifically the storage area (2 [■] deeper than the minimum potential level of 8S. Therefore, this In solid-state imaging devices, transfer electrodes (IO
A high level voltage of 5 (V) is supplied to the transfer electrode (10T2) and the storage electrode (10St).
) and storage electrode (10S2) with low level voltage 0
At the time when [■] is supplied, the signal charge Q is transferred and accumulated in the storage area (8S1) of the final bit, and then a low level voltage 0 ( V) is supplied,
Transfer electrode (10T2) and storage electrode (1
At the time when high level voltage 5 [■] is supplied to 0S2), the signal charge Q accumulated in the storage area (8SL) of the last bit is transferred from this storage area (8S1) via the output gate area (13). Charge detection unit (6
) to the floating diffusion region (20).
電荷検出部（６）は第８図に示す様にいわゆるフローテ
ィング・ディフュージョン・アンブリファイヤによって
構成されている。即ち出力ゲート部（５）の出力ゲート
領域（１３）に連続してＮ型不純物濃度をかなり濃くす
るＮ＋型領領域らなるフローティング・ディフュージョ
ン領域（２０）を設け、水平レジスタ部（４）の電荷転
送路（８）を転送されてくる信号電荷をこのフローティ
ング・ディフュージョン領域（２０）に蓄積できる様に
なされると共にこのフローティング・ディフュージョン
領域（２０）をＭＯＳ ＦＥＴからなる増幅器（２１）
の入力側に電気的に接続し、フローティング・ディフュ
ージョン領域（２０）に信号電荷が流入されることによ
って生ずるこのフローティング・ディフュージョン領域
（２０）の電位変化を増幅器（２１）によって増幅する
ことができる様になされている。またフローティング・
ディフュージョン領域（２０）に連続してＮ型領域から
なるプリチャージ・ゲート領域（２２）とＮ＋型領領域
らなるプリチャージ・ドレイン領域（２３）とが順次に
設けられ、このプリチャージ・ドレイン領域（２３）に
所定電圧の直流電圧、例えば１５（Ｖ）の直流電圧Ｖｐ
ｏが供給されると共にプリチャージ・ゲート領域（２２
）上に絶縁層（９）を介してプリチャージ・ゲート電極
（２４）が設けられ、このプリチャージ・ゲート電極（
２４）に２相駆動パルスφＨ１及びφＨ２に同期された
所定周期のクロックパルス、いわゆるプリチャージ・ゲ
ートパルスφｐＧが供給され、フローティング・ディフ
ュージョン領域（２０）に流入、蓄積された信号電荷を
所定周期でプリチャージ・ドレイン領域（２３）に掃き
出し、フローティング・ディフュージョン領域（２１）
を所定電圧、例えば１５（Ｖ）にプリチャージすること
ができる様になされている。The charge detection section (6) is constituted by a so-called floating diffusion amblifier as shown in FIG. That is, a floating diffusion region (20) consisting of an N+ type region having a considerably high N type impurity concentration is provided continuously to the output gate region (13) of the output gate section (5), and the charge of the horizontal register section (4) is The signal charge transferred through the transfer path (8) can be stored in this floating diffusion region (20), and this floating diffusion region (20) is connected to an amplifier (21) consisting of a MOS FET.
The amplifier (21) is electrically connected to the input side of the floating diffusion region (20), so that the potential change in the floating diffusion region (20) caused by the signal charge flowing into the floating diffusion region (20) can be amplified by the amplifier (21). is being done. Also floating
Continuing from the diffusion region (20), a precharge gate region (22) consisting of an N type region and a precharge drain region (23) consisting of an N+ type region are sequentially provided. (23) is a DC voltage of a predetermined voltage, for example, a DC voltage Vp of 15 (V).
o is supplied and the precharge gate region (22
) is provided with a precharge gate electrode (24) via an insulating layer (9), and this precharge gate electrode (
24) is supplied with a clock pulse of a predetermined period synchronized with the two-phase drive pulses φH1 and φH2, a so-called precharge gate pulse φpG, which flows into the floating diffusion region (20) and transfers the accumulated signal charges at a predetermined period. Sweep out to precharge drain region (23), floating diffusion region (21)
can be precharged to a predetermined voltage, for example, 15 (V).
しかして、この様に構成されたこの第７図例の固体撮像
装置においては、受光素子（２）に蓄積される信号電荷
は垂直レジスタ部（３）、水平レジスタ部（４）及び出
力ゲート部（５）を介して電荷検出部（６）に転送され
、斯る信号電荷に基づく画像信号が出力端子（７）に得
られるところとなる。Therefore, in the solid-state imaging device of the example shown in FIG. (5) to the charge detection section (6), and an image signal based on the signal charge is obtained at the output terminal (7).
しかしながら、斯る従来の固体撮像装置においては、出
力ゲート電極（１４）に２〔■〕の直流電圧を供給する
様にしているので、フローティング・ディフュージョン
領域（２０）と出力ゲート領域（１３）とのポテンシャ
ルレベル差が小さくなり、フローティング・ディフュー
ジョン領域（２０）から水平レジスタ部（４）の電荷転
送路（８）への逆流マージンが小さくなってしまうと共
に電荷検出部（６）のダイナミック・レンジも小さくな
ってしまうという不都合があった。However, in such a conventional solid-state imaging device, since a DC voltage of 2 [■] is supplied to the output gate electrode (14), the floating diffusion region (20) and the output gate region (13) As a result, the potential level difference between the floating diffusion region (20) and the charge transfer path (8) of the horizontal register section (4) becomes small, and the dynamic range of the charge detection section (6) also decreases. There was an inconvenience that it became smaller.
また斯る従来の固体撮像装置においては、この固体撮像
装置に供給される１５（Ｖ）の直流電圧を分圧して２〔
ｖ〕の直流電圧を得、この２〔ｖ〕の直流電圧を出力ゲ
ート電極（１４）に供給する様にしているため、分圧回
路（１５）を設けなければならないという不都合がある
と共に、分圧回路（１５）の形成工程において分圧回路
（１５）を構成する抵抗器（１６） 、 （１７）及び
コンデンサ（１８）にバラツキが生じ易く、このため、
出力ゲート電極（１４）に供給すべき２〔Ｖ〕の直流電
圧にバラツキが生ずるという不都合があった。この場合
、外部から２〔ｖ〕の直流電圧をこの出力ゲート電極（
１４）に直接供給する様にすることが考えられるが、こ
の様にするときは、接続箇所が増加するという不都合が
あると共に半田付けによる接続箇所が増加し、信頼性が
低下するという不都合があった。In addition, in such a conventional solid-state imaging device, the DC voltage of 15 (V) supplied to the solid-state imaging device is divided into 2[
Since the DC voltage of 2 [V] is obtained and the DC voltage of 2 [V] is supplied to the output gate electrode (14), there is an inconvenience that a voltage dividing circuit (15) must be provided, and the voltage dividing circuit (15) is required. In the process of forming the voltage dividing circuit (15), variations tend to occur in the resistors (16), (17) and the capacitor (18) that constitute the voltage dividing circuit (15).
There was an inconvenience that variations occurred in the 2 [V] DC voltage to be supplied to the output gate electrode (14). In this case, a DC voltage of 2 [V] is applied from the outside to this output gate electrode (
14), but in this case, there is the disadvantage that the number of connection points increases, and the number of connection points that must be soldered increases, reducing reliability. Ta.
本発明は、上述した不都合を解消する様にした固体撮像
装置を提供することを目的とする。An object of the present invention is to provide a solid-state imaging device that eliminates the above-mentioned disadvantages.
本発明による固体撮像装置は、例えば第１図〜第３図に
示す様に、トランスファ領域とストレージ領域とを交互
に配してなる電荷転送路（２５）を有し、一方の電圧レ
ベルを所定電圧Ｖ 〔Ｖ〕とし、他方の電圧レベルを０
〔ｖ〕とする２相駆動パルスφＨ１及びφＨ２によって
駆動される電荷結合素子からなる水平レジスタ部（２６
）と、この水平レジスタ部（２６）の出力側に配され、
この水平レジスタ部（２６）の出力端のストレージ領域
（８Ｓ１’）に連続して設けられた出力ゲート領域（１
３）とこの出力ゲート領域（１３）上に設けられた出力
ゲート電極（１４）とからなる出力ゲート部（２７）と
、この出力ゲート部（２７）に連続して設けられ、この
出力ゲート部（２７）を介して水平レジスタ部（２６）
から転送されてくる信号電荷を検出し、この信号電荷に
基づく画像信号を得る様になされた電荷検出部（６）と
を有して成る固体撮像装置において、水平レジスタ部（
２６）の出力端のストレージ領域（８３１’ ）の不純
物濃度を他のストレージ領域（８Ｓｔ）（８Ｓ２ ）の
不純物濃度よりも薄くすると共に出力ゲート部（２７）
の出力ゲート領域（１３）の不純物濃度を水平レジスタ
部（２６）の他のストレージ領域（８Ｓ１） （８Ｓ２
）の不純物濃度と同一にし、出力ゲート部（２７）の出
力ゲート電極（１４）を接地する様にしたものである。The solid-state imaging device according to the present invention has a charge transfer path (25) in which transfer regions and storage regions are arranged alternately, as shown in FIGS. Set the voltage to V [V] and set the other voltage level to 0.
A horizontal register section (26
) and arranged on the output side of this horizontal register section (26),
The output gate area (1
3) and an output gate electrode (14) provided on this output gate region (13); (27) through the horizontal register section (26)
In a solid-state imaging device, a horizontal register section (
The impurity concentration of the storage region (831') at the output end of 26) is made lower than that of the other storage regions (8St) (8S2), and the output gate part (27)
The impurity concentration of the output gate region (13) of the other storage region (8S1) (8S2) of the horizontal register section (26) is
), and the output gate electrode (14) of the output gate section (27) is grounded.
斯る本発明においては、水平レジスタ部（２６）の出力
端のストレージ領域（８Ｓ１’）の不純物濃度を他のス
トレージ領域（８Ｓ１） （ＢＳ２）の不純物濃度より
も薄くすると共に出力ゲート部（２７）の出力ゲート領
域（１３）の不純物濃度を水平レジスタ部（２６）の他
のストレージ領域（８Ｓ１） （８Ｓ２）の不純物濃度
と同一にする様になされていることより、出力ゲート部
（２７）の出力ゲート電極（１４）を接地した場合の出
力ゲート領域（１３）のポテンシャルレベルは水平レジ
スタ部（２６）の出力端のストレージ領域（８８１′）
の最大ポテンシャルレベルと最小ポテンシャルレベルと
の中間に設定されるところとなるので、水平レジスタ部
（２６）の電荷転送路（２５）を転送されてきた信号電
荷は出力ゲート領域（１３）を介して電荷検出部（６）
にスムースに転送される。In the present invention, the impurity concentration of the storage region (8S1') at the output end of the horizontal register section (26) is made lower than that of the other storage regions (8S1) (BS2), and the impurity concentration of the output gate section (27) is made lower. ), the impurity concentration of the output gate region (13) of the output gate region (27) is made to be the same as that of the other storage regions (8S1) (8S2) of the horizontal register section (26). The potential level of the output gate region (13) when the output gate electrode (14) of is grounded is the storage region (881') at the output end of the horizontal register section (26).
The signal charge transferred through the charge transfer path (25) of the horizontal register section (26) is transferred via the output gate region (13). Charge detection section (6)
will be transferred smoothly.
以下、第１図〜第６図を参照して本発明による固体撮像
装置の一実施例につき説明しよう。この第１図〜第６図
において、第７図〜第９図に対応する部分には同一符号
を付し、その詳細説明は省略する。Hereinafter, one embodiment of the solid-state imaging device according to the present invention will be described with reference to FIGS. 1 to 6. In FIGS. 1 to 6, parts corresponding to those in FIGS. 7 to 9 are designated by the same reference numerals, and detailed explanation thereof will be omitted.
本例においても、第７図従来例と同様にＰ型シリコン基
板（１）を用意し、このＰ型シリコン基板（１）の表面
側に受光素子、垂直レジスタ部、水平レジスタ部（２６
） 、出力ゲート部（２７）及び電荷検出部（６）を設
け、第７図従来例と同様にインターライン転送方式の固
体撮像装置となす様にする。In this example as well, a P-type silicon substrate (1) is prepared in the same way as in the conventional example shown in FIG.
), an output gate section (27), and a charge detection section (6) are provided to form an interline transfer type solid-state imaging device as in the conventional example shown in FIG.
この場合、受光素子及び垂直レジスタ部は、図示せずも
、第７図従来例と同様に構成する。即ち受光素子はホト
ダイオードにより構成し、垂直レジスタ部は４相駆動力
式によるＣＣＤによって構成する。In this case, the light-receiving element and the vertical register section are configured similarly to the conventional example shown in FIG. 7, although not shown. That is, the light receiving element is constituted by a photodiode, and the vertical register part is constituted by a CCD using a four-phase driving force type.
また水平レジスタ部（２６）は第１図にその一部を示す
様に２相駆動力式を採用する埋め込みチャンネル型のＣ
ＣＤ （ＢＣＣＤ）によって構成する。ここにこの固体
撮像装置においては、Ｐ型シリコン基板（１）の表面側
にＮ型不純物濃度を比較的薄くしてなるＮ−型領域とＮ
型不純物濃度を比較的濃くしてなるＮ型領域とを交互に
設け、Ｎ−型領域からなるトランスファ領域（８’ｈ）
、 Ｎ型領域からなるストレージ領域（８Ｓ１）、 Ｎ
−型領域からなるトランスファ領域（８Ｔ２ ）及びＮ
型領域からなるストレージ領域（８Ｓ２ ）を連ならせ
ると共に出力端に、トランスファ領域（８Ｔ１）に連続
して、そのＮ型不純物濃度をトランスファ領域（８’ｈ
） （８Ｔ２）よりも濃くするが、他のストレージ領域
（８Ｓ１） （ＢＳ２）よりも薄くするストレージ領域
（８Ｓ１’）を設けてなる電荷転送路（２５）を構成す
る。In addition, the horizontal register section (26) is a buried channel type C which adopts a two-phase driving force type, as shown in part in Fig. 1.
It is composed of CD (BCCD). Here, in this solid-state imaging device, there is an N- type region with a relatively low concentration of N-type impurities on the surface side of the P-type silicon substrate (1), and an N-type region with a relatively low concentration of N-type impurities.
N-type regions having a relatively high type impurity concentration are alternately provided, and a transfer region (8'h) consisting of an N-type region is formed.
, storage area (8S1) consisting of N type area, N
- Transfer region (8T2) consisting of type region and N
A storage region (8S2) consisting of a type region is connected to the transfer region (8T1) at the output end, and the N-type impurity concentration is changed to a transfer region (8'h).
) (8T2), but thinner than other storage regions (8S1) (BS2), constitutes a charge transfer path (25).
またトランスファ領域（８ｈ）、ストレージ領域（８Ｓ
１）、 トランスファ領域（８Ｔ２）及びストレージ
領域（８Ｓ２）上にＳｉＯ２からなる絶縁層（９）を介
して転送電極をなすトランスファ電極（１０Ｔ１） 、
ストレージ電極（１０Ｓ１） 、 トランスファ電極
（１０Ｔ２）及びストレージ電極（１０Ｓ２）を設ける
と共にトランスファ電極（１０Ｔｘ）とストレージ電極
（１０Ｓｘ）とを共通接続し、これらトランスファ電極
（１０Ｔ１）とストレージ電極（１０Ｓ１）とに第２図
Ａ及び第２図Ｂに示すハイレベル電圧を５〔Ｖ〕とし、
ローレベル電圧をＯ（Ｖ）とする２相駆動パルスφＨ１
及びφＨ２のうち一方の駆動パルスφＨ１を供給すると
共にトランスファ電極（ＩＯＴ２）とストレージ電極（
１０Ｓ２）とを共通接続し、これらトランスファ電極（
１０Ｔ２）とストレージ電極（１０Ｓ２）とに２相駆動
パルスφＨ１及びφＨ２のうち他方の駆動パルスφＨ２
を供給するようになす。Also, transfer area (8h), storage area (8S)
1), a transfer electrode (10T1) forming a transfer electrode via an insulating layer (9) made of SiO2 on the transfer region (8T2) and storage region (8S2),
A storage electrode (10S1), a transfer electrode (10T2), and a storage electrode (10S2) are provided, and the transfer electrode (10Tx) and the storage electrode (10Sx) are commonly connected. The high level voltage shown in FIGS. 2A and 2B is set to 5 [V],
Two-phase drive pulse φH1 with low level voltage O (V)
and φH2, one of the drive pulses φH1 is supplied, and the transfer electrode (IOT2) and the storage electrode (
10S2) are commonly connected, and these transfer electrodes (
10T2) and the storage electrode (10S2), the other drive pulse φH2 of the two-phase drive pulses φH1 and φH2 is applied to the storage electrode (10S2).
to supply.
ここに出力端のストレージ領域（８Ｓ１’）上には別個
にストレージ電極を設けず、このストレージ領域（８Ｓ
ｚ’）に隣接するトランスファ領域（８Ｔ１）上に設け
るトランスファ電極（１０Ｔ１’ ）をストレージ領域
（８Ｓ１’）上にまで延在させる様にし、このトランス
ファ電極（８’ｈ’）に２相駆動パルスφＨ１及びφＨ
２のうち一方の駆動パルスφＨ１を供給する様にする。Here, no separate storage electrode is provided on the storage area (8S1') at the output end;
A transfer electrode (10T1') provided on the transfer area (8T1) adjacent to the transfer area (8T1') is extended over the storage area (8S1'), and a two-phase drive pulse is applied to this transfer electrode (8'h'). φH1 and φH
One of the two drive pulses φH1 is supplied.
この様に構成されたこの水平レジスタ部（２６）におい
ては、電荷転送路（２５）のポテンシャルレベルは２相
駆動パルスφＨ１及びφＨ２の変化に応じて第３図に一
点鎖線（２８）及び破線（２９）で示す様に変化する。In this horizontal register section (26) configured in this way, the potential level of the charge transfer path (25) changes according to changes in the two-phase drive pulses φH1 and φH2 as shown in the dashed line (28) and the broken line ( 29).
ここに、この第３図において一点鎖線（２８）はトラン
スファ電極（１０Ｔ１） （ＩＯＴＩ’ ）及びストレ
ージ電極（ＩＯＳｌ）にハイレベル電圧５ 〔■〕が供
給され、トランスファ電極（１０Ｔ２）及びストレージ
電極（１０Ｓ２）にローレベル電圧０ 〔■〕が供給さ
れた時点での電荷転送路（２５）のポテンシャルレベル
を示し、また破線（２９）はトランスファ電極（１０Ｔ
り （１０Ｔｘ’ ）及びストレージ電極（１０Ｓ１）
にローレベル電圧０ （Ｖ）が供給され、トランスファ
電極（１０Ｔ２）及びストレージ電極（１０Ｓ２ ）に
ハイレベル電圧５ 〔■〕が供給された時点での電荷転
送路（２５）のポテンシャルレベルを示している。Here, in FIG. 3, a dashed line (28) indicates that a high level voltage 5 [■] is supplied to the transfer electrode (10T1) (IOTI') and the storage electrode (IOSl), and the transfer electrode (10T2) and the storage electrode ( The broken line (29) shows the potential level of the charge transfer path (25) at the time when low level voltage 0 [■] is supplied to the transfer electrode (10S2).
(10Tx') and storage electrode (10S1)
The potential level of the charge transfer path (25) is shown when a low level voltage 0 (V) is supplied to the transfer electrode (10T2) and a high level voltage 5 [■] is supplied to the transfer electrode (10T2) and the storage electrode (10S2). There is.
尚、この水平レジスタ部（２６）は、次の様にして形成
することができる。先ず第４図に示す様にＰ型シリコン
基板（１）の表面側にＮ型不純物、例えばリンＰをイオ
ン注入してＮ型領域（３０）を形成した後、ストレージ
領域（８Ｓ１） （８Ｓ２）及び出力ゲート領域（１３
）となす部分のＮ型領域（３０）上に絶縁Ｎ （９’）
を介してストレージ電極（１０Ｓｔ） （１０Ｓ２）及
び出力ゲート電極（１４）を形成する。次に第５図に示
す様にストレージ電極（１０Ｓ１） （１０Ｓ２）及び
出力ゲート電極（１４）をマスクとしてＮ型領域（３０
）にＰ型不純物、例えばホウ素Ｂをイオン注入してＮ−
型領域からなるトランスファ領域（８Ｔ１）（Ｂｒ３）
を形成する。この場合、出力ゲート領域（１３）とこの
出力ゲート領域（１３）に間近のストレージ領域（８Ｓ
２）との間にもＮ−型領域（３１）が形成される。そこ
で次に第６図に示す様にストレージ領域（８Ｓ１’）を
形成すべきＮ−型領域（３１）上の部分を露出する様に
全面にレジスト（３３）を被着形成し、このレジスト（
３３）をマスクとしてＮ型不純物、例えばリンＰをイオ
ン注入してトランスファ領域（８ＴＬ） （８Ｔ２）よ
りもＮ型不純物濃度を濃くするが、ストレージ領域（８
Ｓ１） （８Ｓ２）よりもＮ型不純物濃度を薄くしてな
るストレージ領域（８Ｓ１’）を形成すると共に残りの
Ｎ−型領域部分をトランスファ領域 （８Ｔ１）となす
様にする。次にレジスト（３３）を除去し、絶縁層（９
）を介してトランスファ電極（１０Ｔ１） （１０Ｔ２
） （］Ｏ’ｈ’ ）を形成する。Incidentally, this horizontal register section (26) can be formed as follows. First, as shown in FIG. 4, an N-type impurity such as phosphorus P is ion-implanted into the surface side of a P-type silicon substrate (1) to form an N-type region (30), and then a storage region (8S1) (8S2) is formed. and output gate area (13
) and insulating N (9') on the N-type region (30).
A storage electrode (10St) (10S2) and an output gate electrode (14) are formed through the gate electrode. Next, as shown in FIG. 5, using the storage electrodes (10S1) (10S2) and the output gate electrode (14) as masks,
) by ion-implanting P-type impurities, such as boron B, into N-
Transfer region (8T1) (Br3) consisting of a mold region
form. In this case, the output gate area (13) and the storage area (8S
2), an N-type region (31) is also formed. Therefore, as shown in FIG. 6, a resist (33) is deposited on the entire surface of the N-type region (31) to expose the portion on which the storage region (8S1') is to be formed.
33) as a mask, N-type impurity, for example, phosphorus P, is ion-implanted to make the N-type impurity concentration higher than that in the transfer region (8TL) (8T2).
S1) A storage region (8S1') with an N-type impurity concentration lower than that of (8S2) is formed, and the remaining N-type region is made to be a transfer region (8T1). Next, the resist (33) is removed and the insulating layer (9) is removed.
) via transfer electrodes (10T1) (10T2
) (]O'h') is formed.
この様にして水平レジスタ部（２６）を形成することが
できる。In this way, the horizontal register section (26) can be formed.
また出力ゲート部（２７）は水平レジスタ部（２６）の
出力端のストレージ領域（８Ｓ１’）に連続してＮ型領
域からなる出力ゲート領域（１３）を設けると共にこの
出力ゲート領域（１３）上に絶縁層（９）を介して出力
ゲート電極（１４）を設け、この出力ゲート電極（１４
） 、を接地することによって構成する。Further, the output gate section (27) is provided with an output gate region (13) consisting of an N-type region continuous to the storage region (8S1') at the output end of the horizontal register section (26), and on this output gate region (13). An output gate electrode (14) is provided through an insulating layer (9), and this output gate electrode (14
), by grounding it.
この場合、出力ゲート領域（１３）は、第４図〜第６図
に示した様に水平レジスタ部（２６）のストレージ領域
（８Ｓ１） （８Ｓ２）の形成と同一工程で形成するこ
とにより、出力ゲート領域（１３）のＮ型不純物濃度を
水平レジスタ部（２６）の出力端のストレージ領域（８
Ｓ１’）以外のストレージ領域（８Ｓ１） （８Ｓ２）
のＮ型不純物濃度と同一になす様にする。この様に出力
ゲート部（２７）を構成した場合、水平レジスタ部（２
６）の出力端のストレージ領域（８Ｓ１’）のＮ型不純
物濃度は他のストレージ領域（８Ｓ１） （８Ｓ２）の
Ｎ型不純物濃度よりも薄くされているので、この出力ゲ
ート部（２７）の出力ゲート領域（１３）のポテンシャ
ルレベルは、第３図に実線（３４）で示す様に、水平レ
ジスタ部（２６）の出力端のストレージ領域（８ｈ’）
の最大ポテンシャルレベル（一点鎖線）と最小ポテンシ
ャルレベル（破線）との間に設定されるところとなる。In this case, the output gate region (13) is formed in the same process as the storage regions (8S1) (8S2) of the horizontal register section (26) as shown in FIGS. The N-type impurity concentration in the gate region (13) is adjusted to the storage region (8) at the output end of the horizontal register section (26).
Storage areas other than S1' (8S1) (8S2)
The concentration of N-type impurities should be the same as that of N-type impurity concentration. When the output gate section (27) is configured in this way, the horizontal register section (27)
Since the N-type impurity concentration of the storage region (8S1') at the output end of 6) is made lower than the N-type impurity concentration of the other storage regions (8S1) (8S2), the output of this output gate section (27) The potential level of the gate region (13) is the same as that of the storage region (8h') at the output end of the horizontal register section (26), as shown by the solid line (34) in FIG.
It is set between the maximum potential level (dashed line) and the minimum potential level (dashed line).
尚、電荷検出部（６）は、第７図従来例と同様に構成す
る。Incidentally, the charge detection section (6) is constructed in the same manner as the conventional example shown in FIG.
この様に構成された本例の固体撮像装置においては、第
３図に示す様に、トランスファ電極（１０’ｈ）（１０
Ｔ１’）及びストレージ電極（１０Ｓ１）にハイレベル
電圧５〔Ｖ〕が供給され、トランスファ電極（１０Ｔ２
）及びストレージ電極（１０５２）にローレベル電圧０
〔ｖ〕が供給された時点で、ストレージ領域（８Ｓ１
’）に信号電荷Ｑが転送されて蓄積され、その後、トラ
ンスファ電極（１０Ｔ１） （ＩＯＴ１’）及びストレ
ージ電極（１０Ｓｚ）にローレベル電圧０〔ｖ〕が供給
され、トランスファ電極（１０Ｔ２）及びストレージ電
極（１０Ｓ２）にハイレベル電圧５（Ｖ）が供給された
時点で、ストレージ領域（８Ｓ１’）に蓄積されていた
信号電荷Ｑは電荷検出部（６）のフローティング・ディ
フュージョン領域（２０）に転送される。従って、本例
の固体撮像装置においては、受光素子に蓄積される信号
電荷は垂直レジスタ部。In the solid-state imaging device of this example configured in this way, as shown in FIG.
A high level voltage of 5 [V] is supplied to the transfer electrode (10T2) and the storage electrode (10S1).
) and storage electrode (1052) with low level voltage 0
When [v] is supplied, the storage area (8S1
The signal charge Q is transferred and accumulated in the transfer electrode (10T1) (IOT1') and the storage electrode (10Sz), and then a low level voltage of 0 [v] is supplied to the transfer electrode (10T2) and the storage electrode (10Sz). (10S2), the signal charge Q accumulated in the storage area (8S1') is transferred to the floating diffusion area (20) of the charge detection section (6). Ru. Therefore, in the solid-state imaging device of this example, the signal charge accumulated in the light receiving element is stored in the vertical register section.
水平レジスタ部（２６）及び出力ゲート部（２７）を介
して電荷検出部（６）に転送され、斯る信号電荷に基づ
く画像信号を出力端子（７）に得ることができる。The signal charges are transferred to the charge detection section (6) via the horizontal register section (26) and the output gate section (27), and an image signal based on the signal charges can be obtained at the output terminal (7).
ここに本例の固体撮像装置によれば、出力ゲート部（２
７）の出力ゲート電極（１４）を接地し得る様になされ
ているので、第７図（第８図）従来例の場合と異なり分
圧回路（１５）を設ける必要がないという利益があると
共に出力ゲート領域（１３）のポテンシャルレベルの製
品毎のバラツキを大幅に低減できるという利益がある。According to the solid-state imaging device of this example, the output gate section (2
Since the output gate electrode (14) of FIG. 7) can be grounded, there is an advantage that there is no need to provide a voltage dividing circuit (15) unlike in the conventional example of FIG. 7 (FIG. 8). There is an advantage that variations in the potential level of the output gate region (13) from product to product can be significantly reduced.
また出力ゲート電極（１４）を接地し得ることより、第
７図（第８図）従来例に比し、出力ゲート領域（１３）
とフローティング・ディフュージョン領域（２０）との
ポテンシャルレベル差を大きくすることができるので、
フローティング・ディフュージョン領域（２０）から水
平レジスタ部（２６）への逆流マージンを大きくするこ
とができるという利益があると共に電荷検出部（６）の
ダイナミックレンジも増大させることができるという利
益がある。Furthermore, since the output gate electrode (14) can be grounded, the output gate area (13)
Since it is possible to increase the potential level difference between the floating diffusion region (20) and the floating diffusion region (20),
There is an advantage that the backflow margin from the floating diffusion region (20) to the horizontal register section (26) can be increased, and the dynamic range of the charge detection section (6) can also be increased.
尚、上述実施例においては、本発明をインターライン転
送方式の固体撮像装置に適用した場合につき述べたが、
この代わりに、フレーム転送方式の固体撮像装置にも適
用でき、この場合にも、上述同様の作用効果を得ること
ができる。In the above embodiment, the present invention is applied to a solid-state imaging device using an interline transfer method.
Instead, the present invention can also be applied to a frame transfer type solid-state imaging device, and in this case as well, the same effects as described above can be obtained.
また本発明は、上述実施例に限らず、本発明の要旨を逸
脱することなく、その他、種々の構成が取り得ることは
勿論である。Further, the present invention is not limited to the above-described embodiments, and it goes without saying that various other configurations may be adopted without departing from the gist of the present invention.
本発明に依れば、出力ゲート部（２７）の出力ゲート電
極（１４）を接地し得る様になされているので、第７図
（第８図）従来例の場合と異なり分圧回路（１５）を設
ける必要がないという利益があると共に出力ゲート領域
（１３）のポテンシャルレベルの製品毎のバラツキを大
幅に低減することができるという利益がある。According to the present invention, the output gate electrode (14) of the output gate section (27) can be grounded, so unlike the conventional example shown in FIG. 7 (FIG. 8), the voltage dividing circuit (15) ) There is an advantage in that it is not necessary to provide the output gate region (13), and there is also an advantage in that variations in the potential level of the output gate region (13) from product to product can be significantly reduced.
また出力ゲート電極（１４）を接地し得ることより、出
力ゲート領域（１３）と電荷検出部（６）の信号電荷流
入領域とのポテンシャルレベルを大きくすることができ
るので、電荷検出部（６）から水平レジスタ部（２６）
への信号電荷の逆流マージンを太き（することができる
という利益があると共に電荷検出部（６）のダイナミッ
クレンジも太き（することができるという利益がある。Furthermore, since the output gate electrode (14) can be grounded, the potential level between the output gate region (13) and the signal charge inflow region of the charge detection section (6) can be increased. From horizontal register section (26)
There is an advantage in that the backflow margin of the signal charge can be widened, and there is also an advantage that the dynamic range of the charge detection section (6) can be widened.
第１図は本発明による固体撮像装置の一実施例の要部を
示す断面図、第２図は第１図例の固体撮像装置の水平レ
ジスタ部に供給する２相駆動パルスを示す線図、第３図
は第１図のｍ−ｍ’線に沿った領域のポテンシャルレベ
ルを模式的に示す線図、第４図、第５図及び第６図は第
１図例の水平レジスタ部の形成工程例を示す線図、第７
図は従来の固体撮像装置の一例を概略的に示す平面図、
第８図は第７図例の固体撮像装置の要部を示す断面図、
第９図は第８図のＩＸ−ＩＸ’線に沿った領域のポテン
シャルレベルを模式的に示す線図である。
（６）は電荷検出部、（８Ｓ１） 、 （８Ｓ２）及び
（８Ｓ１’）は夫々ストレージ領域、（８Ｔｘ）及び（
８Ｔ２）は夫々トランスファ領域、（１０Ｓ１）及び（
１０Ｓ２）は夫々ストレージ電極、（１０Ｔ１） 、
（１０Ｔ２）及び（１０Ｔ１’）は夫々トランスファ電
極、（１３）は出力ゲート領域、（１４）は出力ゲート
電極、（２０）はフローティング・ディフュージョン領
域、（２２）はプリチャージ・ゲート領域、（２３）は
プリチャージ・ドレイン領域、（２４）はプリチャージ
・ゲート電極、（２５）は電荷転送路、（２６）は水平
レジスタ部、 （２７）は出力ゲート部である。FIG. 1 is a sectional view showing a main part of an embodiment of the solid-state imaging device according to the present invention, and FIG. 2 is a diagram showing two-phase drive pulses supplied to the horizontal register section of the solid-state imaging device of the example shown in FIG. FIG. 3 is a diagram schematically showing the potential level in the area along line m-m' in FIG. Diagram showing process example, No. 7
The figure is a plan view schematically showing an example of a conventional solid-state imaging device.
FIG. 8 is a sectional view showing the main parts of the solid-state imaging device of the example shown in FIG.
FIG. 9 is a diagram schematically showing the potential level in a region along line IX-IX' in FIG. 8. (6) is a charge detection section, (8S1), (8S2) and (8S1') are storage areas, (8Tx) and (8S1'), respectively.
8T2) are transfer regions, (10S1) and (
10S2) are storage electrodes, (10T1),
(10T2) and (10T1') are transfer electrodes, (13) is an output gate region, (14) is an output gate electrode, (20) is a floating diffusion region, (22) is a precharge gate region, and (23) is a floating diffusion region. ) is a precharge/drain region, (24) is a precharge gate electrode, (25) is a charge transfer path, (26) is a horizontal register section, and (27) is an output gate section.
Claims (1)
る電荷転送路を有し、一方の電圧レベルを所定電圧Ｖ〔
Ｖ〕とし、他方の電圧レベルをＯ〔Ｖ〕とする２相駆動
パルスによって駆動される電荷結合素子からなる水平レ
ジスタ部と、該水平レジスタ部の出力側に配され、該水
平レジスタ部の出力端のストレージ領域に連続して設け
られた出力ゲート領域と該出力ゲート領域上に設けられ
た出力ゲート電極とからなる出力ゲート部と、 該出力ゲート部に連続して設けられ、該出力ゲート部を
介して上記水平レジスタ部から転送されてくる信号電荷
を検出し、該信号電荷に基づく画像信号を得る様になさ
れた電荷検出部とを有して成る固体撮像装置において、 上記水平レジスタ部の上記出力端のストレージ領域の不
純物濃度を他のストレージ領域の不純物濃度よりも薄く
すると共に上記出力ゲート部の上記出力ゲート領域の不
純物濃度を上記水平レジスタ部の上記他のストレージ領
域の不純物濃度と同一にし、上記出力ゲート部の上記出
力ゲート電極を接地する様にしたことを特徴とする固体
撮像装置。[Claims] It has a charge transfer path in which transfer regions and storage regions are arranged alternately, and one voltage level is set to a predetermined voltage V [
V] and the other voltage level is O[V]. an output gate section consisting of an output gate region provided continuously to an end storage region and an output gate electrode provided on the output gate region; A solid-state imaging device comprising: a charge detection section configured to detect signal charges transferred from the horizontal register section via the horizontal register section and obtain an image signal based on the signal charge; The impurity concentration of the storage region at the output end is made lower than the impurity concentration of other storage regions, and the impurity concentration of the output gate region of the output gate portion is made equal to the impurity concentration of the other storage region of the horizontal register portion. and the output gate electrode of the output gate section is grounded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120527A JP2625721B2 (en) | 1987-05-18 | 1987-05-18 | Solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120527A JP2625721B2 (en) | 1987-05-18 | 1987-05-18 | Solid-state imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63285968A true JPS63285968A (en) | 1988-11-22 |
| JP2625721B2 JP2625721B2 (en) | 1997-07-02 |
Family
ID=14788471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62120527A Expired - Fee Related JP2625721B2 (en) | 1987-05-18 | 1987-05-18 | Solid-state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625721B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123037A (en) * | 1989-07-07 | 1991-05-24 | Toshiba Corp | Charge transfer device and drive thereof |
| US5233430A (en) * | 1991-01-18 | 1993-08-03 | Sony Corporation | Solid state imager wherein the horizontal transfer is accomplished with first and second clock voltages and the cross-over point between the voltages is above the medium level between the peak values of the voltages |
| KR100367901B1 (en) * | 1996-11-28 | 2003-02-19 | 닛뽕덴끼 가부시끼가이샤 | A charge coupled device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187368A (en) * | 1985-02-15 | 1986-08-21 | Toshiba Corp | Charge transfer device |
-
1987
- 1987-05-18 JP JP62120527A patent/JP2625721B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187368A (en) * | 1985-02-15 | 1986-08-21 | Toshiba Corp | Charge transfer device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123037A (en) * | 1989-07-07 | 1991-05-24 | Toshiba Corp | Charge transfer device and drive thereof |
| US5233430A (en) * | 1991-01-18 | 1993-08-03 | Sony Corporation | Solid state imager wherein the horizontal transfer is accomplished with first and second clock voltages and the cross-over point between the voltages is above the medium level between the peak values of the voltages |
| KR100367901B1 (en) * | 1996-11-28 | 2003-02-19 | 닛뽕덴끼 가부시끼가이샤 | A charge coupled device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2625721B2 (en) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6101232A (en) | Active pixel sensor with intra-pixel charge transfer | |
| US4117514A (en) | Solid state imaging device | |
| JPS634751B2 (en) | ||
| JP3363089B2 (en) | CCD array structure with tap | |
| JPH05283670A (en) | Solid state image pickup and reading method for charge of the same pickup | |
| JP3928840B2 (en) | Solid-state imaging device | |
| US7184083B2 (en) | Solid state image pickup apparatus of low power consumption and its driving method | |
| JPS63285968A (en) | Solid-state image pick-up device | |
| JP3214428B2 (en) | Color linear image sensor and driving method thereof | |
| Hynecek | Design and performance of a high-resolution image sensor for color TV applications | |
| JPH0831992B2 (en) | Solid-state imaging device | |
| JPH0767153B2 (en) | Driving method for solid-state imaging device | |
| JPH08172178A (en) | Solid-state image sensing device | |
| JP2519208B2 (en) | Color solid-state imaging device | |
| JP2907841B2 (en) | Line sensor | |
| JP2853779B2 (en) | Solid-state imaging device | |
| JPH0322755B2 (en) | ||
| JPH03246952A (en) | Charge-coupled device | |
| JPH07226497A (en) | Solid-state image pickup element | |
| JPH05292242A (en) | Charge transfer device | |
| JP2689086B2 (en) | Solid-state imaging device | |
| JPS63234677A (en) | Drive method of charge coupling element | |
| JPH05292406A (en) | Charge transfer device | |
| JPH08162627A (en) | Charge-coupled device and solid-state image pickup device | |
| JPH08316459A (en) | Charge transfer device and solid-state image-pickup device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |