JPS63285004A - Power amplifier circuit - Google Patents
Power amplifier circuitInfo
- Publication number
- JPS63285004A JPS63285004A JP62121552A JP12155287A JPS63285004A JP S63285004 A JPS63285004 A JP S63285004A JP 62121552 A JP62121552 A JP 62121552A JP 12155287 A JP12155287 A JP 12155287A JP S63285004 A JPS63285004 A JP S63285004A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistors
- transistor
- current
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電力増幅回路、特に低電圧電源で使用する電力
槽@@路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to power amplifier circuits, and in particular to power tanks used in low voltage power supplies.
第2図は従来の代表的な電力増幅回路である。 FIG. 2 shows a typical conventional power amplifier circuit.
この回路は入力増幅回路としてトランジスタQ1および
Q2による差動増幅器で構成され、 ドライバ段として
トランジスタQ20で構成され、出力段としてトランジ
スタQ23およびQ24で構成され。This circuit consists of a differential amplifier made up of transistors Q1 and Q2 as an input amplifier circuit, a transistor Q20 as a driver stage, and transistors Q23 and Q24 as an output stage.
出力段のバイアス回路として、ダイオードとして使用さ
れたトランジスタQ21 およびQ22で構成されてい
る。te入力増幅回路の負荷rLに抵抗ま九は能動負荷
が使われる。さらにまた抵抗凡1および几2は入力増幅
回路の直流動作点を、帰還用の抵抗R3は出力段の直流
動作点を決定する友めに用いられている。なおまた抵抗
R4は抵抗R3との比によって変流の電圧利得を決定す
るために用いられている。第2図における動作について
説明すると、入力端子lに入力された信号は入力増幅回
路により増幅され、入力増幅回路からシングルエンド形
式の出力として取勺出されて、ドライバ段であるエミッ
タ接地のトランジスタQ20のベースに与えられる。次
いでトランジスタQ20を介して出力段を構成するトラ
ンジスタQ23およびQ24から電流出力として出力さ
れる。The output stage bias circuit consists of transistors Q21 and Q22 used as diodes. As the load rL of the te input amplifier circuit, an active load is used as a resistor. Furthermore, the resistors R1 and R2 are used to determine the DC operating point of the input amplifier circuit, and the feedback resistor R3 is used to determine the DC operating point of the output stage. Furthermore, the resistor R4 is used to determine the voltage gain of current transformation depending on the ratio with the resistor R3. To explain the operation in FIG. 2, the signal input to the input terminal l is amplified by the input amplifier circuit, and is output from the input amplifier circuit as a single-ended output. given on the basis of. The current is then output as a current output from transistors Q23 and Q24 forming an output stage via transistor Q20.
しかし、上述し几従来の電力増幅回路には以下の欠点が
ある。即ちこの電力増幅回路の出力のダイナミックレン
ジは次の式(1)および(2)に示されるようになる。However, the conventional power amplifier circuit described above has the following drawbacks. That is, the dynamic range of the output of this power amplifier circuit is shown in the following equations (1) and (2).
ここで、V工、は出力段のアイドリンク電流を決める定
電流源工1の持つ電圧値でおち信号が正の場合の出力の
ダイナミックレンジ:・・・・・・・・・ (1)
信号が負の場合の出力のダイナミックレンジ:そこでこ
の電力増幅−W&を低電圧電源で動作させる一例として
、式(1)にVcc=3V、R11:R12゜v
: 0.7V、V −0,2Vの値を代入
するBgQ23 01Q!6−
と、■。□+=0.6Vとなる。この場合の出力のダイ
ナミックレンジの理想値は次の式(3)から1,5■で
ある。Here, V is the voltage value of constant current source 1 that determines the idle link current of the output stage, and the dynamic range of the output when the signal is positive: (1) Signal Dynamic range of output when is negative: Therefore, as an example of operating this power amplifier -W& with a low voltage power supply, Vcc = 3V, R11:R12゜v in equation (1).
: Substitute the values of 0.7V, V -0,2V BgQ23 01Q! 6- And ■. □+=0.6V. In this case, the ideal value of the output dynamic range is 1.5■ from the following equation (3).
出力のダイナミックレンジの理想値:■oM=これらの
値?:久の′#It源電圧に対する利用率を示す式(4
)に代入すると、40%となシ低電圧電源による
・・・・・・・・・ (4)
利用率が悪い、つまシ、ダイナミヴクレンジが狭いとい
う欠点を有する。Ideal value of output dynamic range: ■ oM = These values? : Equation (4
), it becomes 40% due to the low voltage power supply (4) It has the disadvantages of poor utilization, limited capacity, and narrow dynamic range.
本発明の目的は上記の欠点を除去し、低電圧電源で使用
しても出力のダイナミックレンジが広い電力M幅回路を
提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks and provide a power M-width circuit that has a wide output dynamic range even when used with a low voltage power supply.
本発明の電力増幅回路は、入力増幅回路を構成する第1
および第2のトランジスタと、この第1および第2のト
ランジスタの共通に接続されtエミッタに接続された定
1を光源と、前記第1および第2のトランジスタのそれ
ぞれのコレクタに能動負荷として接続され、カレントミ
ラー回路を構成する第3と第4のトランジスタと、前記
入力増幅回路からの出力を電流出力として取り出す第5
゜′JJIJ8および第9のトランジスタと、前記電流
出力を第16および第17のトランジスタにより構成さ
れる出力段まで伝達させ、それぞれがカレントミラー回
NIを構成する第6および第7のトランジスタ、第10
および第11のトランジスタ、第12および第17のト
ランジスタ、第13および第14のトランジスタならび
に第15および第16のトランジスタと、前記第16お
よび第17のトランジスタの共通に接続されたコレクタ
から出力電流を得る出力段とを有して構成される。The power amplifier circuit of the present invention has a first
and a second transistor, a constant 1 connected in common and connected to the emitters of the first and second transistors as a light source, and a constant 1 connected as an active load to the respective collectors of the first and second transistors. , third and fourth transistors forming a current mirror circuit, and a fifth transistor for taking out the output from the input amplifier circuit as a current output.
゜' JJIJ8 and the ninth transistor, and the sixth and seventh transistors, the tenth transistor, which transmit the current output to the output stage constituted by the sixteenth and seventeenth transistors, and each constitute a current mirror circuit NI.
and an 11th transistor, a 12th and 17th transistor, a 13th and 14th transistor, a 15th and 16th transistor, and an output current from the commonly connected collectors of the 16th and 17th transistors. and an output stage to obtain the output.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.
第1図において、トランジスタQlおよびQ2からなる
差動増幅器はトランジスタQ1のベース端子を入力端子
、トランジスタQ2のベース端子を帰′4端子とする電
力増幅回路の入力層幅回路である。トランジスタQ3お
よびQ4によるカレントミラー構成の回路は入力増幅回
路の能動負荷であシ、抵抗kLlおよび几2は入力増幅
回路の直流動作点を決定し、また帰慝抵抗である抵抗孔
3を介してトランジスタQ17およびQ16からなる出
力段の1liit!を動作点t”決めるために用いられ
ている。In FIG. 1, a differential amplifier consisting of transistors Ql and Q2 is an input layer width circuit of a power amplifier circuit in which the base terminal of transistor Q1 is an input terminal and the base terminal of transistor Q2 is a return terminal. The current mirror configuration circuit formed by transistors Q3 and Q4 is the active load of the input amplifier circuit, and the resistors kLl and 几2 determine the DC operating point of the input amplifier circuit, and the resistor kLl and 几2 determine the DC operating point of the input amplifier circuit. 1liit! of the output stage consisting of transistors Q17 and Q16! is used to determine the operating point t''.
まt抵抗R4は抵抗R3との比によって変流の電圧利得
と決定するためのものである。また、トランジスタQ
s e Q sおよびQ9は入力層幅回路の出力t−を
流出力として取り出すためのトランジスタであ夛、この
電流出力をトランジスタQ6およびQ7、トランジスタ
QiOおよびQll、)うンジスタQ12およびQ17
、トランジスタQ13およびQ14ならびにトランジス
タQ15およびQ16よシなるカレントミラー回路によ
りトランジスタq162よびQ17からなる出用段に伝
達される。The resistor R4 is used to determine the voltage gain of current transformation depending on the ratio with the resistor R3. Also, transistor Q
s e Q s and Q9 are transistors for taking out the output t- of the input layer width circuit as an output, and this current output is transferred to transistors Q6 and Q7, transistors QiO and Qll, and transistors Q12 and Q17.
, is transmitted to an output stage consisting of transistors q162 and Q17 by a current mirror circuit consisting of transistors Q13 and Q14 and transistors Q15 and Q16.
次に第1図の動作を説明する。動作説明を簡単にする几
めに第1図のトランジスタの′エミッタブイズを全て同
一と仮定する。きず第1に無信号時には、入力増幅回路
を構成するトランジスタQ12よびQ2にはそれぞれ−
■・なる電流が流れ、能動負荷tm成するトランジスタ
Q3およびQ4にもそれぞれ一工・なる電流が流れる。Next, the operation shown in FIG. 1 will be explained. In order to simplify the explanation of the operation, it is assumed that all the transistors in FIG. 1 have the same emitter noise. The first flaw is that when there is no signal, the transistors Q12 and Q2 that make up the input amplifier circuit have -
A current equal to 1.2 flows, and a current equal to 1.0 cm also flows through transistors Q3 and Q4 forming the active load tm, respectively.
次に、トランジスタQ4とカレントミラー構成となるト
ランジスタQ5にも一ニーなる電流が流れ、この電流は
トランジスタQ6に流れ込み、トランジスタQ6とカレ
ントミラー構成となっているトランジスタQ7にも−I
・なる電流ft流す。このトランジスりQ7の電流はト
ランジスタQ8とベース、コレクタ端子がショートとな
っているトランジスタQ13とからそれぞれ土工・なる
電at−引っ張る。←ま九トランジスタQ8とベースを
接続されたトランジスタQ9にも一工・なる電流が流れ
る。そしてトランジスタQ13とカレントミラー構成と
なるトランジスタQ14にも7Ieなる電Rを流し、ト
ランジスタQ9に流れる一工・なる電流はトランジスタ
QIOに流れ込み、カレントミラーを構成するトランジ
スタQIOおよびQllならびにトランジスタQ12お
よびQlTを介してトランジスタQ17のコレクタに7
I・なる電流を流す。Next, a uniform current flows through the transistor Q5 which has a current mirror configuration with the transistor Q4, this current flows into the transistor Q6, and also flows into the transistor Q7 which has a current mirror configuration with the transistor Q6.
・Flow a current ft. The current of this transistor Q7 is pulled from the transistor Q8 and the transistor Q13 whose base and collector terminals are short-circuited, respectively. ←A current also flows through the transistor Q9 whose base is connected to the transistor Q8. Then, a current R of 7Ie is applied to the transistor Q14 which forms a current mirror configuration with the transistor Q13, and the current flowing through the transistor Q9 flows into the transistor QIO, which connects the transistors QIO and Qll and the transistors Q12 and QIT which form the current mirror. 7 to the collector of transistor Q17 through
A current of I flows through.
ま7t、 )ランジスタQ14に流れる一■。なる電
流はトランジスタQ15に流れ込みトランジスタQ15
とカレントミラー構成となるトランジスタQ16のコレ
クタにも7エ・なる電流t−g丁。っま)無信号時トラ
ンジスタQ16およびQ17なる出力段には7I・な6
1!流が流れてお夛、これが西スオーバー歪を抑圧する
アイドリンク電流の役目を果たす。7t, ) 1 which flows to transistor Q14. The current flows into the transistor Q15 and the current flows into the transistor Q15.
The collector of the transistor Q16, which has a current mirror configuration, also has a current tg of 7d. ) When there is no signal, the output stage consisting of transistors Q16 and Q17 has 7I・6
1! The current flows, and this serves as an idle link current that suppresses the west over distortion.
次に、入力端子1に信号が入力され九ときに、この入力
信号は入力増幅回路により増幅され、出力を1i流出力
としてトランジスタQ s a Q sおよびQ9より
取り出し、カレントミラー構成であるトランジスタQ6
お工びQ7、トランジスタQIOおよびQ 11 m
トランジスタQ13およびQ14、トランジスタQ1
2およびQ17%ならびにトランジスタQ15およびQ
16e介して出力段のトランジスタQ17およびQ16
を駆動し、出方端子3から電流出力が得られる。Next, when a signal is input to the input terminal 1, this input signal is amplified by the input amplifier circuit, and the output is taken out as a 1i output from the transistors Qs a Qs and Q9, and the current mirror configuration is taken out from the transistor Q6.
Workmanship Q7, transistor QIO and Q11 m
Transistors Q13 and Q14, transistor Q1
2 and Q17% and transistors Q15 and Q
Output stage transistors Q17 and Q16 through 16e
is driven, and a current output is obtained from the output terminal 3.
第3図は本発明の別の実施例の回路図である。FIG. 3 is a circuit diagram of another embodiment of the invention.
この回Nrld第1図の実施例において、出力段全構成
するトランジスタQl15およびQ17とそれぞれカレ
ントミラー構成となるトランジスタQ15およびQ12
のエミッタ開に、それぞれ抵抗it 5およびR6金接
続し九構成となっている。第3図の回路の動作は基本的
に第1図の場合と同じであるが、カレントミラー構成で
あるトランジスタQ12およびQ17ならびにトランジ
スタQz5おヨヒQ16の電流増幅の能力向上が計られ
る利点を有している。In this example of Nrld in FIG.
Resistors it5 and R6 are gold connected to the emitters of the resistors it and R6, respectively. The operation of the circuit in FIG. 3 is basically the same as that in FIG. 1, but it has the advantage of improving the current amplification ability of transistors Q12 and Q17 and transistors Qz5 and Q16, which have a current mirror configuration. ing.
以上説明し九本発明の回路構成によれば、出力のダイナ
ミックレンジに悪影響金与えるパラメータはトランジス
タQ17およびQ16のコレクタ・エミッタ開の電圧の
みで、出力のダイナミックレンジは次の式価)および式
(6)に示されるようになる。As explained above, according to the circuit configuration of the present invention, the only parameter that adversely affects the output dynamic range is the collector-emitter open voltage of transistors Q17 and Q16, and the output dynamic range is determined by the following equations: 6).
信号が正の場合の出力のダイナミックレンジ:信号が負
の場合の出力のダイナミックレ/ジ:そこで1本発明の
電力増幅回i6を低電圧電源で使用し九−例として1式
(5)にVcc=3V、f41=R2゜■0IQ17=
0.2VO1it−代入すると、vom+=L3vとな
る。この場合の出力のダイナミックレンジの理想値は、
式(3)で示し九とおとL5Vであり、11E源電圧に
対電圧利用率は式(4)から86.7%となシ、低電圧
電源による利用率が従来例に比べて同じ条 ′件
下で2倍以上になっている。クー1ダイナミツpvンジ
2広くできるという効果がある。Dynamic range of the output when the signal is positive: Dynamic range of the output when the signal is negative: Therefore, the power amplification circuit i6 of the present invention is used with a low voltage power supply, and as an example, formula (5) is obtained. Vcc=3V, f41=R2゜■0IQ17=
By substituting 0.2VO1it-, vom+=L3v. The ideal value of the output dynamic range in this case is
The voltage utilization rate for the 11E source voltage is 86.7% as shown in equation (3), which is 86.7% compared to the conventional example. It has more than doubled under the conditions. It has the effect of widening the range of 1 dynamic pv 2.
第1図は本発明の一実施例の回路図、第2図は従来の電
力増幅回路図、第3図は本発明の別の実施例の回路図で
ある。
1・・・・・・入力端子、2・・・・・・帰還端子、3
・・・・・・出力端子、Ql 、Q2 、Q3 、Q4
、Q5 、Q6 、Q7 、Q8 。
Q9.Q10.Qll、Q12.Q13.Q14.Q1
5゜Q16.Q17.Q20.Q21.Q22.Q23
.Q24・・・・・・トランジスタ、ル1.几2.R3
,几4.R5゜B6・・・・・・抵抗、CI・・・・・
・コンデンサ、IO*工1・・・・・・定電流源。
代理人 弁理士 内 原 晋、・′−・′・・・
、4 )
乗 2 回FIG. 1 is a circuit diagram of one embodiment of the present invention, FIG. 2 is a conventional power amplifier circuit diagram, and FIG. 3 is a circuit diagram of another embodiment of the present invention. 1...Input terminal, 2...Feedback terminal, 3
...Output terminal, Ql, Q2, Q3, Q4
, Q5 , Q6 , Q7 , Q8 . Q9. Q10. Qll, Q12. Q13. Q14. Q1
5゜Q16. Q17. Q20. Q21. Q22. Q23
.. Q24...Transistor, 1.几2. R3
, 几4. R5゜B6...Resistance, CI...
・Capacitor, IO *Engineer 1... Constant current source. Agent: Susumu Uchihara, patent attorney,・′−・′・・・
, 4) Multiply 2 times
Claims (1)
と、この第1および第2のトランジスタの共通に接続さ
れたエミッタに接続された定電流源と、前記第1および
第2のトランジスタのそれぞれのコレクタに能動負荷と
して接続され、カレントミラー回路を構成する第3と第
4のトランジスタと、前記入力増幅回路からの出力を電
流出力として取り出す第5、第8および第9のトランジ
スタと、前記電流出力を第16および第17のトランジ
スタにより構成される出力段まで伝達させ、それぞれが
カレントミラー回路を構成する第6および第7のトラン
ジスタ、第10および第11のトランジスタ、第12お
よび第17のトランジスタ、第13および第14のトラ
ンジスタならびに第15および第16のトランジスタと
、前記第16および第17のトランジスタの共通に接続
されたコレクタから出力電流を得る出力段とを有するこ
とを特徴とする電力増幅回路。first and second transistors constituting an input amplifier circuit, a constant current source connected to the commonly connected emitters of the first and second transistors, and each of the first and second transistors. third and fourth transistors that are connected to the collector as active loads and constitute a current mirror circuit; fifth, eighth, and ninth transistors that take out the output from the input amplifier circuit as a current output; and the current output are transmitted to an output stage constituted by a 16th and 17th transistor, and each constitutes a current mirror circuit: a 6th and 7th transistor, a 10th and 11th transistor, a 12th and 17th transistor, A power amplifier circuit characterized by having a thirteenth and fourteenth transistor, a fifteenth and sixteenth transistor, and an output stage that obtains an output current from commonly connected collectors of the sixteenth and seventeenth transistors. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62121552A JPS63285004A (en) | 1987-05-18 | 1987-05-18 | Power amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62121552A JPS63285004A (en) | 1987-05-18 | 1987-05-18 | Power amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63285004A true JPS63285004A (en) | 1988-11-22 |
Family
ID=14814070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62121552A Pending JPS63285004A (en) | 1987-05-18 | 1987-05-18 | Power amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63285004A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008048461A (en) * | 2007-10-29 | 2008-02-28 | Fujitsu Ltd | Differential amplifier circuit |
-
1987
- 1987-05-18 JP JP62121552A patent/JPS63285004A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008048461A (en) * | 2007-10-29 | 2008-02-28 | Fujitsu Ltd | Differential amplifier circuit |
JP4713560B2 (en) * | 2007-10-29 | 2011-06-29 | 富士通セミコンダクター株式会社 | Differential amplifier circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH098569A (en) | Differential amplifier circuit | |
JP2622321B2 (en) | High frequency cross junction folded cascode circuit | |
JPH1022748A (en) | Voltage current conversion circuit | |
JPH03123208A (en) | Differential current amplifier circuit | |
JPS63285004A (en) | Power amplifier circuit | |
JPS63214009A (en) | Composite transistor | |
JP2956609B2 (en) | Bipolar multiplier | |
JPS59181807A (en) | Transistor amplifier | |
JPS6167307A (en) | Differential amplifier | |
JPH0753299Y2 (en) | Power amplifier circuit | |
JP2661358B2 (en) | Level shift circuit | |
JPS5961206A (en) | Differential amplifier | |
JPH01278108A (en) | Differential amplifier circuit | |
JPS6259926B2 (en) | ||
JPH04165803A (en) | Transconductance amplifier | |
JPS62117403A (en) | Current mirror circuit | |
JPH0151207B2 (en) | ||
JP3360911B2 (en) | Differential amplifier circuit | |
JPH01228208A (en) | Schmitt trigger circuit | |
JPH05291844A (en) | Level shift circuit | |
JPH05175754A (en) | Differential amplifier | |
JPH01115205A (en) | Maximum value output circuit | |
JPH02123805A (en) | Differential amplifier | |
JPS58201176A (en) | Adding and subtracting circuit | |
JPS59147529A (en) | Comparator circuit |