JPS63281525A - Error detecting and correcting device - Google Patents

Error detecting and correcting device

Info

Publication number
JPS63281525A
JPS63281525A JP11737087A JP11737087A JPS63281525A JP S63281525 A JPS63281525 A JP S63281525A JP 11737087 A JP11737087 A JP 11737087A JP 11737087 A JP11737087 A JP 11737087A JP S63281525 A JPS63281525 A JP S63281525A
Authority
JP
Japan
Prior art keywords
blank
data
information
code
detecting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11737087A
Other languages
Japanese (ja)
Inventor
Kiyotaka Nagai
永井 清隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11737087A priority Critical patent/JPS63281525A/en
Publication of JPS63281525A publication Critical patent/JPS63281525A/en
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

PURPOSE:To increase an error detecting and correcting capacity by outputting blank information when a blank detecting device and the blank information are present and being equipped with a switching device and a decoder to output code information when they are absent. CONSTITUTION:At a blank detecting device 1, a detecting device 4 extracts a synchronizing signal from the code information of a block form, resets a block address detecting device 5 and a symbol counter 6 and obtains the synchronization of a block unit. The detecting device 5 resets a block address signal, the counter 6 generates a symbol address signal and both signals determine the symbol position in a track. Further, the identification signal of tracks A and B is added and a symbol position is determined. Since the address, in which the blank information exists, is determined by an action mode, the detecting device 7 detects the coincidence of the code and the address, in which both pieces of blank information exist, by an action mode signal. After the information, in which the blank information exists in the code information, is set wholly to the correct blank information value, decoding 3 is executed, therefore, the erroneous detection and the correcting capacity can be directed to the information excluding the blank information and the erroneous detection and correcting capacity of the information can be increased.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、音楽信号等のアナログ情報信号をPOM記録
、再生する場合に用いられる誤り検出訂正符号の誤り検
出訂正装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an error detection and correction apparatus for error detection and correction codes used when recording and reproducing analog information signals such as music signals using POM.

従来の技術 近年、ディジタル信号処理技術と半導体技術の進歩に伴
ない、PGM信号の記録再生装置が急速な進歩をとげて
いる。
BACKGROUND OF THE INVENTION In recent years, with advances in digital signal processing technology and semiconductor technology, PGM signal recording and reproducing devices have made rapid progress.

P(3M信号の記録再生装置では、記録再生時のデータ
転送レートを一定にして複数のサンプリング周波数に対
応する方法として、PCM化された情報データに所定の
値を有するブランクデータを付加し、データ数を一定と
した後に誤り検出訂正符号により符号化する方法がもち
いられている。
In a 3M signal recording and reproducing device, blank data having a predetermined value is added to PCM information data as a method of keeping the data transfer rate constant during recording and reproducing and supporting multiple sampling frequencies. A method is used in which the number is set constant and then encoded using an error detection and correction code.

以下、図面を参照しながらこのような従来技術の一例と
して、DAT懇談会の1986年4月16日付の[ディ
ジタル・オーディオ・テープレコーダ・システム・(R
−DAT)・リコメンディッド・デザイン・スタンダー
ドJ (’DIGITALムUDIOTAPlCRIC
CORDKRSYSTICM(R−DAT)RICCO
MMRNDKD DESIGNSTANDARD”)と
題する回転ヘッド方式ディジタルオーディオテープレコ
ーダ(以下R−DATと呼ぶ)に関する技術仕様書に記
載されている方法について説明する。
Hereinafter, with reference to the drawings, an example of such conventional technology will be described as "Digital Audio Tape Recorder System (R
-DAT) Recommended Design Standard J ('DIGITAL UDIOTAPlCRIC)
CORDKRSYSTICM(R-DAT)RICCO
The method described in the technical specification for a rotary head digital audio tape recorder (hereinafter referred to as R-DAT) entitled "MMRNDKD DESIGNSTANDARD" will be described.

前記R−DATでは、衛星放送の録音再生、ソフトテー
プ再生等の各種用途に対応するため、48に田、 44
.1 K庵、32に田の3種類のサンプリング周波数が
用意されている。
The above-mentioned R-DAT has 48 Niden, 44
.. Three types of sampling frequencies are available: 1 K-an, 32 and 2 sampling frequencies.

前記R−DATでは回転ヘッドが1回転する(ム。In the R-DAT, the rotary head rotates once (mu).

B2つのトラックをスキャンする)のに要する時間は3
omsecであり、この時間に46.592ビツトの情
報データを記録、再生することが可能である。
B) The time required to scan two tracks is 3.
omsec, and it is possible to record and reproduce 46.592 bits of information data in this time.

今、量子化ビット数を16ビツト、シたがって1ワード
を16ビツトとし、チャンネル数を2とすると、3om
secの間に1チャンネル当り1.456ワードの情報
データを処理することができる。
Now, if the number of quantization bits is 16 bits, so one word is 16 bits, and the number of channels is 2, then 3om
1.456 words of information data can be processed per channel during sec.

サンプリング周波数が48 K )hの場合、第3図a
に示すように、somsecの間に1チャンネル当り3
0X10  X48X10 =1,440ワードのPC
M化された情報データを処理する必要があシ、残シの1
.456−1,440 :16ワードには、すべてのビ
ットの値が零のブランクデータが付加されている。
When the sampling frequency is 48K)h, Fig. 3a
3 per channel during somsec as shown in
0X10 X48X10 = 1,440 words PC
It is necessary to process the information data converted into M, the remaining part 1
.. 456-1,440: Blank data in which all bit values are zero is added to 16 words.

同様に、サンプリング周波数が44.1 Kl−(z 
、 32KHzの場合についてもそれぞれ第3図す、c
に示すようにブランクデータを付加することにより、記
録再生時のデータ転送レートを一定としている。
Similarly, if the sampling frequency is 44.1 Kl-(z
The case of 32KHz is also shown in Figure 3, c.
By adding blank data as shown in the figure, the data transfer rate during recording and reproduction is kept constant.

第4図に前記R−DATにおける符号化装置の構成を示
す。第4図に示すようにPCM化された情報データは、
ブランクデータデータ付加器8により動作モード信号(
前記R−DATではサンプリング周波数のみならず量子
化ビット数、チャンネル数、トラック巾に応じて6種類
の動作モードが存在する。
FIG. 4 shows the configuration of the encoding device in the R-DAT. As shown in Figure 4, the information data converted into PCM is
The operation mode signal (
The R-DAT has six operating modes depending on not only the sampling frequency but also the number of quantization bits, the number of channels, and the track width.

この動作モードを表わす信号を動作モード信号と呼ぶ。A signal representing this operating mode is called an operating mode signal.

)に対応して必要な数のブランクデータを付加し、処理
すべきデータの数を一定とした後、符号器9で誤り検出
訂正符号により符号化し、パリティデータを付加した符
号データを出力する。
) is added to the necessary number of blank data to make the number of data to be processed constant, and then encoded by an error detection and correction code in the encoder 9, and outputs coded data to which parity data has been added.

誤り検出訂正符号としては2重す−ドソロモン符号をも
ちい、符号化の処理単位としてはシンボルと呼ばれる8
ピット単位に分割したデータを用いている。
A double-de-Solomon code is used as the error detection and correction code, and the processing unit of encoding is 8 symbols called symbols.
Data divided into pit units is used.

第6図は、前記2重す−ドンロモン符号の構成を示すも
のである。第6図に示すように縦32シンボル、横32
シンボルで1単位を構成し、縦32シンボルで01系列
と呼ばれる第1の符号語を、また横32シンボルで02
系列と呼ばれる第2の符号語を構成している。
FIG. 6 shows the structure of the double Donromon code. As shown in Figure 6, there are 32 symbols vertically and 32 horizontally.
One unit is made up of symbols, and 32 symbols in the vertical direction represent the first codeword called the 01 sequence, and 32 symbols in the horizontal direction represent the 02 sequence.
It constitutes a second code word called a sequence.

G1系列は情報データシンボルが28個、パリ・ティシ
ンボルが4個の(32,28,5)のリードソロモン符
号であり、C2系列は情報データシンボルが26個、パ
リティシンボルが6個の(32,26,7)のリードソ
ロモン符号である。
The G1 series is a (32,28,5) Reed-Solomon code with 28 information data symbols and 4 parity symbols, and the C2 series is a (32,28,5) Reed-Solomon code with 26 information data symbols and 6 parity symbols. , 26, 7).

G1系列の符号量最小距離は6であり、誤り位置がわか
っている時には4シンボル、そうでない時は2シンボル
までの訂正が可能である。G2系列の符号量最小距離は
7であシ、誤り位置がわかっている時には6シンボル、
そうでない時は3シンボルまでの訂正が可能である。
The minimum code amount distance for the G1 sequence is 6, and it is possible to correct up to 4 symbols when the error position is known, and up to 2 symbols when it is not. The minimum code amount distance for G2 series is 7, and when the error position is known, it is 6 symbols,
Otherwise, it is possible to correct up to 3 symbols.

第5図に示す2重す−ドソロモン符号の構成を1単位と
すれば、回転ヘッドが1回転する間にこのような符号を
8単位、すなわち情報データのビット数にして、前述し
たように28X26X8X8:46.592ビツト処理
することが可能である。
If the structure of the double de Solomon code shown in FIG. 5 is taken as one unit, such a code is made into eight units during one rotation of the rotary head, that is, the number of bits of information data is 28X26X8X8 as described above. :46.592 bits can be processed.

上記符号データを磁気テープに記録する時には、第6図
のブロックフォーマットに示すように、符号データ32
シンボルに、同期、IDコード、ブロックアドレス、パ
リティの各シンボルを付加したブロック形式の符号デー
タとして1トラツク当シ128ブロツク、回転ヘッドが
1回転する時間当シ256ブロツク記録する。
When recording the above code data on a magnetic tape, the code data 32
128 blocks per track and 256 blocks per one rotation of the rotary head are recorded as block-format code data in which synchronization, ID code, block address, and parity symbols are added to the symbol.

第7図に従来の誤り検出訂正装置の構成を示す。FIG. 7 shows the configuration of a conventional error detection and correction device.

第7図に示すように従来の誤り検出訂正装置では、再生
された符号データを入力として復号器1oにて復号(誤
りの検出及び訂正)を行ない、情報データを出力する。
As shown in FIG. 7, in the conventional error detection and correction apparatus, reproduced coded data is input, decoded (error detected and corrected) in a decoder 1o, and information data is output.

発明が解決しようとする問題点 しかしながら上記のような従来の誤り検出訂正装置では
、誤りの検出及び訂正に際して、情報データとブランク
データとに対して同一の処理をしておシ、ブランクデー
タは所定の値しかとらないという特徴を活用していなか
ったので、誤り検出訂正符号の誤り検出及び訂正能力を
十分発揮していなかった。
Problems to be Solved by the Invention However, in the conventional error detection and correction device as described above, when detecting and correcting errors, the same processing is performed on information data and blank data, and blank data is processed in the same manner. The error detection and correction ability of the error detection and correction code was not fully utilized because it did not take advantage of the feature that it takes only the value of .

本発明は上記問題点に鑑み、誤りの検出及び訂正能力を
向上させた誤り検出訂正装置を提供するものである。
In view of the above problems, the present invention provides an error detection and correction device with improved error detection and correction capabilities.

問題点を解決するための手段 上記問題点を解決するために本発明の誤り検出訂正装置
は、符号データ中のブランクデータの存在を検出するブ
ランク検出器と、前記ブランク検出器により制御され、
前記符号データとブランクデータを入力とし、ブランク
データの存在が検出された時には前記ブランクデータを
出力し、検出されなかった時には前記符号データを出力
するデータ切替器と、前記データ切替器の出力に対して
復号を行なう復号器とを備えたものである。
Means for Solving the Problems In order to solve the above problems, the error detection and correction device of the present invention includes a blank detector that detects the presence of blank data in coded data, and a blank detector that is controlled by the blank detector,
a data switch that receives the code data and blank data as input, outputs the blank data when the presence of blank data is detected, and outputs the code data when the presence of blank data is not detected; The system is equipped with a decoder that performs decoding.

作用 本発明は上記した構成によって、符号データ中のブラン
クデータが存在するデータはすべて正しいブランクデー
タにした後に復号を行なうので、誤り検・出前正符号の
誤り検出及び訂正能力をブランクデータを除いたデータ
に振シ向けることができ、情報データに対する誤り検出
及び訂正能力を向上せしめることができる。
Effect of the Invention With the above-described configuration, the present invention decodes all data containing blank data in the encoded data after converting it into correct blank data, so that the error detection and correction ability of the error detection and delivery correct code is reduced except for blank data. The error detection and correction ability for information data can be improved.

実施例 以下本発明の一実施例の誤り検出訂正装置について、図
面を参照しながら説明する。
Embodiment Hereinafter, an error detection and correction apparatus according to an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の誤り検出訂正装置の構成を
示すものである。第1図において1はブランク検出器、
2はデータ切替器、3は復号器である。
FIG. 1 shows the configuration of an error detection and correction device according to an embodiment of the present invention. In Fig. 1, 1 is a blank detector;
2 is a data switch, and 3 is a decoder.

以上のように構成された誤り検出訂正装置について以下
その動作を説明する。
The operation of the error detection and correction device configured as described above will be explained below.

再生された符号データはブランク検出器1に入力され、
前記符号データ中のブランクデータの存在の検出を行な
い、ブランクデータ検出信号を出力する。次に前記符号
データとブランクデータを入力とし、ブランク検出器1
からのブランク検出信号を制御信号とするデータ切替器
2では、ブランクデータの存在が検出された時はブラン
クデータを、また検出されなかった時には前記符号デー
タを出力する。復号器3ではデータ切替器2の出力に対
して復号を行ない、情報データを出力する。
The reproduced code data is input to the blank detector 1,
The presence of blank data in the code data is detected and a blank data detection signal is output. Next, the code data and blank data are input, and the blank detector 1
The data switching device 2, which uses the blank detection signal from the control signal as a control signal, outputs blank data when the presence of blank data is detected, and outputs the code data when no blank data is detected. The decoder 3 decodes the output of the data switch 2 and outputs information data.

以下、第2図をもちいてブランク検出器1の動作につい
てさらに説明する。第2図はブランク検出器1の内部構
成図である。第2図において、4は同期信号検出器、6
はブロックアドレス検出器、6はシンボルカウンタ、7
はブランクアドレス一致検出器である。
The operation of the blank detector 1 will be further explained below with reference to FIG. FIG. 2 is an internal configuration diagram of the blank detector 1. In FIG. 2, 4 is a synchronization signal detector, 6
is a block address detector, 6 is a symbol counter, and 7 is a block address detector.
is a blank address match detector.

同期信号検出器4では、ブロック形式の符号データから
同期信号を抽出し、前記同期信号によってブロックアド
レス検出器5及びシンボルカウンタ6をリセットし、ブ
ロック単位の同期をとる。
A synchronization signal detector 4 extracts a synchronization signal from the block-format code data, and uses the synchronization signal to reset a block address detector 5 and a symbol counter 6 to achieve synchronization in units of blocks.

ブロックアドレス検出器6ではブロックアドレスを検出
してブロックアドレス信号を出力する。またシンボルカ
ウンタ6では、シンボル単位のクロック信号であるシン
ボルクロック信号をカウントしてブロック内のシンボル
アドレスを示すシンボルケトレス信号を出力する。トラ
ック内のシンボルの位置は前記ブロックアドレス信号と
シンボルアドレス信号によって決定することができるが
、回転ヘッドの1回転が処理単位であるのでこれにム、
B両トラックのトラック識別信号を加えた3つのアドレ
ス信号でシンボルの位置を決定することができる。
A block address detector 6 detects a block address and outputs a block address signal. Further, the symbol counter 6 counts symbol clock signals, which are clock signals for each symbol, and outputs a symbol ketores signal indicating a symbol address within a block. The position of a symbol within a track can be determined by the block address signal and symbol address signal, but since one rotation of the rotary head is a unit of processing,
The position of the symbol can be determined using three address signals including the track identification signals of both tracks B.

ブランクデータの存在するアドレスは動作モードによっ
て決められているので、ブランクアドレス一致検出器了
では、動作モード信号を制御信号とし、符号データシン
ボルのアドレスとブランクデータの存在するアドレスと
の一致を検出し、ブランク検出信号を出力する。
Since the address where blank data exists is determined by the operation mode, the blank address match detector uses the operation mode signal as a control signal to detect a match between the address of the code data symbol and the address where blank data exists. , outputs a blank detection signal.

以上のように本実施例では、再生された符号データ中の
ブランクデータが存在するデータはすべて正しいブラン
クデータの値に設定した後に復号を行なうので、誤り検
出訂正符号の誤り検出及び訂正能力をブランクデータを
除いたデータに振り向けることができ、情報データに対
する誤り検出及び訂正能力を向上せしめることができる
As described above, in this embodiment, all data containing blank data in the reproduced encoded data is decoded after being set to the correct blank data value, so the error detection and correction ability of the error detection and correction code is blanked. The error detection and correction ability for information data can be improved.

発明の効果 以上のように本発明は、符号データ中のブランクデータ
の存在を検出するブランク検出器と、前記ブランク検出
器により制御され、前記符号データとブランクデータを
入力とし、ブランクデータの存在が検出された時には前
記ブランクデータを出力し、検出されなかった時には前
記符号データを出力するデータ切替器と、前記データ切
替器の出力に対して復号を行なう復号器とを設けること
により、誤りの検出及び訂正能力を向上させた誤り検出
訂正装置を提供することができる。
Effects of the Invention As described above, the present invention includes a blank detector that detects the presence of blank data in code data, and is controlled by the blank detector, receives the code data and blank data as input, and detects the presence of blank data. Error detection is possible by providing a data switch that outputs the blank data when detected and outputs the coded data when it is not detected, and a decoder that decodes the output of the data switch. It is also possible to provide an error detection and correction device with improved correction capability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における誤り検出訂正装置の
構成を示すブロック図、第2図は本実施例におけるブラ
ンク検出器の内部構成を示すブロック図、第3図はR−
DATの情報データとブランクデータの構成を示すデー
タ構成図、第4図はR−DATの符号化装置のブロック
図、第5図はR−DATの誤り検出訂正符号の構成を示
す状態図、第6図はR−DATの符号データのブロック
フォーマット、第7図は従来の誤り検出訂正装置のブロ
ック図である。 1・・・・・・71ランク検出器、2・・・・・データ
切替器、3・・・・・・復号器、4・・・・・・同期信
号検出器、6・・・・・・ブロックアドレス検出器、6
・・・・・・シンボルカウンタ、7・・・・・・ブラン
クアドレス一致検出器。 代理人の氏名 弁理士 中 尾 敏 男 ほか1基鈑 1覧 区               か 第2図 第 3 図 (α) (b) (C)
FIG. 1 is a block diagram showing the configuration of an error detection and correction device in an embodiment of the present invention, FIG. 2 is a block diagram showing the internal configuration of a blank detector in this embodiment, and FIG.
FIG. 4 is a data configuration diagram showing the structure of DAT information data and blank data; FIG. 4 is a block diagram of the R-DAT encoding device; FIG. 5 is a state diagram showing the structure of the R-DAT error detection and correction code; FIG. 6 is a block format of R-DAT code data, and FIG. 7 is a block diagram of a conventional error detection and correction device. 1...71 rank detector, 2...data switcher, 3...decoder, 4...synchronization signal detector, 6...・Block address detector, 6
...Symbol counter, 7...Blank address match detector. Name of agent: Patent attorney Toshio Nakao and 1 other person (Figure 2, Figure 3) (α) (b) (C)

Claims (1)

【特許請求の範囲】[Claims] 情報データに所定の値を有するブランクデータを付加し
、誤り検出訂正符号により符号化された符号データを復
号化するのに際し、前記符号データ中のブランクデータ
の存在を検出するブランク検出器と、前記ブランク検出
器により制御され、前記符号データと前記ブランクデー
タを入力とし、前記ブランクデータの存在が検出された
時には前記ブランクデータを出力し、検出されなかった
時には前記符号データを出力するデータ切替器と、前記
データ切替器の出力に対して復号を行なう復号器とを備
えたことを特徴とする誤り検出訂正装置。
a blank detector that adds blank data having a predetermined value to information data and detects the presence of blank data in the code data when decoding the code data encoded by the error detection and correction code; a data switch that is controlled by a blank detector, receives the code data and the blank data as input, outputs the blank data when the presence of the blank data is detected, and outputs the code data when the blank data is not detected; , and a decoder that decodes the output of the data switch.
JP11737087A 1987-05-14 1987-05-14 Error detecting and correcting device Pending JPS63281525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11737087A JPS63281525A (en) 1987-05-14 1987-05-14 Error detecting and correcting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11737087A JPS63281525A (en) 1987-05-14 1987-05-14 Error detecting and correcting device

Publications (1)

Publication Number Publication Date
JPS63281525A true JPS63281525A (en) 1988-11-18

Family

ID=14709978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11737087A Pending JPS63281525A (en) 1987-05-14 1987-05-14 Error detecting and correcting device

Country Status (1)

Country Link
JP (1) JPS63281525A (en)

Similar Documents

Publication Publication Date Title
AU8067387A (en) Method and apparatus for recording and/or reproducing digital data
EP0548887A3 (en)
US4935824A (en) Information recording apparatus
US4802172A (en) Decoding apparatus
JP3671423B2 (en) Playback apparatus, error correction apparatus, and error correction method
US4788602A (en) Rotary head type recording and/or reproducing apparatus
AU605273B2 (en) Information recording apparatus
EP0411835B1 (en) Decoder apparatus
US5276561A (en) Apparatus for reproducing digital signal
JP2508471B2 (en) Address data processing device
JPS63281525A (en) Error detecting and correcting device
JPS63160068A (en) Correcting device for time axis of digital signal
CA1281130C (en) Data transmission method suitable for a disc
JP2597989B2 (en) Data playback device
JP3009900B2 (en) Encoded data processing device
JPS5829280A (en) Coding method for television signal
JPH0973736A (en) Device and method for reproducing digital signal
JP2840680B2 (en) Playback device
JP2536861B2 (en) Multistage decoding method
JP2972090B2 (en) Digital tape recorder
JP2687328B2 (en) Playback device
JP3046041B2 (en) Digital recording and playback device
JPH0777060B2 (en) Rotating head type digital tread recorder
JPH05250814A (en) Digital magnetic recording and reproducing device
JP2789598B2 (en) Digital information signal processor