JPS63276129A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は主に人工知能分野へ使用することを目的とした
データ処理装置に関するものである。

従来の技術 近年、コンピュータ応用の一つとして人工知能分野が盛
んに研究されている。この分野においては構造を持った
データを処理する必要があり、そのため構造データを取
り扱うことのできる言語であるＬＩＳＰが広く使用され
ている。ＬＩＳＰ言語は汎用のコンピュータで実行する
のは非効率であるため様々な工夫を施した専用マシンが
開発されてきた。

これら専用マシンは主に言語的側面からアプローチを行
って改善を行ったものでその改善の内容の代表的なもの
を以下に示す。

（１１ＣＡＲ，ＣＤＲ等、原始的関数はマイクロプログ
ラムレベルで実行する。

（２）　　ジェネリックデータタイプを扱うためＴＡＧ
付きデータ形式とする。

（３）　　スタック処理を高速にするためハードウェア
コントロールスタックを設ける。

（例えば　ｒＬＩｓＰマシンｊ　情報処理Ｖｏ１．２３
．　陽８．ｐｐ７５２−７７２）発明が解決しようとす
る問題点 しかしながら、前記したような言語の実行系に関する改
善はなされてきたものの、計算機内部における構造体デ
ータの表現としては基本的には要素の順序関係と結合の
方法をポインタで表現したもの（以下リストと呼ぶ）を
使用しているため次のような問題があった。

（１）任意の要素へのアクセスがリストたぐりとなり効
率が悪い。

（２）　　リストマツチングはリストの分解操作を伴う
ため非効率である。

（３）　　ガーベッジコレクションが困難である。

（４）　　メモリ参照の局所性が悪く、キャッシュのヒ
ツト率が下がる。また、基本的には共有構造をとるため
以下の問題が生じた。

＋５）　　ＲＰＬＡＣＡ、ＲＰＬＡＣＤ等、直接リスト
操作を行うと陰に他のデータも変更してしまうといった
思いがけない副作用が生じる。

（６）　　並列処理時、変数のロックが困難である。

これらの問題点を解決するためには、基本的にリストデ
ータの表現をかえる必要がある。２進木リストは始点の
ノードから始まって順次左右に分岐して行き葉のノード
でそれぞれの分岐が終了する形をとる０葉のノードには
アトムノードとＮＩＬノードの２種類がある０葉のノー
ドでないノードは分岐が続行していることを示すリスト
ノードである。このリストノードは葉のノードの位置を
間接的にあられすためのものである。

ポインタ表現ではこの構造表現をそのままの形で全ての
ノードをアドレスで接続したセルで表現している。

しかしながら、葉のノードの位置を直接的にあられすこ
とができれば、リストノードの情報を持つ必要はない、
したがって、葉の位置情報と葉自身の情報を順次並べた
表で、等価なりストデータを表現することができる。我
々はこの葉のノード位置を表現する方法としてＣＤＲ方
向に順次番号を付け、ＣＡＲ方向に順次項目を割り当て
た一次元ベクトル表現を採用した。したがってリストデ
ータは葉の位置情報を示すベクトルと葉自身の情報を組
としたデータの集合で表現される。

第３図にリストデータの表現例を示す、これは８式で表
記した場合（Ａ　（Ｂ　（Ｃ）　）　Ｄ）となるリスト
データの図式表現第３図（ａｌ、および、表形式表現第
３図（ｂｌを示したものである０図式表現において丸印
はリストノードを表し、四角で囲ったものは葉のノード
を示している。また各ノードの上に付記した数字列は上
記した方法にしたがって表したノード位置を示すもので
ある。この葉の部分を抜きだして表の形で表現したもの
が表形式表現第３図（ｂｌであって、ＡＤＤＲＥＳＳ部
にノード位置ベクトルが、ＶＡＬＵＥ部に葉の要素が入
った表で構成されている。

リストをこのような表形式で表現した場合、前記したポ
インタ表現の多くの欠点は免れることができるが、当然
のことにその演算体系は従来のポインタ表現とは異なる
。

第４図にＬＩＳＰの基本リスト繰作関数における裏操作
の一例を示す。

第４図で明かなようにＣＡＲ関数はＡｌ１ＤＲＥＳＳ部
の先頭が１の要素を抜き出し、２番目以下のＡＤＤＲＥ
ＳＳを先頭方向にシフトすることにより（これを以下Ｃ
ＡＲシフトと呼ぶ）実行することができる。ＣＤＲ関数
はＣＡＲ関敗とは逆に先頭ＡＤＤＲＥＳＳが１の要素を
取り除き、残った要素の先頭ＡＤＤＲＥＳＳから１を減
じることにより（以下これをＣＤＲシフトと呼ぶ）実行
される。

Ｃ０Ｎ５関数についてはもう少し複雑である。

まずＣ０Ｎ５関数の第−引数について、ＡＤＤＲＥＳＳ
部を先頭方向とは逆の方向にシフトし、先頭ＡＤＤＲＥ
ＳＳを１とする。これは前記したＣＡＲシフトとは逆の
演算であり、以下ＲＣＡＲシフトと呼ぶ、第二引数につ
いては先ｆｉＡ口０ＲＥＳＳに１を加算する（以下これ
をＲＣＡＲと同じ理由でＲＣＤＲシフトと呼ぶ）０次に
この二つの引数を一つの表としてまとめればＣ０Ｎ５関
数は実行される。

以上述べてきたように、ポインタ表現では極めて容易に
行えるＣＡＲ，ＣＤＲ，Ｃ０Ｎ５といったＬＩＳＰの基
本関数が表形式では全ての要素に対しての演算を必要と
する欠点がある。

本発明は上記問題点に鑑みてなされたもので、簡単な構
成で効率良く表形式のリストデータを処理することので
きるデータ処理装置を提供するものである。

問題点を解決するための手段 上記問題点を解決するために本発明のデータ処理装置は
、リストデータを表形式のデータとして記憶するメモリ
装置と、複数個のレジスタと演算手段、および、バッフ
ァメモリ手段からなる処理ユニットを複数個備えた演算
装置と、各処理ユニットに対しメモリ装置に蓄えられた
表形式データの要素を順次割り当てる転送装置とを具備
し、リストデータを並列に処理できるようにしたもので
ある。

作用 本発明は上記した構成によって、表形式のりストデータ
を処理する複数個の処理ユニットに対しメモリ装置から
表形式のりストデータの要素を順次−個づつ割り当てる
ように転送することにより、処理ユニットにおいて各種
リスト操作を並列に行うことができるようにしたもので
ある。

実施例 以下本発明の一実施例のデータ処理装置について、図面
を参照しながら説明する。第１図は本発明の実施例にお
けるデータ処理装置の構成を示すものである。

第１図において１はメモリ装置、２は転送装置、３は処
理ユニット、４は条件レジスタ、５は第二のレジスタ装
置、６は第二の演算装置、７は第二のメモリ手段、８は
複数の処理ユニ７）からなる演算装置である。第２図は
上記実施例における処理ユニットの内部構成を示すもの
である。

第２図において１１はレジスタ装置、Ｉ２はシフト装置
、１３は比較装置、１４はゲート装置、１５はバッファ
メモリ装置である。

以上のように構成されたデータ処理装置につき、以下第
１図および第２図をもちいてその動作を説明する。

メモリＷｌｌに蓄えられたリストデータは転送装置２に
より処理ユニット３のバッフ１メモリ装置１ｆ１５に一
旦転送されそこで記憶される。この場合、表形式データ
の各要素はそれぞれ別の処理ユニットへ転送される。リ
ストデータが実際に処理される場合はそれぞれの処理ユ
ニット内のバッファメモリ装置１５からレジスタ装置１
１ヘシフト装置１２を通して並列に転送される。レジス
タ装置１１は複数個の記憶単位であるレジスタから構成
されるが、選択信号Ｒ３によりそのうちの一つが選択さ
れる。前記したリストの各種の演算はレジスタ内のデー
タを対象に行われる。ＣＡＲ操作の場合選択信号Ｒ３に
より選択されたレジスタの内容は比較装置１３を通って
シフト装置１２へ入力されそこで前記したＣＡＲシフト
を受は再びレジスタに入力される。ＣＤＲ操作の場合も
同じでシフト操作がＣＤＲシフトとなる。前記したよう
にこのシフト操作は表形式データの全ての要素に対して
行う必要があるが、各処理ユニットで並列にこの操作を
行うため１サイクルで実行することができる。

この場合、演算するためには全てのリストデータが処理
ユニットに存在していることが前提となる。メモリ装置
１からその度に転送していたのではこの転送時間がボト
ルネックとなってしまう。

そこで本発明のデータ処理装置では処理するリストデー
タを一時的に蓄えるためのバッファメモリ装置１５を有
している。バッファメモリ装置１５は通常のコンピュー
タのキャンシェメモリのように動作し、処理するデータ
は予め先行制御によりメモリ装置１から転送される。し
たがって通常は処理するデータはこのバッファメモリメ
モリ中に存在するため転送負担は生じない。リストデー
タをメモリ中にストアする場合も同様である。

前記ＣＡＲ，ＣＤＲ等の操作を行う場合、バッファメモ
リ装置１５からリストデータをレジスタに入力する時に
同時に行うこともできる。すなわち、処理ユニット３の
レジスタ装置１１ヘリストデータがバッファメモリ装置
１５がら入力される際、シフト装置１２を通過するため
この時前記シフト操作を行えば良い、この場合、入力時
にシフト処理が行えるため処理を高速に行うことができ
る。

シフト装置１２の内部構成の一実施例を第５図に示す、
第５図において５１は入力選択回路、５２はバレルシフ
ト回路、５３は加算回路である。

第５図において人力選択回路５１は、バッファメモリ装
置１５からの転送データと処理ユニット３の中のレジス
タからのフィードバックされたデータとを選択信号ＳＥ
Ｌにより切り替えて出力するもので、バッファメモリ装
置１５からの転送時はＭｌをレジスタ内演算の場合はＡ
Ｉの信号を出力する。入力選択回路５１から出力された
データはＡＤＤＲＥＳＳ部とＶＡＬＬＩＥ部に分離され
、ＡＤＤＲＥＳＳ部データＡＤはバレルシフト回路５２
０入力となり、一方ＶＡＬｔＪＢ部データＶＤはそのま
まシフト装置１２の出力ＲＤの一部となる。バレルシフ
ト回路はＡＤＤＲＥＳＳ部のデータを左右方向ヘシフト
する回路で、シフト選択信号ＳＨＣにより制御される。

ＣＡＲシフト時には前記したように先頭方向へのシフト
であるが、この場合最後部のアドレスには０が入る。

ＲＣ，ＡＲシフト時は反対に先頭部に０が入る。

ＣＤＲシフト、ＲＣＤＲシフトはいわゆるシフト操作で
はなく、ＡＤＤＲＥＳＳ部の先頭値が１だけ増減する操
作であるから、バレルシフト回路でのシフトは受けず、
その出力に接続された加算回路５３でこの処理が行われ
る。

前記表形式リストの各要素のＶＡＬｔＪＥ部にはアトム
データへのリファレンスが格納されているが、リスト処
理においてはそれらの実際の値である数値や文字に対す
る演算が必要である。その演算は処理ユニットでは行わ
ず、第二の演算装ｆｆ１６で行われる。まずリスト要素
のリファレンス値は処理ユニット３からデータバスＤＢ
へ出力され実際の値を格納した第二のメモリ装置７をア
クセスしてその値が第二のレジスタ装置５に格納される
。

その後は第二のレジスタ装置５と第二の演算装置６との
間で演算処理が行われ、その結果は再び第二のメモリ′
ｖｔｆｆｉ７に格納される。

このように、構造データの処理と値の処理を分けること
により処理系の構成を単純にすることができる。

リストデータの演算として重要なものに比較演算がある
。これは２つのリストデータの構造およびアトム要素が
等しいかどうかを調べるもので、ポインタ表現では両者
のリストを同じ手順で要素まで分解し、それらの要素が
等しいかどうかを検定することによりリスト構造データ
の同一性を調べている０表形式では、順次一方の要素を
他方と比較して行き、すべての要素につきそのへ〇ＤＲ
ＥＳＳ部およびＶＡＬＵＥ部が等しければ、同一である
ことがわかる。表形式表現において特に強力なのはＡＤ
ＤＲＥＳＳの一部にワイルドナンバーを許すことにより
部分リストのマツチングが容易に行えることである。Ａ
ＳＳＯＣ関数の例を第６図に示す、ここで＊はワイルド
ナンバーを示し、どのような数ともマツチングすること
を示す。この方法を使用すると、ある構造データから特
定の構造を持つ部分を抜き出すといった従来のポインタ
方式では難しかった処理を比較的容易に行うことができ
る。この処理は比較装置１３で行われる。

第７図は比較装置１３の一部でＡＤＤＲＥＳＳ部の比較
回路の構成例を示すものである。第７図においで６１は
ワイルドナンバー検出回路、６２は一敗検出回路、６３
はオアゲート回路、６４はアンドゲート回路である。第
７図において、第１図の条件レジスタ４に蓄えられた比
較データＣＤは一敗検出回路６２でアドレスの各項目毎
にレジスタ装Ｎ１１の出力データＲＥＤと比較され、そ
の結果がオアゲート回路６３に出力される。ワイルドナ
ンバー検出回路６１は比較データが全ての数とマツチン
グする予め定めた特定の数であるワイルドナンバーを検
出するものであって、比較データがワイルドナンバーの
ときオアゲート回路６３へ一致信号を出力する。したが
ってオアゲート回路６３はＣＤとＲＥＤが一致している
場合か、ＣＤがワイルドナンバーであるとき一致信号を
アンドゲート回路６４へ出力する°、アンドゲート回路
６４は各項目の一致信号がすべて存在する時アドレスが
一致していることを示す信号としてＦＬＡＧを出力する
。この比較操作も前記したようにリストデータの各要素
につき複数の処理ユニットにより同時に行うため高速に
行うことが可能である。

発明の効果 以上のように本発明はリストデータを表形式のデータと
して記憶するメモリ装置と複数個のレジスタと演算手段
およびバッファメモリ手段からなる処理ユニットを複数
個備えた演算装置と、各処理ユニットに対しメモリ装置
に蓄えられた表形式データの要素を順次割り当てて転送
する転送装置を具備し、表形式のリストデータを処理す
る複数個の処理ユニットに対しメモリ装置から表形式の
リストデータの要素を順次−個づつ割り当てるように転
送することにより、処理ユニットにおいて表形式データ
のＡＤＤＲＥＳＳ部の各種シフ目饅作を同時に行うこと
ができるようにしたものであり、リストデータを高速に
処理できるようにしたものである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデータ処理装置の構
成図、第２図は第１図の処理ユニットの内部構成図、第
３図はリストデータの表形式表現の一例図、第４図はＬ
ＩＳＰの基本リスト操作関数における裏操作の一例図、
第５図はシフト装置の内部構成図、第６図はワイルドナ
ンバーをＡＳＳＯＣ関数の実行に使用した場合の説明圀
、第７図は第２図における比較装置１３の一部でＡＤＤ
ＲＥＳＳ部の比較回路の構成を示すブロック図である。 ｌ・・・・・・メモリ装置、２・・・・・・転送装置、
３・旧・・処理ユニット、８・・・・・・演算装置、１
１・旧・・レジスタ、１２・・・・・・シフト装置、１
３・・・・・・比較装置、１５・・・・・・バッファメ
モリ装置。 代理人の氏名　弁理士　中尾敏男　はか１名第２図 Ｎ１工 Ｍβ　ｒ）Ｆ５ 第３図 第４図 ＼−ｍ 部　　　　　呈 Ｌ７′）　　　　　　　均　　　　　　　犠＋Ｓ　　　
　　　　　　　　　　　　　　　　　　　　Ｑへ　　　
　　　　　　　　　　　　　　　　　　　　４リ　　　
　　　　　　　　　　　　　　　　　　εｆｒ

Claims (1)

【特許請求の範囲】
1. リストデータを表形式のデータとして記憶するメモリ装
   置と、複数個のレジスタと演算手段、および、バッファ
   メモリ手段からなる処理ユニットを複数個備えた演算装
   置と、各処理ユニットに対しメモリ装置に蓄えられた表
   形式データの要素を順次割り当てる転送装置とを具備し
   、リストデータを並列に処理できるようにしたことを特
   徴とするデータ処理装置。