JPS63271549A - 記憶領域消去制御方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子計算機における記憶装置の内容を消去する
記憶領域消去制御方法及びその装置に関するものである
。

従来の技術 電子計算機の記憶装置の特定の領域を使用しよう、とす
る際、使用に先だって、その領域を消去（クリア）また
は初期化する必要があることがある。例えば、各語にパ
リティ符号のような誤り制御用コードを記憶する部分が
付属しているような記憶装置は、読み出し行なう以前に
、一旦データの書き込み動作が行なわれている必要があ
る。また、第３図のように、記憶装置内の６語にタグフ
ィールドが設けられ、そのタグがデータの属性を表示し
たり、データに対する処理の内容に影響を与えたりする
ようなタグ計算機や、タグ部がデータの到達点に影響を
与えるようなデーターフロー型の計算機に於ても、使用
に先立って記憶領域を消去（クリア）しておく必要のあ
ることが多い。

第４図はそのような計算処理装置に於　演算装置と、記
憶装置（以下、単に構造記憶装置と記す。）との関係を
説明するだめの図である。第４図において、１００は構
造記憶装置で、割シ付は部１００　ａ　１記憶部１００
　ｂ　、遅延処理部１００ｃ及びクリア制御部（消去制
御部）　１００ｄの４つの部分から成る。１０１．１０
２はそれぞれ、演算装置１０３から構造記憶装置１００
へ、及び構造記憶装置１００から演算装置１０３へ、情
報を転送するだめの経路である。

演算装置１０３と構造記憶装置１００との間の情報交換
はすべて、ひとまとまシのデータバケットの転送によっ
てなされる（以下、このバケットをトークンと記す）。

さて、構造記憶装置１００内の割付は部１００ａは、記
憶領域割描て要求トークン１０４を受信し、要求サイズ
に応じた領域の先頭アドレスをトークン１０７として返
送する。記憶部１００ｂは、書き込み要求トークン１０
５、及び読み出し要求トークン１０６を受信し、前者に
対してはそのパラメータＶをアドレスＡに書き込み、後
者に対してはアドレスＡの内容Ｖを読み出し、データト
ークン１０８として演算装置１０３へ返送する。

書き込み要求トークン以外は応答を必要とするので、応
答の返送先をパラメータＲａとして持っている。遅延処
理部１００Ｃ及びクリア制御部１００ｄは、演算装置１
０３とは直接トークンの送受は行なわない。遅延処理部
１００Ｃは記憶部１００　ｂにまだ到着していないデー
タに対する読出し要求トークンの処理を、またクリア制
御部１００ｄは使用済みの記憶領域を初期化する作業を
それぞれ行なう。各トークンの種類の区別はトークンの
一部分のコードによって行なわれる。

第５図は各トークンの構成例である。４６４〜４６８は
第５図の１０４〜１０８にそれぞれ対応している。

第５図に示すように、各トークンは４つのフィ−ルド、
スなわちコードフィールド４５１、第２フイールド４５
２、第３フイールド４５３、第４フイールド４５４よシ
成っている。

コードフィールド４５１はトークンの種類を区別するた
めに使用されるフィールドであり、第５図（ｂ）の例で
は４ビツトが割シ当てられておシ、１６種類のトークン
を構成することが可能である。また、第２〜第４フイー
ルド４５２〜４５４は簡単のため、すべてＵビットとし
たが、システムの必要に応じて、どのような長さでもよ
い。なお、図中の斜線部分は使用されないフィールドで
ある。

第６図は、記憶部の６語の内容を消去するために用いら
れている従来の方式の一例を説明するた゛めの図である
。図中、６１０．６１１はそれぞれ消去制御部及び記憶
部である。６０１．６０２は消去制御部と割付部（第３
図の１００ａ）とを接続するためのトークンの転送経路
である０６１５．６１６は消去制御部と記憶部とを接続
するトークンの転送経路である。以下に記憶部６１１の
中の領域６４０の６語を消去する従来の手順を、第６図
（ａ）−（ｅ）により説明する。なお、記憶領域６４０
の先頭語のアドレスをＡ１領域の大きさ、即ちその領域
に含まれる語数を２とする。

まず最初に、消去制御部６１０は、第６図（ａ）のよう
に消去指示トークン（ＣＬＲ）　６２０を生成し、記憶
部６１１へ転送する。ＣＬＲ６２０は３個のパラメータ
を有している。即ち、領域の先頭アドレス＜Ａ＞、領域
の大きさくＺ）及び消去語計数値＜Ｃ＞の３個である。

最初にＣＬＲ６２０が生成された第６図（ａ）の段階で
は、消去語計数値＜Ｃ＞の値はＯである。

記憶部６１１は、ＣＬＲ６２０を受は取ると、それが持
つパラメータの先頭アドレス＜Ａ＞と、消去語計数値＜
Ｃ＞とを加算した値Ａ十〇をアドレスとする語の内容を
消去する。第６図（ａ）の場合はＣ＝０ であるから、先頭語、即ちアドレスＡの内容が消去され
る。消去動作の後、記憶部６１１は、第６図（ｂ）のよ
うに、消去応答トークン（ＣＡＫ　’）　６２２　を出
力する。ＣＡＫ６２２の持つパラメータの値はＣＬＲ６
２０と同一である。

消去制御部６１０は、ＣＡＫ　６２２を受は取ると、そ
のパラメータのうち、領域の大きさく２＞と、消去語計
数値＜Ｃ＞の値とを比較する０その結果によって以下の
ような（イ）、（ロ）の異なった動作を行なう。

（イ）Ｃ＜Ｚ−１の場合 消去制御部６１０は、第６図（ｃ）のように、新しい消
去指示トークン６２４を生成する。このトークンの消去
計数値は、入カドークン６２２の消去語計数値を１だけ
増加した値である。

（ロ）ｃ＝ｚ−ｉの場合 消去制御部６１０ｉ、第６図（ｅ）のように、領域解放
トークン（ＬＩＢ　）　６２８を生成する。そして第６
図（ｄ）のように、消去語計数値＜Ｃ＞がＺ−１に等し
いようなＣＡＫ６２６が生成されたこ七は、領域６４０
のすべての語がクリアされたことを意味する・領域解放
トークン（ＬＩＢ）６２８は、この領域６４０が再利用
可能である旨を、割付部（第３図の１００ｄ）に伝える
だめのトークンである。

以上が記憶部６１１内の特定の領域をクリアする手順で
ある。さて、記憶部６１１をインターリーブ方式により
、複数のユニットに分け、アクセスを高速化する方法が
考えられる。第７図は、このようなインターリーブされ
た記憶部に対して、高速にクリア動作を行なうための方
式を説明するための図である。説明の簡単のために、記
憶部は２つのユニット７１１及び７１２に分けられてい
るものとする。記憶ユニツ）　７１１は偶数番地の語を
、７１２は゛奇数番地の語をそれぞれ保持している。ま
た、第７図の７０１〜７１６は第６図の６０１〜６１６
にそれぞれ対応する。第７図のシステムでは、先頭アド
レスＡから始まる大きさ２の領域は、２７２語の偶数番
地小領域７４０と、２７２語の奇数番地の小領域７４１
とに分けられている。以下にこれらの小領域を並列にク
リアする方式の例を説明する。

クリア制御部７１０は、２個の消去指示トークン７３０
及び７３１を生成する。ＣＬＲ７３０は、パラメータと
して、＜　Ａ　＞　＜　Ｚ／２　＞　＜　Ｃ＝　０　＞
をＣＬＲ７３１は＜　Ａ　＋　１　＞　＜　Ｚ／２　＞
　＜　Ｃ＝　０　＞をそれぞれ持っている。

記憶ユニット７１１はＣＬＲ７３０を、記憶ユニット７
１２はＣＬＲ７３１をそれぞれ受信する。各記憶ユニッ
トはＣＬＲを受は取ると、そのパラメータからクリアす
べきアドレスを計算し、クリアする。クリアするアドレ
スは、先頭アドレスと、消去語計数値とを加算した値Ａ
＋Ｃである。第７図（ｂｌの例ではＣ＝Ｏであるから、
アドレスＡと（Ａ＋１）とがそれぞれクリアされる。こ
の消去動作の後ユニット７４０．７４１は入カドークン
と同一のパラメータを持つ消去応答トークン（ＣＡＫ　
）７３２及び７３３をそれぞれ出力する。

クリア制御部７１０はＣＡＫ７３２．７３３　　を受は
取ると、そのパラメータのうち、領域の大きさく２＞と
、消去語計数値＜Ｃ＞とを比較する。その結果によって
以下の（イ）または（ロ）のどちらかの動作を行なう。

（イｌ　　Ｃ＜Ｚの場合 クリア制御部７１０は第７図（ｅ）のように、新しいＣ
ＬＲ）−クン７３４．７３５を生成する。そのパラメー
タのうち、先頭アドレス及び領域の大きさは入カドーク
ン（ＣＡＫ）と同一であるが、消去語計数値は入力のそ
れに２だけ増加した値となる。第７図（ｂ）、（ｃ）の
例では、ＣＡＫ７３２からＣＬＲ７３４が、またＣＡＫ
７３３からＣＬＲ７３５がそれぞれ生成されている。

（ロ）　　Ｃ＝Ｚの場合 クリア制御部７１０は、記憶ユニット７１１．７１２か
らの入カドークンＣＡＫの先頭アドレスパラメータ＜Ａ
＞及び領域の大きさく２＞を調べ、先頭アドレスが１だ
け異なり（即ちＡ＋１またはＡ−１）、領域の大きさが
同一であるようなトークンＣＡＫが、トークンスタック
７５０内に存在するか否かを調べる。

（ロー１） そのようなＣＡＫがトークンスタック７５０内になけれ
ば、入力されたＣＡＫを第７図（ｄ）の情報７３６のよ
うに、トークンスタック内に格納する。

（ロー２） そのようなＣＡＫがトークンスタック７５０内に見つか
った場合はその見つかったＣＡＫ　をトークンスタック
７５０内から取シ出し、入力されたＣＡＫと結合し、第
７図（ｅ）のように、領域解放トークン（ＬＩＢ　）　
７３８を出力する。

以上が並列消去手順であり、第８図（ａ）〜（ｃｌは以
上の動作に使用されたトークンＣＬＲ，ＣＡＫ、　ＬＩ
Ｂの形式の一例である。

発明が解決しようとする問題点 さて、記憶部をインターリーブにより複数のユニットに
分割し、それらのユニットを並列に動作せしめ、アクセ
スを高速化しようとすると、従来の消去方式に於ては以
下のような問題点があった。

即ち （イ）　クリア制御部７１０にトークンスタック７５０
を持たねばならず、クリア制御部７１０のハードウェア
が複雑になる。

（ロ）並列に動作するユニットの数を増加すると、一時
的にトークンスタック７５０に保持されるべきＣＡＫの
数が増大し、トークンスタック７５０の容量を大きくし
なければならない。

（ハ）一つのユニット内の小領域のクリアが完了したと
きに、対応する消去応答トークン（ＣＡＫ）がトークン
スタック７５０内に存在するか否かを調べる必要があ、
Ｃ１ＣＡＫの処理に時間がか　　　゛かる。

、本発明は、以上の問題点を解決し、簡単で旦つ高速な
りリア動作を可能にする記憶領域消去制御方法及びその
装置を提供するものである。

問題点を解決するための手段 本発明は記憶領域に対応するアドレスを直列に分割し、
分割した結果できるアドレスに対応する各小領域を独立
に消去させる指示パケットを作成する消去制御手段と、
前記消去制御手段が作成した指示パケットにより自己の
前記各小領域を互いに独立に消去するとともに、前記各
小領域のうち一つの領域の消去が完了するとその消去完
了パケットを作成する記憶手段と、前記指示パケット及
び消去完了パケットを前記消去制御手段と記憶手段との
間で転送する情報集配手段とを設けたものである。

作用 本発明は、上記構成により、消去すべき記憶領域をアド
レスに従って直列に小領域に分割し、各小領域を独立に
消去するように複数の消去指示パケットを生成し、各小
領域の消去が完了すると、独立に小領域毎に、領域解放
の消去完了パケットを発生することにより、記憶領域の
並列的消去を行なうようにしたものである〇 実施例 以下、図面を参照しながら本発明の一実施例について説
明する。

第１図は本発明の一実施例における記憶領域消去制御装
置の具体的なブロック結線図である。

第１図において、ｌは演算装置で、第４図の演算装置１
０３に対応する。２及び３はクリア制御部及び記憶部で
、第４図の割付部１００ｄ、　　記憶部１００ｂに対応
する。４及び５は演算装置１、割付部２、記憶部３、の
間のトークンの受授を行なう集配装置で、第４図の経路
１０１．１０２に対応する。

さらにクリア制御部２において、２ａは集配装置４から
送出されてくるトークンを一時保持するバッファである
。２ｂは制御部で、入力されてくるトークンの種類を解
析し、その種類に応じて出カドークンを生成する。２ｄ
は制御部２ｂから送出されるトークンを集配装置５に送
出するためのバッファ、である。

また記憶部３において、３ａは集配装置４から送出され
てくるトークンを一時保持するバッファである。３ｂは
制御部で、入力されてくるトークンの種類を解析し・そ
の種類に応じて入力されたトークンの持つパラメータを
メモリ３ｃに格納）あるいはメモリ３Ｃの記憶内容を読
み出す。３ｄは制御部３ｂから送出されるトークンを集
配装置５に送出するためのバッファである。

次に１第２図を用いて本発明による消去制御方法、すな
わち記憶領域の並列クリア動作の手順を説明する。なお
、第２図において２１０は第１図のクリア制御部２と同
一のものであり、２１１．２１２は第１図のメモリ３Ｃ
を分割したものである。また、図中２０１〜２１６は第
７図の７０１〜７１６にもそれぞれ対応する。なお、以
上説明したように記憶部は第７図の例と同様インターリ
ーブ方式により２つのユニット２１１と２１２とに分け
られており、記憶ユニット２１１は偶数番地の語を、記
憶ユニット２１２は奇数番地の語をそれぞれ含んでいる
。以下に、先頭アドレスがＡ１領域の大きさが２である
ような領域の消去の手順を説明する０クリア制御部２１
０は、最初に消去指示トークン（ＣＬＲ）２３０及び２
３１を生成する。これらのトークンは先頭アドレス、領
域の大きさ、及び消去計数値の３個のパラメータをそれ
ぞれ有している。

クリア制御部２１０は、これらのトークンを生成する際
に、消去すべき領域をアドレスに従って直列に２分割し
、第２図（ａｌのように、ＣＬＲ２３０の先頭アドレス
パラメータＡ、ＣＬＲ２３１の先頭アドレスパラメータ
を（Ａ＋Ｚ／２）　とする。消去語計数値は最初はＯで
ある。

各記憶ユニット２１１．２１２はＣＬＲ）−クン２３０
．２３１を受は取ると、そのパラメータから消去すべき
アドレスを計算する。消去アドレスは、先頭アドレスと
消去語計数値とを加算して求める。即ち、第２図（ａ）
の実施例では、Ｃ＝ＯであるからＣＬＲ２３０，２３１
からは消去アドレスとしてそれぞれＡ、　（Ａ十ｖ２）
とが算出される。

記憶ユニット２１１．２１２は指示されたアドレスの内
容を消去し、その後入カド−クン（ＣＬＲ）１個に対し
て消去応答トークン（ＣＡＫ）１個を第２（ｂ）のよう
に出力する。ＣＡＫ　２３２．２３３は対応する入カド
ークンＣＬＲ２３０，２３１と同一のパラメータを有す
る。

クリア制御部２１０はＣＡＫ　２３２あるいは２３３を
受は取ると、そのトークンの持つ領域の大きさと、消去
語計数値との２つのパラメータを比較する。

その比較結果によって以下のどちらかの動作を行なう。

（イ）　　Ｃ＜Ｚ／２の場合 クリア制御部２１０は、第２図（ｃｌのように新しい消
去指示トークン（ＣＬＲ）　２３４．２３５を生成する
。このとき消去語計数値は入カドークンのそれを１だけ
増加した値となる。第２図（ｂ）、（ｅ）の実施例では
、ＣＡＫ　２３２からはＣＬＲ２３４が、ＣＡＫ　２３
３からはＣＬＲ２３５がそれぞれ生成される。

（ロ）　　Ｃ＝Ｚ／２の場合 クリア制御部２１０は、入カドークンと同一の先頭アド
レス、領域の大きさを持つ領域解放トークン（ＬＩＢ）
を出力する。第２図（ｄ）１（ｅ）の実施例では、ＣＡ
Ｋ　２３６からはＬＩＢ２３９が、生成される。

以上のように、本実施例を適用すると、記憶部がインタ
ーリーブされ複数個のユニッ）２１Ｌ２１２に分かれて
いても、消去開始時に複数個の消去指示トークンを生成
するだけで、あとはあたかも記憶部が単一のユニットで
インターリーブされていないかのごとく、消去手順を進
めることができる。

消去制御部と、記憶ユニットとの間で、ＣＬＲとＣＡＫ
が転送される毎に一語づつ消去されていくが、各トーク
ンの転送と処理は非同期に行なわれているので、第２図
（ｄｌのように、前半の領域、２４０゜２４１の消去が
完了し、後半の領域２４２．２４３の消去は完了してい
ない場合が発生しても、第２図（ｄ）、（ｅ）のように
ＣＡＫ　２３６をＬＩＢ２３９に変換し、ＣＡＫ２３７
をＣＬＲ２３８に変換すれば良い。従って従来例の第７
図のようにトークンスタック７５０を準備する必要はな
い。これは消去すべき領域をアドレスに従って直列に分
割したことの効果である。

従来例に於ては、例えば奇数番地群の消去が完了しても
偶数番地群の消去が完了しなければ、領域解放トークン
を生成することができなかった。

これは、−語おきに消去を進める２つの消去指示トーク
ンを最初に生成したことに起因している。

一方、本実施例によれば、領域２４２．２３４の消去が
完了し、これに対するＬＩＢが生成され、割付部（第４
図１００ａ）に転送された際、まだ、ＬＩＢトークン２
３９が再利用されていなければ、それと結合されて元の
大きさの自由領域とすることができる。

なお、以上の説明では記憶部を２つのユニットに分けた
場合の例を用いたが、４ウエイ、または８ウエイのイン
ターリーブにより、記憶部が４個または８個のユニット
に分けられていても、本発明はそのまま適用できる。

また、以上の説明に於ては、ＣＬＲトークンの第１パラ
メータは各小領域の先頭アドレスとしたが、最終アドレ
ス等、各小領域を代表するアドレスであれば良いことは
言うまでもない。

発明の効果 本発明の利点を要約すると以下のようになる。

（１）　　消去すべき領域をアドレスに対して直列に分
割するので、消去が完了した小領域ごとに領域解放トー
クンを生成することができ、クリア制御部にトークンを
貯蔵する機能を持たせる必要がない。

（２）従って、一つの領域の消去を完了した際に、対応
するトークンが既に貯蔵されているか否かを調べる必要
がなく、消去制御部内の処理が簡単で高速である。

（３）　　領域を何個の小領域に分割するかは、インタ
ーリーブの方式に無関係に定めることができる。

奇数個の小領域に分割することすら可能である。

従って分割する個数を状況に合せてダイナミックに決定
することもでき、柔軟な制御ができる。

（４）　　領域を分割した結果の各小領域は、同一の大
きさである必要はなく、各小領域の大きさは任意に取る
ことができる。

以上、各記憶ユニットの状態や応用目的に合わせた柔軟
な消去制御が可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例における記憶領域消去制御装
置のブロック結線図、第２図は本発明による消去制御方
法の消去手順を説明するための図、第３図は従来の記憶
部内の６語の構造の一例を示す概念図、第４図は従来の
クリア制御装置のブロック結線図、第５図及び第８図は
同装置のトーク／の形式の例を示す概念図、第６図及び
第７図は従来の消去制御の手順を説明するだめの図であ
る。 １・・・演算装置、２．２１０・・・クリア制御部、３
・・・記憶部、２ａ、　２ｃＬ　３ａ、３ｄ−・・バッ
ファ、２ｂ、３　ｂ　・・・制御部、３ｃ・・・メモリ
、４．５・・・集配装置、２１１．２１２・・・記憶ユ
ニット。 代理人の氏名　　弁理士　中　尾　敏　男　ほか１名Ｗ 第　３　図 ！ＩＥ５　　図 第６図 （ｂ） ＼　　　　　Ｎ ＼Ｏ ＼　　　　　　Ｎ 第６図 （ｅ） ｒ−一ノー一一一

Claims (2)

【特許請求の範囲】
1. （１）記憶手段における領域の消去を行なう際に、その
   記憶手段の記憶領域をアドレスに対して直列に分割し、
   分割した結果できる各小領域を独立に消去する指示パケ
   ットを消去制御手段により作成し、前記指示パケットを
   前記記憶手段に転送するとともに、前記記憶手段は前記
   指示パケットにより前記各小領域を互いに独立に消去す
   るとともに、前記各小領域のうち一つの領域の消去が完
   了した際に、他の各小領域の消去が末完了であっても、
   前記消去の完了した領域を独立に使用可能な自由領域と
   する記憶領域消去制御方法。
2. （２）記憶領域に対応するアドレスを直列に分割し分割
   した結果できるアドレスに対応する各領域を独立に消去
   させる指示パケットを作成する消去制御手段と、前記消
   去制御手段が作成した指示パケットにより自己の前記各
   小領域を互いに独立に消去するとともに、前記各小領域
   のうち一つの領域の消去が完了するとその消去完了パケ
   ットを作成する記憶手段と、前記指示パケット及び消去
   完了パケットを前記消去制御手段と記憶手段との間で転
   送する情報集配手段とを具備し、前記消去完了パケット
   の情報転送により前記消去制御手段は前記記憶手段にお
   ける消去の完了した領域を使用可能とさせる記憶領域消
   去制御装置。