JPS63269531A - Charged particle beam device - Google Patents

Charged particle beam device

Info

Publication number
JPS63269531A
JPS63269531A JP10303887A JP10303887A JPS63269531A JP S63269531 A JPS63269531 A JP S63269531A JP 10303887 A JP10303887 A JP 10303887A JP 10303887 A JP10303887 A JP 10303887A JP S63269531 A JPS63269531 A JP S63269531A
Authority
JP
Japan
Prior art keywords
source
data
charged
charged beam
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10303887A
Other languages
Japanese (ja)
Inventor
Masahiko Okunuki
昌彦 奥貫
Isamu Shimoda
下田 勇
Mamoru Miyawaki
守 宮脇
Takeo Tsukamoto
健夫 塚本
Akira Suzuki
彰 鈴木
Tetsuya Kaneko
哲也 金子
Toshihiko Takeda
俊彦 武田
Mitsuaki Seki
関 光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10303887A priority Critical patent/JPS63269531A/en
Priority to DE3850996T priority patent/DE3850996T2/en
Priority to EP88303782A priority patent/EP0289279B1/en
Priority to US07/186,967 priority patent/US4897552A/en
Publication of JPS63269531A publication Critical patent/JPS63269531A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

PURPOSE:To enhance a processing speed by a method wherein, when a pattern data is supplied to a charged particle beam generation source, it is transferred via more than two data storage means so that the waiting time of the data at the charged beam generation source is eliminated. CONSTITUTION:If the information designed by a controller CAD is sent out to a one- chip pattern generator PG, the generator PG divides the drawing information on one chip into the drawing information for an upper half and that for a lower half and sends these two pieces of information to individual 1/2 chip memories MU, ML alternately. Because the memories MU, ML are used alternately in this manner, it is possible to substantially eliminate a loss of the time during a data transfer from the generator PG. While each EB source is defelected by its X-direction deflecting electrodes X1, X2 in an X-direction and executes a drawing operation in the X-direction within a range to be covered by a deflection on the basis of the drawing information for the upper half from the memories MU, ML, a wafer WF and a head MB are continuously shifted relatively in a Y-direction. By this setup, all picture elements in the Y-direction in a 1/2 region are drawn. If the drawing operation is repeated while the wafer WF and the head MB are intermittently shifted relatively in the X-direction in the same manner, one chip row in the Y-direction can be drawn.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は荷電ビーム装置に関し、特に薄状基板から電子
ビームを放出してクエへ等に実素子パターンを直接的に
描画する装置に用いて好適な荷電ビーム装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a charged beam device, and in particular to a device that emits an electron beam from a thin substrate to directly draw an actual device pattern on a square or the like. The present invention relates to a preferred charged beam device.

[従来の技術] 荷電ビーム装置における電子発生源としては従来熱陰極
からの熱電子放出を利用するものが用いられていた。こ
のような熱陰極を利用した電子放出は、加熱によるエネ
ルギーロスが大きい点、加熱手段の形成が必要である点
、及び予備加熱にかなりの時間を要する点や熱により系
が不安定化しやすいという点で問題があった。
[Prior Art] As an electron generation source in a charged beam device, one that utilizes thermionic emission from a hot cathode has conventionally been used. Electron emission using such a hot cathode has the disadvantages that there is a large energy loss due to heating, that it is necessary to form a heating means, that it takes a considerable amount of time for preheating, and that the system is easily destabilized by heat. There was a problem with that.

そこで、加熱によらない電子放出素子の研究が進められ
、いくつかの型の素子が提案されている。
Therefore, research into electron-emitting devices that do not rely on heating is progressing, and several types of devices have been proposed.

たとえば、PN接合に逆バイアス電圧を印加し電子なだ
れ降伏現象を生ぜしめ素子外へと電子を放出する型のも
の(特開昭54−111272号公報、米国特許425
9678号参照)や、金属−絶縁体層−金属層の構成を
有し該2つの金属の間に電圧を印加することによりトン
ネル効果で絶縁体層を通過して、た電子を金属層から素
子外へと放出する型CMI M型)のものや、高抵抗薄
膜にその膜厚方向と直交する方向に電圧を印加し該薄膜
表面から素子外へと電子を放出させる表面伝導型のもの
や、電界集中の生じ易い形状の金属に対し電圧を印加し
て局所的に高密度の電界を発生させ該金属から素子外へ
と電子を放出させる電界効果型(FE型)のものや、そ
の他のものが提案されている。
For example, a type in which a reverse bias voltage is applied to a PN junction to cause an electron avalanche breakdown phenomenon and emit electrons to the outside of the device (Japanese Unexamined Patent Publication No. 111272/1983, U.S. Patent No. 425
9678) or has a metal-insulator layer-metal layer structure, and by applying a voltage between the two metals, the electrons pass through the insulator layer due to the tunnel effect and are transferred from the metal layer to the device. There are CMI type (CMI M type) that emit electrons to the outside, and surface conduction type that emit electrons from the surface of the thin film to the outside of the element by applying a voltage to a high-resistance thin film in a direction perpendicular to the film thickness direction. Field-effect type (FE type) devices that apply a voltage to a metal shape that tends to cause electric field concentration to locally generate a high-density electric field and emit electrons from the metal to the outside of the element, and other devices. is proposed.

これら電子放出素子の応用例として、電子放出源を複数
配列して電子放出装置を構成し、各電子放出源からの電
子放出のON−〇FFを制御することにより所望のパタ
ーン状に電子放出を行なわせて媒体例えば被加工物表面
に衝突させ電子ビーム露光により表面加工または表面変
質を行なうことが考えられる。そして、このような電子
放出装置としては、電子放出素子を多数密に配列してな
るものが考えられる。このような電子放出装置によれば
被加工物を単に対向配置せしめた上で各電子放出素子を
0N−OFF制御することにより2次元パターン状に被
加工物表面の電子ビーム露光を行なうことができる。
As an application example of these electron-emitting devices, an electron-emitting device is constructed by arranging a plurality of electron-emitting sources, and by controlling the ON-FF of electron emission from each electron-emitting source, electrons are emitted in a desired pattern. It is conceivable to perform surface processing or surface alteration by colliding the medium with the surface of the workpiece, for example, and exposing it to an electron beam. A conceivable example of such an electron-emitting device is one in which a large number of electron-emitting elements are densely arranged. According to such an electron-emitting device, the surface of the workpiece can be exposed to electron beam in a two-dimensional pattern by simply placing the workpieces facing each other and controlling each electron-emitting element on and off. .

[発明が解決しようとする問題点] しかしながら、現状では、このような電子放出源を多数
密に配列した電子放出装置を歩留り良く量産することは
困難である。また、発熱の問題や隣接電子ビーム同士の
干渉等の難点がある。
[Problems to be Solved by the Invention] However, at present, it is difficult to mass-produce such an electron-emitting device in which a large number of electron-emitting sources are densely arranged with a high yield. In addition, there are problems such as heat generation and interference between adjacent electron beams.

また、上述従来例においては、装置が大型化あるいは複
雑化し、かつ個々の部品が離れていることに起因して精
度向上は望めなかった。
Furthermore, in the above-mentioned conventional example, an improvement in accuracy could not be expected because the device became larger or more complex, and the individual parts were separated.

また一方、例えば半導体ウェハの電子ビーム描画等にお
いては、回路の高集積化に対応すべく、より効率的かつ
精確にビーム照射等が行なえるような電子ビーム装置等
が望まれている。
On the other hand, for example, in electron beam lithography of semiconductor wafers, etc., there is a demand for an electron beam device that can more efficiently and accurately perform beam irradiation, etc. in order to cope with the increasing integration of circuits.

本発明の目的は、このような観点に基づき、荷電ビーム
装置において、荷電ビーム発生源におけるデータ待ち時
間をなくすことにより、処理速度をさらに向上させるこ
とにある。
Based on this viewpoint, an object of the present invention is to further improve processing speed in a charged beam device by eliminating data waiting time at a charged beam generation source.

[問題点を解決するための手段および作用]上記目的を
達成するため本発明では、感応媒体に荷電ビーム照射す
べきパターンのデータに基づき該感応媒体に荷電ビーム
照射する荷電ビーム装置において、該パターンデータを
該荷電ビーム発生源に供給する際に2つ以上のデータ記
憶手段を交互に介して転送するようにしている。
[Means and operations for solving the problem] In order to achieve the above object, the present invention provides a charged beam device that irradiates a sensitive medium with a charged beam based on data of a pattern in which the sensitive medium is to be irradiated with a charged beam. When data is supplied to the charged beam source, the data is transferred alternately through two or more data storage means.

したがって、1つのデータ記憶手段から荷電ビーム発生
源に、データを転送している間に他のデータ記憶手段に
他のデータを転送しておくことにより、間断なく荷電ビ
ーム発生源にデータを供給することができる。
Therefore, by transferring other data to the other data storage means while data is being transferred from one data storage means to the charged electric beam generation source, data is continuously supplied to the charged electric beam generation source. be able to.

[実施例] 以下、図に従って本発明を説明する。[Example] The present invention will be explained below with reference to the drawings.

第1図は本発明の一実施例に係る荷電ビーム装置を半導
体ウェハの露光に適用した場合の構成を示す概略図であ
る。同図において、WFはシリコン、ガリウム等の半導
体で成るウェハで、電子ビームに感応(露光)するレジ
ストが塗布されている。CPI〜CPnは複数の露光領
域を示し、描画完了後切り取られて1チツプになる部分
である。M1〜M8はウニAWF上に設けられたプリア
ライメントまたはファインアライメント用マークである
。MBは電子ビーム(以下EBと称す)発生用ヘッドで
、ステージMS上に搭載され吸着される。上記アライメ
ントマークM1〜M8は最初の描画工程時にこのヘッド
のEBにより描画される。ステージMSはピエゾ等の圧
電素子Px。
FIG. 1 is a schematic diagram showing the configuration of a charged beam device according to an embodiment of the present invention applied to exposure of a semiconductor wafer. In the figure, WF is a wafer made of a semiconductor such as silicon or gallium, and is coated with a resist that is sensitive to (exposure to) an electron beam. CPI to CPn indicate a plurality of exposure areas, which are cut out into one chip after completion of drawing. M1 to M8 are marks for pre-alignment or fine alignment provided on the sea urchin AWF. MB is a head for generating an electron beam (hereinafter referred to as EB), and is mounted on and attracted to the stage MS. The alignment marks M1 to M8 are drawn by the EB of this head during the first drawing process. The stage MS is a piezoelectric element Px such as a piezo.

py、pθにより各々x、y、θ(回転)方向に徴穆勤
することができる。各素子Px、Py。
py and pθ allow movement in the x, y, and θ (rotation) directions, respectively. Each element Px, Py.

PθはウェハWFとの位置合せに用いられる。ヘッドM
BにはEB発生源ESO〜E S 15が設けられてい
る。
Pθ is used for alignment with the wafer WF. Head M
EB generation sources ESO to E S 15 are provided at B.

EB発生源ESOとE S 15は位置合せ専用で、E
B発生源ESI〜E S 14は露光専用もしくは位置
合せ用に共用される。ここでは、露光用EB発生源ES
I〜E S 14は、2個ずつがウェハWFのX方向の
各チップ列の描画用に割り当てられる。
EB sources ESO and E S 15 are for positioning only, and E
The B generation sources ESI to E S 14 are used exclusively for exposure or for alignment. Here, the exposure EB generation source ES
Two of I to E S 14 are allocated for drawing each chip row in the X direction of the wafer WF.

すなわち、例えばチップ(露光領域)CPIの上半分の
領域CPIUはEB発生源ESIにより、下半分の領域
CPILはEB発生源ES2により描画される。露光領
域CP2〜CP5も同様に各々上半分をEB発生源ES
Iにより、下半分がEB発生源ES2により描画される
。、各EB発生源ESO−ES15には各々X、Y方向
へのEBの偏向電極Xi、X2.Y1.Y2が備えられ
ティる。またセンサS1〜59等が備えられる。これら
のセンサは光感応性もしくは電子感応性であれば良い。
That is, for example, the upper half region CPIU of the chip (exposure region) CPI is drawn by the EB generation source ESI, and the lower half region CPIL is drawn by the EB generation source ES2. Similarly, the upper half of each of the exposure areas CP2 to CP5 is connected to the EB generation source ES.
According to I, the lower half is drawn by the EB generation source ES2. , each EB generation source ESO-ES15 has EB deflection electrodes Xi, X2 . Y1. Y2 is prepared. Further, sensors S1 to S59, etc. are provided. These sensors may be photosensitive or electronically sensitive.

KBはキーボード、DPはディスプレー、CADはコン
トローラである。これらにより1チツプの回路パターン
が設計され、その情報が1チツプパターンジエネレータ
PGに送出されると、パターンジェネレータPGは1チ
ツプの描画情報を上半分と下半分の描画情報に分けて各
々%チップメモリMU、MLに送り込む。各メモリMU
KB is a keyboard, DP is a display, and CAD is a controller. When a circuit pattern of one chip is designed by these and the information is sent to the one-chip pattern generator PG, the pattern generator PG divides the drawing information of one chip into the drawing information of the upper half and the lower half. Send to memory MU, ML. Each memory MU
.

MLはこの描画情報を各々チップ上半分担当のEB源E
SI、ES3.ES5〜E S 13及び下半分担当の
EB源ES2.ES4.ES6〜E S 14に各々同
時に送り込む。ただし、メモリMUとMLはそれぞれ2
つずつ設けられており、交互に使用することにより、パ
ターンジェネレータPGからのデータ転送時間のロスを
実質的に解消している。
ML sends this drawing information to EB source E, which is in charge of the upper half of the chip.
SI, ES3. ES5 to ES13 and EB source ES2 in charge of the lower half. ES4. It is sent to each of ES6 to ES14 at the same time. However, the memory MU and ML are each 2
By using them alternately, data transfer time loss from the pattern generator PG is substantially eliminated.

メモリMU、MLからの描画情報に基づき、各EB源は
そのX方向偏向電極Xi、X2によってX方向に偏向す
ることにより偏向でカバーできる範囲内のX方向の描画
を行ないながら、ウェハWFとヘッド’M BとをY方
向へ相対的に連続移動させることにより尾領域のY方向
の全画素について描画する。ただし、Y方向移動が連続
的であるためY方向の1画素毎にX方向の描画を行なう
際にY方向のずれを生ずるので、Y方向の偏向電極Yl
、Y2を用いてこれを補正する。そして、さらにこの描
画をウェハWFとヘッドMBとを相対的にX方向に間欠
8動させながら繰り返すことによりY方向の1つのチッ
プ列を描画する。
Based on the writing information from the memories MU and ML, each EB source is deflected in the X direction by its X direction deflection electrodes Xi and X2, thereby performing writing in the X direction within the range that can be covered by the deflection, while drawing on the wafer WF and the head. 'M B is continuously moved relatively in the Y direction to draw all pixels in the Y direction of the tail area. However, since the movement in the Y direction is continuous, a shift in the Y direction occurs when drawing in the X direction for each pixel in the Y direction, so the deflection electrode Yl in the Y direction
, Y2 to correct this. Then, one chip row in the Y direction is drawn by repeating this drawing while moving the wafer WF and the head MB relatively in the X direction intermittently eight times.

このようにして各EB源は実質的に同時にウェハWFの
Y方向の1つのチップ列例えばCF2゜CPI3.CP
2O,CF27.CF34を描画するため高速描画が可
能となる。
In this way, each EB source substantially simultaneously targets one chip column in the Y direction of the wafer WF, for example CF2°CPI3. C.P.
2O, CF27. Since CF34 is drawn, high-speed drawing is possible.

上記偏向電極Xi、X2.Yl、Y2はEB(7)軸心
の初期位置合せ及びウェハ又はチップとの位置合せ用に
共用される。例えばチップCP1のアライメントマーク
M4.M5の位置をセンサS4.S5が読み取り、その
読取り情報に基づいてEB源ESI、ES2の各々のX
、Y偏向電極Xi、X2.Yl、Y2の補正駆動により
EBの照射位置を補正する。このチップアライメント用
マークは、例えばマークM6のように、チップCP6と
CPI3の共用としても良い。
The deflection electrodes Xi, X2. Yl and Y2 are commonly used for initial alignment of the EB (7) axis and alignment with the wafer or chip. For example, alignment mark M4 of chip CP1. The position of M5 is determined by sensor S4. S5 reads, and based on the read information, X of each of the EB source ESI and ES2.
, Y deflection electrode Xi, X2. The EB irradiation position is corrected by correction driving of Yl and Y2. This chip alignment mark may be shared by chips CP6 and CPI3, such as mark M6, for example.

一方、プリアライメント用マークとしてはマークM1.
M2.M7.M8等が設けられている。
On the other hand, as a pre-alignment mark, mark M1.
M2. M7. M8 etc. are provided.

そして、例えばマークM1の位置をセンサS1が読み取
り、またマークM2の位置を不図示のセンナが読み取り
、これに基づいてヘッドMBの初期位置合せを圧電素子
Px、Py、Pθにより行なう。そしてその状態でチッ
プアライメント用マークM3、センサS3等を用いてず
れ量計測を行ない、その計測結果に基づいて偏向電極X
i。
Then, for example, the position of the mark M1 is read by a sensor S1, and the position of the mark M2 is read by a sensor (not shown), and based on this, the initial positioning of the head MB is performed by the piezoelectric elements Px, Py, and Pθ. Then, in this state, the amount of deviation is measured using the chip alignment mark M3, sensor S3, etc., and based on the measurement result, the deflection electrode
i.

X2.Yl、Y2により位置補正した状態で描画を行な
う。また、描画途中で一旦停止してマーク。
X2. Drawing is performed with the position corrected by Yl and Y2. Also, pause and mark during drawing.

M7.M8を用いて再アライメントを行なっても良い。M7. Realignment may be performed using M8.

これらの場合におけるマーク検出方式は種々可能である
が、例えば周知の反射あるいは二次電子検出方式を用い
ることができる。すなわち例えばEB源ESOからマー
クM7に向けてEBを照射させ、その反射あるいは二次
電子をセンサS7が検出することによりマークM7の位
置を知ることができる。センサ7としては例えば半導体
のPN接合部が用いられる。
Although various mark detection methods are possible in these cases, for example, a well-known reflection or secondary electron detection method can be used. That is, for example, the position of the mark M7 can be known by emitting EB from the EB source ESO toward the mark M7 and detecting its reflection or secondary electrons by the sensor S7. As the sensor 7, for example, a semiconductor PN junction is used.

ただし、このようなEBによるマーク検出の場合は、E
Bの強度及び照射時間はマーク読取りに支障ない値に設
定することが必要である。
However, in the case of mark detection using such EB, E
The intensity and irradiation time of B need to be set to values that do not interfere with mark reading.

また、複数のマークを一度に検出する場合は、各マーク
にそれぞれ異るタイミングでEB熱照射行ない、異るタ
イミングで検出するのが好ましく、これによれば、各E
B熱照射容易に区別化して単一の信号処理手段により検
出することができる。
Furthermore, when detecting multiple marks at once, it is preferable to perform EB heat irradiation on each mark at different timings and detect them at different timings.
B thermal irradiation can be easily differentiated and detected by a single signal processing means.

また、センサとして光感応素子例えばCOD等を用いた
ときはEB源の代りに光源を準備すれば良いことは明ら
かである。
Furthermore, when a photosensitive element such as a COD is used as a sensor, it is obvious that a light source may be provided instead of the EB source.

第2図(a)はEB放出ヘッドMBの一例を示す部分底
面図であり、1つのEB放出源を示している。第2図(
b)及び第2図(C)はそれぞれそのB−B断面図及び
C−C断面図である。
FIG. 2(a) is a partial bottom view showing an example of the EB emission head MB, and shows one EB emission source. Figure 2 (
b) and FIG. 2(C) are a BB sectional view and a CC sectional view, respectively.

第2図において、GLは絶縁基板であり、該基板は例え
ばガラス、セラミックス、結晶等からなる。該基板GL
の下面には同図に示した表面伝導型のEB放出源がB−
B方向に1列に多数配列されている。このEB放出源は
、基板GLの下面に付された高抵抗薄膜R3及び電極D
i、D2を有している。高抵抗薄膜RSは例えばpt、
^U%MO1C、Pd等の金属薄膜やSnO,、In2
O3、TiO等の金属酸化物薄膜に高温通電して膜破壊
を生ぜしめることにより形成される。該高抵抗薄膜RS
の厚さは例えば100〜10000人程度であり、その
抵抗は例えば数にΩ〜数百MΩ程度である。図示される
ように、高抵抗薄1iiRsのC−C方向の両端には電
極DI、D2が接続されている。該電極は例えばPt、
 Au、 Ag等の金属からなる一般的な薄膜電極であ
る。
In FIG. 2, GL is an insulating substrate, and the substrate is made of, for example, glass, ceramics, crystal, or the like. The substrate GL
On the bottom surface of the B-
A large number of them are arranged in one row in the B direction. This EB emission source consists of a high resistance thin film R3 attached to the lower surface of the substrate GL and an electrode D.
i, D2. The high resistance thin film RS is, for example, pt,
^U%MO1C, metal thin film such as Pd, SnO,, In2
It is formed by applying high temperature current to a thin film of a metal oxide such as O3 or TiO to cause the film to break. The high resistance thin film RS
The thickness is, for example, about 100 to 10,000, and the resistance is, for example, about several Ω to several hundred MΩ. As shown in the figure, electrodes DI and D2 are connected to both ends of the high-resistance thin 1iiRs in the CC direction. The electrode is made of, for example, Pt,
This is a general thin film electrode made of metal such as Au or Ag.

基板GLの下面には、上記高抵抗薄11iRsの下方の
部分を除いて、電極DI、D2をも覆うように絶縁層I
sが形成されている。該絶縁層は例えば5in2、Si
N 、 Si、N、 、AIN%BN等からなる。絶縁
層Isの下面には、高抵抗薄膜R3のB−B及びC−C
方向の各々に平行に1対の偏向電極X1−X2及びYl
−Y2が配置されている。該偏向電極も上記電極D1.
D2と同様の材料からなる。
An insulating layer I is formed on the lower surface of the substrate GL so as to cover the electrodes DI and D2, except for the lower part of the high-resistance thin layer 11iRs.
s is formed. The insulating layer is, for example, 5in2, Si
It consists of N, Si, N, , AIN%BN, etc. On the lower surface of the insulating layer Is, a high resistance thin film R3 is formed between B-B and C-C.
a pair of deflection electrodes X1-X2 and Yl parallel to each direction;
-Y2 is placed. The deflection electrode is also the electrode D1.
Made of the same material as D2.

39、SIOは前述の光センサまたは電子センサである
。このセンサはさらに1対Y方向に設けても良く、ある
いは円環状に設けても良い。このようにEB発生源とセ
ンサを一体的に形成すると、センサとEB発生源との位
置関係が固定されることにより検出精度が向上する。光
センサを用いるときは、第2図(C)に示すようにアラ
イメント用光源LPもヘッドMBに内蔵するのが好まし
い。
39, SIO is the aforementioned optical sensor or electronic sensor. These sensors may be further provided one pair in the Y direction, or may be provided in an annular shape. When the EB generation source and the sensor are integrally formed in this manner, the positional relationship between the sensor and the EB generation source is fixed, thereby improving detection accuracy. When using an optical sensor, it is preferable that an alignment light source LP is also built into the head MB, as shown in FIG. 2(C).

光源LPとして発光ダイオード等の固体素子を用いる場
合は、EB源、センサ等と共に半導体製造技術や厚膜・
薄膜製造技術により同時に成形することができる。
When using a solid state device such as a light emitting diode as the light source LP, semiconductor manufacturing technology, thick film
They can be molded simultaneously using thin film manufacturing technology.

また、光源LPとして、紫外さらには遠紫外光源を用い
た場合には、ウェハWF上のレジストWRの刺激用とし
ても用いることができる。EB露先の前にこれを行なえ
ばレジストWRの表面に薄く難溶解層ができ、これはE
B露先によりさらに難溶解性になる。これによれば、描
画される線幅に対する膜厚の比を大きくすることができ
るので、感度あるいは解像度(アスペクト比)が向上し
好ましい。レジストとしては、例えば、商品名r RD
 200ON J  (日立化成工業製)を用いること
ができる。また、光源LPがヘッドMBに内蔵されてい
ると、ウェハWFとの相対穆動時に予備露光できるので
装置全体が小型になるという利点がある。
Further, when an ultraviolet or even far ultraviolet light source is used as the light source LP, it can also be used for stimulating the resist WR on the wafer WF. If this is done before the EB exposure, a thin, hard-to-dissolve layer will be formed on the surface of the resist WR, which is
B It becomes even more difficult to dissolve due to the dew point. According to this, the ratio of the film thickness to the drawn line width can be increased, which improves sensitivity or resolution (aspect ratio), which is preferable. As a resist, for example, the product name r RD
200ON J (manufactured by Hitachi Chemical) can be used. Moreover, if the light source LP is built into the head MB, preliminary exposure can be performed during relative movement with the wafer WF, which has the advantage that the entire apparatus can be made smaller.

さらに、この遠紫外光源LPを露光時に薄膜RS(電子
放出部)に照射するようにしても良い。このようにすれ
ば、放出される電子の数が増大し、好ましい。また、光
源LPが可視光源のときは、薄膜R3をいわゆる光陰棒
素材とすれば同様の効果を得ることができる。光陰極材
としては、例えばアルカリ金属と^g、 Bi、 Sb
との複合材で半導体性質を示す材料、銀−セシウム材、
アンチモン−セシウム材、ビスマス−セシウム材、マル
チアルカリ材部種々用いることができる。
Furthermore, the thin film RS (electron emitting part) may be irradiated with this far ultraviolet light source LP during exposure. This is preferable because the number of emitted electrons increases. Further, when the light source LP is a visible light source, the same effect can be obtained if the thin film R3 is made of a so-called light shade rod material. As photocathode materials, for example, alkali metals, Bi, Sb
A material that exhibits semiconducting properties as a composite material with silver-cesium material,
Various antimony-cesium materials, bismuth-cesium materials, and multi-alkali materials can be used.

また、EB発生源としては、この他、特開昭54−11
1272号公報(USP 4259678号)等に示さ
れる半導体でなるものを用いても良い。また、太線幅を
描画するときにだけ光源LPを薄膜RSに照射するよう
にしても良い。
In addition, as an EB source, there are also
A material made of a semiconductor disclosed in Publication No. 1272 (USP No. 4259678) may also be used. Alternatively, the thin film RS may be irradiated with the light source LP only when drawing a thick line width.

第3図は複数のEB発生源ESI、ES2を1単位のE
B発生源として設定したEB放出ヘッドの例を示す部分
断面図である。この例によれば、低電圧駆動でも大量の
電子が放出でき好ましい。
Figure 3 shows multiple EB generation sources ESI and ES2 as one unit of E
FIG. 3 is a partial cross-sectional view showing an example of an EB emission head set as a B generation source. According to this example, a large amount of electrons can be emitted even when driven at a low voltage, which is preferable.

またここでも、先と同様に光照射を加えればさらに効率
が良い。また、細線は単一のEB源で、太線は複数のE
B源で描画すれば、描画速度を向上させることができる
Also here, if light irradiation is added as before, the efficiency will be even better. Also, the thin line indicates a single EB source, and the thick line indicates multiple EB sources.
By drawing with the B source, the drawing speed can be improved.

また、フォーカシング用レンズFCや偏向電極AD等を
取り付けても良い。またさらに、このレンズFCや電極
ADを取り付ける部材を多室構成として真空度を順に低
くすれば大気中でのEB露光も可能となる。すなわち同
図に示すように部材Vl、V2.V3等により多室を形
成し、1 st。
Further, a focusing lens FC, a deflection electrode AD, etc. may be attached. Furthermore, if the member to which the lens FC and the electrode AD are attached has a multi-chamber structure and the degree of vacuum is gradually lowered, EB exposure in the atmosphere becomes possible. That is, as shown in the figure, members Vl, V2. Forming multiple chambers with V3 etc., 1st.

2nd、3rdの順に真空度を低下させれば良い。この
ようにすればウェハWFの吸着用として真空チャックV
Cを用いることもできる。また、このとき、センサSl
l、S12は部材vl等の下面に取り付ければ良い。
The degree of vacuum may be lowered in the order of 2nd and 3rd. In this way, the vacuum chuck V can be used for suctioning the wafer WF.
C can also be used. Also, at this time, the sensor Sl
1 and S12 may be attached to the lower surface of the member vl or the like.

第4図はさらに他のEB放出ヘッドの例を示す部分断面
図である。同図において、BGはこれまで説明したよう
なEB放出源であるが、前述したように、ここからウェ
ハマークWMに向は電子ビームEBを照射するとウェハ
WFから二次電子や反射電子2Eが発生する。そして、
これを基板MB側に一体的に形成したセンサ例えばP/
NジャンクションPNで受信することにより、ウェハマ
ークWMを検出する。ただしここでは、効率良く電子を
検出するため、円環状の電極C1及びC2を基板MB側
に取り付けである。また、電極C1とEB発生源BG間
には電圧Vex、電極C2には電圧Vd、EB発生源B
GとウェハWF間には電圧Vcが図示の如く接続されて
いる。
FIG. 4 is a partial sectional view showing yet another example of an EB emission head. In the same figure, BG is the EB emission source as explained above, but as mentioned above, when the electron beam EB is irradiated from here toward the wafer mark WM, secondary electrons and reflected electrons 2E are generated from the wafer WF. do. and,
A sensor, for example P/
Wafer mark WM is detected by receiving at N junction PN. However, here, in order to detect electrons efficiently, annular electrodes C1 and C2 are attached to the substrate MB side. Further, a voltage Vex is applied between the electrode C1 and the EB generation source BG, a voltage Vd is applied to the electrode C2, and an EB generation source B
A voltage Vc is connected between G and wafer WF as shown.

したがって、例えばVex=10〜100 V。Therefore, for example, Vex=10 to 100 V.

Vc=1〜l0KV及びVd=100Vをそれぞれ印加
すれば、二次電子や反射電子2EはP/Nジャンクショ
ン部PNに効率良く集合さ世ることができる。
By applying Vc=1 to 10 KV and Vd=100 V, respectively, the secondary electrons and reflected electrons 2E can be efficiently collected at the P/N junction part PN and transferred.

第5図は第1図の装置の一変形例を示す概略図である。FIG. 5 is a schematic diagram showing a modification of the device shown in FIG. 1.

同図において、ヘッドMBIは1チツプ毎に4個のEB
源ESI〜ES4を対応させて作製しである。その各E
B源には第1図の装置と同様にX、Y偏向電極が備えら
れている。この場合、全チップについて、それぞれの4
つの分割領域を第1図の場合と同様の原理でX、Y偏向
電極により同時に描画できるので、さらに描画速度が向
上する。また、ヘッドMHIにはアライメント用マーク
MMが設けられており、このマークとウェハアライメン
トマークWMRとの位置合せを光照射により行なう。
In the figure, the head MBI has four EBs per chip.
Sources ESI to ES4 were made to correspond to each other. Each E
The B source is equipped with X and Y deflection electrodes similar to the apparatus of FIG. In this case, for all chips, each 4
Since the two divided areas can be drawn simultaneously by the X and Y deflection electrodes using the same principle as in the case of FIG. 1, the drawing speed is further improved. Further, the head MHI is provided with an alignment mark MM, and the alignment between this mark and the wafer alignment mark WMR is performed by light irradiation.

描画は、この位置合せ後、まずこの時ヘッドMBIの下
に位置しているY方向のチップ列全てのチップについて
行なう。そして、他のチップ列についてもこの後間欠(
ステップバイステップ)的に8勤し同様の位置合せ及び
描画を繰り返す。
After this alignment, drawing is first performed on all the chips in the Y-direction chip row located below the head MBI at this time. Then, the other chip rows are also intermittent (
Repeat the same positioning and drawing step by step).

しかし、ウェハWFは通常円形であるから、ウェハアラ
イメントマークWMRはY方向チップ列の全列に対して
設けられない場合もある。このときは、最初にウェハ中
心部の1列のみアライメントを行ない、後はノンフィー
ドバックで露光しても良い。あるいは最初にウェハWF
の中心部のマークWMRを用いてアライメントした後、
右方向に露光を進め、右半分が終了した段階で左方向に
反転し、マークWMRを再び用いるかもしくは未露光部
のアライメントマークWMLを用いて再びアライメント
した後、左方向の露光を行なうようにしても良い。
However, since the wafer WF is usually circular, the wafer alignment mark WMR may not be provided for all the Y-direction chip rows. At this time, alignment may be performed for only one row at the center of the wafer, and then exposure may be performed without feedback. Or first wafer WF
After alignment using the mark WMR in the center of
Exposure is advanced in the right direction, and when the right half is completed, it is reversed to the left, and the mark WMR is used again, or alignment is performed again using the alignment mark WML in the unexposed area, and then the exposure is performed in the left direction. It's okay.

さらに他の位置合せ露光方法を示すため第5図にヘッド
MB2を示す。
In order to show still another alignment exposure method, a head MB2 is shown in FIG.

この場合、ヘッドMB2は初めウェハWFの左端部分に
位置しており、まず、ウェハステージに設けられたマー
クSMをセンサs1により検出してプリアライメントを
行なう。次に、この状態でマークMl、M2とセンサS
2.S3によりずれ全計測を行なう。そして、露光の際
はX、Y偏向電極の両方もしくはいずれかを用いて上記
ずれ量の補正を行ないながら露光する。次の列ではマー
クM3を用いて先と同様にずれ量計測を行ない、その結
果に基づいて露光する。さらにその次の列でも同様にず
れ量計測と露光を行なうが、その前にマークWMLを用
いて再プリアライメントを行なっても良い。
In this case, the head MB2 is initially located at the left end portion of the wafer WF, and first, the mark SM provided on the wafer stage is detected by the sensor s1 to perform pre-alignment. Next, in this state, mark Ml, M2 and sensor S
2. In S3, the total deviation is measured. Then, during exposure, the exposure is performed while correcting the amount of deviation using both or either of the X and Y deflection electrodes. In the next column, the amount of deviation is measured using the mark M3 in the same manner as before, and exposure is performed based on the result. Further, the displacement amount measurement and exposure are performed in the same manner in the next column, but before that, re-prealignment may be performed using the mark WML.

また、マークM4を用いてその列に位置させたヘッドの
ずれ量計測を行ない、その位置で各EB源ES及び電極
Xi、X2のカバーしている領域を露光した後、ヘッド
またはクエへを連続移動させながら露光を行なわせ、そ
のチップ列が終了したらヘッドまたはウェハをマークM
5の位置で停止させ、先と同様の動作を行なわせるよう
にすることもできる。これはいわゆるステップアンドリ
ピートとステップアンドスキャン露光方式の中間タイプ
ということができる。
In addition, the amount of deviation of the head positioned in that row is measured using mark M4, and after exposing the area covered by each EB source ES and electrodes Xi and X2 at that position, the head or square is continuously moved. Exposure is performed while moving the chip, and when the chip row is completed, mark the head or wafer with mark M.
It is also possible to stop at position 5 and perform the same operation as before. This can be said to be an intermediate type between the so-called step-and-repeat and step-and-scan exposure methods.

第6図は第1図の装置の他の変形例を示す。FIG. 6 shows another modification of the device of FIG.

同図(a)はt複数のヘッドMBI、MB2を設け、ウ
ェハWFの右半分、左半分を各々担当させるようにした
例で、これによればさらにスループットの向上を図るこ
とができる。
FIG. 5A shows an example in which a plurality of heads MBI and MB2 are provided, and each head is responsible for the right half and left half of the wafer WF. According to this, the throughput can be further improved.

同図(b)は小直径のウェハWFI、WF2を単一のヘ
ッドMBで露光を行なうようにした例で、やはりスルー
ブツトを向上させることができる。
FIG. 2B shows an example in which small-diameter wafers WFI and WF2 are exposed with a single head MB, and the throughput can also be improved.

同図(C)は長大なヘッドの製作が困難なときや8イン
チ以上の大直径ウェハWFに好適に対応できるように、
短いヘッドMHI、MB2.MB3をY方向に並べた例
である。このとき、各端部は前述の如くアライメントマ
ーク検出部や強度補強等の部分を必要とするのが通常で
あるから、同図のように千鳥足状に配置するのが好まし
い。
The figure (C) is suitable for cases where it is difficult to manufacture a long head or for large diameter wafers WF of 8 inches or more.
Short head MHI, MB2. This is an example in which MB3s are arranged in the Y direction. At this time, since each end usually requires an alignment mark detection part, a strength reinforcement part, etc. as described above, it is preferable to arrange them in a staggered manner as shown in the figure.

同図(d)は単一のヘッドMB内にEB源を複数設け、
かつ放出されるEBの口径を異なるようにしたものであ
る。すなわちEB源ESI、ES2を大口径、EB@t
Es3.ES4を中口径、EB源ES5〜ES8・・・
を小口径のEB源とし、通常はまずEB@ES5〜ES
8・・・を用いて線幅中と大の部分は残したままでとり
あえず露光を行ない、その後、中あるいは大の線幅部分
をEB源ES4.ES2等を用いて露光する。このとき
、ヘッドもしくはウェハは各チップの該当線幅部分を露
光できるように8動させる。
In the same figure (d), multiple EB sources are provided in a single head MB,
In addition, the caliber of the emitted EB is made different. In other words, the EB sources ESI and ES2 are large diameter, EB@t
Es3. ES4 is medium diameter, EB source ES5 to ES8...
is a small diameter EB source, and usually first EB@ES5~ES
8... is used to expose the medium and large line width portions for the time being, and then the medium and large line width portions are exposed using an EB source ES4.8. Expose using ES2 or the like. At this time, the head or wafer is moved 8 times so that the corresponding line width portion of each chip can be exposed.

第7図はさらに他の変形例を示す模式図である。このE
B放出ヘッドは、ウェハマークをヘッド側に設けたセン
サによらず、ウェハWFで吸収される電流の大きさによ
り検出するようにしたものである。
FIG. 7 is a schematic diagram showing still another modification. This E
The B emission head detects the wafer mark based on the magnitude of the current absorbed by the wafer WF, rather than using a sensor provided on the head side.

同図において、WFは半導体を含むウェハである。GL
は複数の電子ビームEBI〜EB7のそれぞれの発生源
BGI〜BG7が備えられた単一の基板で、例えば特開
昭54−111272号公報や特開昭56−15529
号公報に記載のガラス、半導体等の基板を用いることが
できる。BSは電子ビーム発生源BGI〜BG7の選択
駆動回路、CCは全体の制御部、ASはウェハWF上の
アライメントマークWMI〜WM7を検出する電子ビー
ムの吸収電流検出回路である。また、必要に応じて第2
及び3図を用いて説明したような電子レンズ、偏向電極
あるいはブランキング電極(図示せず)を備える。
In the figure, WF is a wafer containing a semiconductor. GL
is a single substrate provided with respective generation sources BGI to BG7 of a plurality of electron beams EBI to EB7.
The substrates made of glass, semiconductor, etc. described in the above publication can be used. BS is a selection drive circuit for the electron beam generation sources BGI to BG7, CC is an overall control section, and AS is an electron beam absorption current detection circuit for detecting alignment marks WMI to WM7 on the wafer WF. Also, if necessary, a second
and an electron lens, a deflection electrode, or a blanking electrode (not shown) as explained using FIG.

この構成において、今、ウェハWF上のアライメントマ
ークが実線WM2.WM6の位置のとき、実回路素子パ
ターンはその内部となる。したがってこの場合、まず、
実回路素子パターン描画用として電子ビームEB3.E
B4.EB5が、アライメントマーク検出用として電子
ビームEB2.EB6が選択回路BSにより選択される
。次に電子ビームEB2.EBBを出射してウェハWF
で吸収させその電流の大きさを周知の手法で検出するこ
とにより、マークWM2.WM6の位置検出を行なう。
In this configuration, the alignment mark on the wafer WF is now marked by the solid line WM2. At the position of WM6, the actual circuit element pattern is inside it. Therefore, in this case, first,
Electron beam EB3. for drawing actual circuit element patterns. E
B4. EB5 is an electron beam EB2. for alignment mark detection. EB6 is selected by selection circuit BS. Next, electron beam EB2. Emits EBB and wafer WF
By detecting the magnitude of the current by a well-known method, mark WM2. Detects the position of WM6.

ただし、前述のように、電子ビームEB2とEB6は、
区別できるように異るタイミングで出射して検出する。
However, as mentioned above, the electron beams EB2 and EB6 are
They are emitted and detected at different timings so that they can be distinguished.

そしてこれに基づきウェハWFをアライメントし、次い
で電子ビームEB3.EB4.EB5により、第1又は
第5図において示したように、回路パターンの露光を行
なう。
Based on this, the wafer WF is aligned, and then the electron beam EB3. EB4. By EB5, a circuit pattern is exposed as shown in FIG. 1 or FIG.

一方、アライメントマークが破線WM3゜WM5のとき
は、アライメント用として電子ビームEB3.EB5が
用いられ、電子ビームEB4及び/又はEBI、EB2
.EB6.EB7が露光用に使われる。また、破線WM
1.WM7がアライメントマークのときは、電子ビーム
EBI。
On the other hand, when the alignment mark is the broken line WM3°WM5, the electron beam EB3. EB5 is used, electron beam EB4 and/or EBI, EB2
.. EB6. EB7 is used for exposure. Also, the broken line WM
1. When WM7 is an alignment mark, it is an electron beam EBI.

EB7がアライメント用、電子ビームEB2〜EB6が
露光用となる。
EB7 is used for alignment, and electron beams EB2 to EB6 are used for exposure.

[発明の適用範囲] なお、本発明は、以上の実施例で説明した電子線による
半導体回路パターンの露光(描画)のみならず、荷電ビ
ーム感応媒体を用いた記録媒体に対してのデータ書込み
や、荷電粒子センサとの組合せによりそのようなデータ
の読取りにも適用することが可能である。
[Scope of Application of the Invention] The present invention is applicable not only to exposure (drawing) of a semiconductor circuit pattern using an electron beam as explained in the above embodiments, but also to data writing to a recording medium using a charged beam sensitive medium. , it can be applied to reading such data in combination with a charged particle sensor.

具体的には例えば、光ディスクや光カード等の光磁気記
録媒体あるいはマイクロフィルムの記録やトラッキング
等において、書込み用と読出し用の用途に使い分けて用
いることができる。
Specifically, it can be used for writing and reading purposes, for example, in recording and tracking of magneto-optical recording media such as optical disks and optical cards, or microfilm.

また、半導体機能検査用としての電子ビームプローブテ
スタとしてもチップサイズや測定点に応じて電子ビーム
発生源を選択するようにして用いることができる。この
ときは、測定用の電子ビーム発生源の他は出力を禁止し
ておけばよい。
Further, it can be used as an electron beam probe tester for testing semiconductor functions by selecting an electron beam generation source depending on the chip size and measurement point. At this time, it is sufficient to prohibit the output of all electron beam sources other than the measurement electron beam source.

また、複数の用途に用いる場合、各用途で、さらには各
電子ビーム源で、各々出力エネルギーを異るようにする
ことも容易であり、先の実施例に採用して好適である。
In addition, when the present invention is used for a plurality of applications, it is easy to make the output energy different for each application or even for each electron beam source, and this is suitable for use in the previous embodiment.

[発明の効果] 以上説明したように本発明は次のような効果を奏する。[Effect of the invention] As explained above, the present invention has the following effects.

(1)複数の荷電ビーム源により露光等が行なえるため
、処理が迅速である。
(1) Exposure, etc. can be performed using a plurality of charged beam sources, so processing is quick.

(2)複数の荷電ビーム発生源を適確に配置することに
より、発熱やビーム間の干渉の問題を避けることができ
る。また、発熱が極小にできるので装置の耐久性が優れ
ている。
(2) By appropriately arranging a plurality of charged beam generation sources, problems of heat generation and interference between beams can be avoided. Furthermore, since heat generation can be minimized, the durability of the device is excellent.

(3)単一の基板に複数の電子源等を一体的に成形でき
るため、装置の小型化及び高精度化を実現することがで
きる。
(3) Since a plurality of electron sources etc. can be integrally molded on a single substrate, it is possible to realize miniaturization and high precision of the device.

(4)描画(照射)パターンデータを複数バッファを交
互に用いて間断なく各荷電ビーム発生源に転送すること
により、さらに処理速度を向上させることができる。
(4) Processing speed can be further improved by transferring drawing (irradiation) pattern data to each charged beam generation source without interruption by alternately using a plurality of buffers.

(5)荷電ビーム発生源を複数配した単一基板を複数並
列的に配置することにより、さらに処理速度を向上させ
ることができる。
(5) Processing speed can be further improved by arranging a plurality of single substrates having a plurality of charged beam generation sources in parallel.

(6)荷電ビーム発生源を複数配した単一基板を複数直
列的に配置することにより、大きな媒体についてさらに
処理速度を向上させることができる。
(6) By arranging a plurality of single substrates having a plurality of charged beam generation sources in series, it is possible to further improve the processing speed for large media.

(7)予じめ感応媒体を紫外線等で照射しておくことに
より、描画されあるいは書き込まれた情報のアスペクト
比を高めることができる。
(7) By irradiating the sensitive medium with ultraviolet rays or the like in advance, the aspect ratio of drawn or written information can be increased.

(8)電子ビーム放出に際して、電子ビーム発生源の電
子ビーム放出部を紫外線等により照射することにより、
電子ビームの発生効率を高めることができる。また、こ
れによりビーム強度を調整することもできる。
(8) When emitting an electron beam, by irradiating the electron beam emitting part of the electron beam source with ultraviolet rays, etc.
The efficiency of electron beam generation can be increased. Moreover, the beam intensity can also be adjusted by this.

(9)1つの荷電ビーム発生源を複数の荷電ビーム放出
部で構成することにより、低電圧駆動でも大量の電子を
放出することができる。また、ビーム強度を容易に調整
することもでき、例えば、細い線と太い線の描画に対応
させることにより描画速度を向上させることができる。
(9) By configuring one charged beam generation source with a plurality of charged beam emission parts, a large amount of electrons can be emitted even when driven at a low voltage. Furthermore, the beam intensity can be easily adjusted, and for example, the drawing speed can be improved by making it compatible with drawing thin lines and thick lines.

(lO)荷電ビーム発生源に真空遮断壁を設けることに
より、装置を大気中に置くことができ、したがって、例
えば媒体吸着用として真空チャックを用いることができ
る。また、高真空部にセンサ等を設けるようにすればコ
ンタミネーションによる問題を回避することもできる。
By providing a vacuum barrier at the (lO) charged beam source, the device can be placed in the atmosphere and thus a vacuum chuck can be used, for example, for media adsorption. Further, problems caused by contamination can be avoided by providing a sensor or the like in the high vacuum section.

(11)放出ビームのサイズが異なる複数種の荷電ビー
ム発生源を備えることにより、必要とするビームサイズ
に応じて各荷電ビーム発生源を使い分けて用いることが
できる。
(11) By providing a plurality of types of charged beam generating sources with different sizes of emitted beams, each charged beam generating source can be selectively used depending on the required beam size.

(12)各荷電ビーム発生源に偏向手段を設けることに
より、静止状態においても広い範囲を荷電ビーム照射す
ることができ、また、ビーム方向の微調整を精確かつ容
易に行なうことができる。
(12) By providing each charged beam generation source with a deflection means, a wide range can be irradiated with the charged beam even in a stationary state, and fine adjustment of the beam direction can be performed accurately and easily.

(13)時系列的に発した荷電ビームによりアライメン
トマーク等を検出することにより、荷電ビーム間の干渉
の影響なく位置合せすることができ、また、検出ビーム
の区別化が容易である。
(13) By detecting alignment marks and the like using charged beams emitted in a time-series manner, alignment can be achieved without interference between charged beams, and detection beams can be easily distinguished.

(14)荷電ビーム又は該荷電ビームの2次もしくは反
射電子を検出する手段を設けることにより、特別の光源
及びその検出手段を設けなくてもアライメントを行なう
ことができ、装置をより小型化・簡略化することができ
る。
(14) By providing a means for detecting the charged beam or the secondary or reflected electrons of the charged beam, alignment can be performed without providing a special light source and its detection means, making the device more compact and simple. can be converted into

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例に係る荷電ビーム装置を半
導体ウェハの露光に適用した場合の構成を示す概略図、 第2図は、第1図の装置に用い得るヘッドの具体例を示
す部分図で、同図(a)は底面図、同図(b)は同図(
a)のB−B断面図、同図(C)は同図(a)のC−C
断面図、 第3及び4図は、第1図の装置に用い得るヘッドの他の
例を示す部分断面図、 第5図は、第1図の装置の一変形例を示す概略図、 第6図は、第1図の装置の他の変形例を示す模式図、そ
して 第7図は、第1図の装置のさらに他の変形例を示す模式
図である。 MB、MBI、MB2.MB3 :電子ビーム放出ヘッ
ド、ES、ESONES15:電子ビーム発生源、WF
、WFI、WF2 :ウェハ、Ml 〜M8.WM、W
MI NWM7.WMR:アライメントマーク、S1〜
S12:センサ、Xi、X2.Yl、Y2.AD:偏向
電極、CP 1〜CP34.CPn : 1チツプに相
当する露光領域、MS:ステージ、Px、Py。 PG:圧電素子、CPIU:上半分領域、CPIL:下
半分領域、PG:1チツプパターンジエネレータ、MU
、ML:メモリ、GL:基板、R5:高抵抗薄膜、Di
、D2:電極、■S:絶縁層、LP:光源、wRニレジ
スト、FC:フォーカシング用レンズ、’PN:P/N
ジャンクション、EB、EBI〜EB7 :電子ビーム
、CC:制御部、As:検出回路。
FIG. 1 is a schematic diagram showing the configuration of a charged beam device according to an embodiment of the present invention applied to semiconductor wafer exposure, and FIG. 2 shows a specific example of a head that can be used in the device shown in FIG. The figure (a) is a bottom view, and the figure (b) is a partial view.
BB sectional view of a), the same figure (C) is CC of the same figure (a)
3 and 4 are partial sectional views showing other examples of heads that can be used in the device shown in FIG. 1; FIG. 5 is a schematic view showing a modified example of the device shown in FIG. 1; This figure is a schematic diagram showing another modification of the device shown in FIG. 1, and FIG. 7 is a schematic diagram showing still another modification of the device shown in FIG. MB, MBI, MB2. MB3: Electron beam emission head, ES, ESONES15: Electron beam generation source, WF
, WFI, WF2: wafer, Ml to M8. W.M., W.M.
MI NWM7. WMR: Alignment mark, S1~
S12: Sensor, Xi, X2. Yl, Y2. AD: Deflection electrode, CP 1 to CP34. CPn: exposure area corresponding to one chip, MS: stage, Px, Py. PG: piezoelectric element, CPIU: upper half region, CPIL: lower half region, PG: 1 chip pattern generator, MU
, ML: memory, GL: substrate, R5: high resistance thin film, Di
, D2: electrode, ■S: insulating layer, LP: light source, wR resist, FC: focusing lens, 'PN: P/N
Junction, EB, EBI to EB7: Electron beam, CC: Control section, As: Detection circuit.

Claims (1)

【特許請求の範囲】 1、荷電ビームに感応する媒体にパターンデータを供給
するデータ源と、該データ源からのデータに基づき該媒
体に荷電ビームを照射する荷電ビーム発生源と、上記デ
ータ源からのデータを一時蓄え該データを該荷電ビーム
発生源に対し交互に転送する2つ以上のデータ記憶手段
とを具備することを特徴とする荷電ビーム装置。 2、前記各荷電ビーム発生源からの荷電ビームの照射方
向を変える偏向手段を有し、該偏向手段は前記データ源
が供給するデータに基づいて制御される特許請求の範囲
第1項記載の荷電ビーム装置。 3、前記荷電ビーム発生源と前記媒体との相対位置関係
を制御する位置制御手段を有する特許請求の範囲第1項
記載の荷電ビーム装置。 4、前記荷電ビーム発生源の荷電ビームを検出する検出
手段を有する特許請求の範囲第1項記載の荷電ビーム装
置。 5、前記荷電ビーム発生源が複数、単一の基板に配され
ている特許請求の範囲第1項記載の荷電ビーム装置。
[Scope of Claims] 1. A data source that supplies pattern data to a medium sensitive to a charged electric beam, a charged beam generation source that irradiates the medium with a charged electric beam based on data from the data source, and from the data source 1. A charged beam device comprising two or more data storage means for temporarily storing data and alternately transmitting the data to the charged beam generating source. 2. The charging device according to claim 1, further comprising deflection means for changing the irradiation direction of the charged beam from each of the charged beam generation sources, the deflection means being controlled based on data supplied by the data source. Beam device. 3. The charged beam device according to claim 1, further comprising position control means for controlling the relative positional relationship between the charged beam generation source and the medium. 4. A charged beam device according to claim 1, further comprising a detection means for detecting a charged beam from said charged beam generation source. 5. The charged beam device according to claim 1, wherein a plurality of said charged beam generation sources are arranged on a single substrate.
JP10303887A 1987-04-28 1987-04-28 Charged particle beam device Pending JPS63269531A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10303887A JPS63269531A (en) 1987-04-28 1987-04-28 Charged particle beam device
DE3850996T DE3850996T2 (en) 1987-04-28 1988-04-27 Multi-electron beam pattern recorder.
EP88303782A EP0289279B1 (en) 1987-04-28 1988-04-27 A multi-electron-beam pattern drawing apparatus
US07/186,967 US4897552A (en) 1987-04-28 1988-04-27 Multi-electron-beam pattern drawing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10303887A JPS63269531A (en) 1987-04-28 1987-04-28 Charged particle beam device

Publications (1)

Publication Number Publication Date
JPS63269531A true JPS63269531A (en) 1988-11-07

Family

ID=14343494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10303887A Pending JPS63269531A (en) 1987-04-28 1987-04-28 Charged particle beam device

Country Status (1)

Country Link
JP (1) JPS63269531A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153739A (en) * 1981-04-09 1981-11-27 Fujitsu Ltd Exposing method for electron beam
JPS5776837A (en) * 1980-10-30 1982-05-14 Rikagaku Kenkyusho Apparatus for multipile electron beam exposure
JPS6292434A (en) * 1985-10-18 1987-04-27 Mitsubishi Electric Corp Electron beam exposing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776837A (en) * 1980-10-30 1982-05-14 Rikagaku Kenkyusho Apparatus for multipile electron beam exposure
JPS56153739A (en) * 1981-04-09 1981-11-27 Fujitsu Ltd Exposing method for electron beam
JPS6292434A (en) * 1985-10-18 1987-04-27 Mitsubishi Electric Corp Electron beam exposing apparatus

Similar Documents

Publication Publication Date Title
US4974736A (en) Multi-electron-beam pattern drawing apparatus
US4897552A (en) Multi-electron-beam pattern drawing apparatus
WO2006053360A1 (en) Registering device and method for a pattern lock system in a particle-beam exposure apparatus
JPS60254726A (en) Electron image projecting machine
EP0157457B1 (en) Electron image projector
EP0289277B1 (en) An electron beam head
JP2793181B2 (en) Charged particle beam lithography method and apparatus
JP2003045789A (en) Lithographic system and method
EP0780879B1 (en) Electron beam exposure apparatus
JPS63269446A (en) Multi-charged beam element and charged beam apparatus employing the same
JPS63269527A (en) Charged particle beam device
JPS63269526A (en) Charged particle beam device
JPS63269531A (en) Charged particle beam device
JPS63269528A (en) Charged particle beam generation device
JPS63269523A (en) Charged particle beam device
JPS63269447A (en) Charged beam generation apparatus
JPH09134869A (en) Method and device for charged particle beam exposure
JPS63269529A (en) Charged particle beam device
US6680481B2 (en) Mark-detection methods and charged-particle-beam microlithography methods and apparatus comprising same
JPS63269530A (en) Charged particle beam device
JPS63269524A (en) Charged particle beam device
JPS63269448A (en) Charged beam generation apparatus
JPS63269525A (en) Charged particle beam device
US6376137B1 (en) Charged-particle-beam microlithography apparatus and methods including correction of stage-positioning errors using a deflector
JPH06291025A (en) Electron-beam aligner