JPS6326184A - Teletext receiver - Google Patents

Teletext receiver

Info

Publication number
JPS6326184A
JPS6326184A JP17011386A JP17011386A JPS6326184A JP S6326184 A JPS6326184 A JP S6326184A JP 17011386 A JP17011386 A JP 17011386A JP 17011386 A JP17011386 A JP 17011386A JP S6326184 A JPS6326184 A JP S6326184A
Authority
JP
Japan
Prior art keywords
circuit
teletext
display element
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17011386A
Other languages
Japanese (ja)
Other versions
JP2502528B2 (en
Inventor
Hiroyasu Shinpo
新保 博康
Kazumi Kawashima
河島 和美
Yoichi Ishibashi
洋一 石橋
Toyoaki Unemura
豊明 畝村
Tomoji Kondo
近藤 友二
Hidemi Henmi
英身 逸見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17011386A priority Critical patent/JP2502528B2/en
Publication of JPS6326184A publication Critical patent/JPS6326184A/en
Application granted granted Critical
Publication of JP2502528B2 publication Critical patent/JP2502528B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To surely extinguish a display element when the decoding of teletext is not executed by providing a circuit counting a horizontal synchronizing signal applying phase synchronization to the selfoscillation and a character multiplex reception display controlling circuit comprising a circuit initializing the counting circuit by a register output of an I/O port. CONSTITUTION:A counting circuit 304 counts up and overflows, and its output H goes to a H level for nearly 1sec, then a control signal J remains at the H level. Since a (n+4)th packet is a packet of an encoding transmission system, the counting circuit 304 is reset. If no character signal is inputted after the (n+1)th period, since a signal G resetting the counting circuit 304 remains at a L level, the output H of the counter circuit 304 goes to the H level after 1sec, one pulse is outputted at a reset output I, the control signal J of the display element goes to the L level and the display element extinguishes. Thus, the display element is not blinked in a short time by an operating signal and when the teletext is not received, the display element is surely extinguished.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は文字多重放送受信機に関するものである。[Detailed description of the invention] Industrial applications The present invention relates to a teletext receiver.

従来の技術 近年、テレビ電波の垂直帰線期間に文字信号を多重する
文字放送が始まり本格的に普及してきている。文字放送
は、テレビ電波の送出時間全てにわたって多重して送ら
れているのではない。放送局によっては文字放送サービ
スを行なっていない局も存在する。
2. Description of the Related Art In recent years, teletext broadcasting, in which character signals are multiplexed during the vertical retrace period of television radio waves, has begun and has become widespread. Teletext broadcasts are not multiplexed and sent over the entire transmission time of television waves. Some broadcast stations do not provide teletext service.

従って、文字放送受信機に於ては現在文字放送が行なわ
れており、受信が可能であるかどうかを表示素子等によ
って使用者に認識できる様にしている。
Therefore, teletext receivers currently perform teletext broadcasting, and a display element or the like allows the user to recognize whether teletext broadcasting is possible.

以下図面を参照しながら、従来の文字多重放送受信機に
於ける文字放送が行なわれていることを示す文字放送表
示の一例について説明する。
An example of a teletext display indicating that a teletext broadcast is being performed in a conventional teletext receiver will be described below with reference to the drawings.

第4図は上記従来例を示す文字多重受信機の再成を示す
ブロック図である。
FIG. 4 is a block diagram showing the regeneration of the conventional text multiplex receiver.

第4図に於て、1は同期分離回路であり、ビデオ信号A
より水平同期信号と垂直同期信号を抜き取る。水平同期
信号は、自助発振に、ビデオより抜き取った放送波の水
平同期信号で位相同期制御したものであり、無信号時は
自動発振でパルスが出力される。2は波形等化1文字信
号分離回路、4は表示クロック発生回路、5は表示制御
、バス制御回路、6はカラーメモリ、7はパターンメモ
リ、8はカラーマトリックス回路、9は付加音インタフ
ェース回路、10は付加音デコーダ回路、11は文字信
号復号処理用マイクロプロセッサ(CPU欠12は文字
信号復号処理の為のプログラムのROM・13はワーク
RAM、14はバッフlRAM、15は符号情報よシバ
ターン情報に変換する為のキャラクタジェネレータ、1
6は番組選択等を指示するキーボード、17はキーボー
ドよシの信号入力を11のマイクロプロセッサへデータ
を変換して接続する為のキーボードインタフェース回路
、18はテレビの信号と文字信号を切替る為の切換回路
、19は文字放送が行なわれているかどうかを11のマ
イクロプロセッサが判断して表示素子を点灯する為のレ
ジスタよりなるI10ボート、20は表示素子とそのド
ライバである。
In FIG. 4, 1 is a synchronization separation circuit, and the video signal A
Extract the horizontal sync signal and vertical sync signal. The horizontal synchronization signal is a phase-synchronized control of self-assisted oscillation using the horizontal synchronization signal of the broadcast wave extracted from the video, and when there is no signal, pulses are output by automatic oscillation. 2 is a waveform equalization single character signal separation circuit, 4 is a display clock generation circuit, 5 is a display control and bus control circuit, 6 is a color memory, 7 is a pattern memory, 8 is a color matrix circuit, 9 is an additional sound interface circuit, 10 is an additional sound decoder circuit, 11 is a microprocessor for character signal decoding processing (CPU chip 12 is a ROM for a program for character signal decoding processing, 13 is a work RAM, 14 is a buffer RAM, 15 is for code information and shiba turn information) Character generator for conversion, 1
6 is a keyboard for instructing program selection, etc.; 17 is a keyboard interface circuit for converting and connecting the signal input from the keyboard to the microprocessor in 11; and 18 is for switching between television signals and character signals. A switching circuit 19 is an I10 port consisting of a register for a microprocessor 11 to judge whether teletext broadcasting is being carried out and turns on a display element, and 20 is a display element and its driver.

以上のように再成された文字多重放送受信機の文字放送
が受信可能であることを表示する回路について説明する
。ビデオ信号入力人より2の波形等に文字信号分離回路
で、垂直帰線消去区間のうち文字信号の重畳区間を1の
同期分離回路の出力でゲートして文字信号を抜き取り2
値信号とする。
A circuit for displaying that the teletext broadcasting receiver regenerated as described above is capable of receiving teletext will be described. From the video signal input, use the character signal separation circuit to extract the character signal from the waveform of 2 by gating the superimposed section of the character signal in the vertical blanking section with the output of the sync separation circuit 1.
Let it be a value signal.

この信号を3の誤り訂正回路へ送り、伝送路上で生じた
誤まりの訂正を行なう。この誤シ訂正終了後の受信デー
タよシ、11のCPU、12のプログラムROM、13
のワークRAM、14のバッファRAM、15のキャラ
クタジェネレータ、等よシなる復号処理部でデータ処理
を行ない、6カラーメモリー7のパターンメモリへ表示
すべき図形、文字情報を5の表示制御回路を経由して書
込で文字放送画面を復号表示する。伝送されてきたデー
タで付加音に関するものは、付加音インタフニス9を介
して1oの音デユーダ回路へ転送して付加音を復号して
、音を発生させる。文字多重放送サービスが行なわれて
いることを判断して、文字多重放送が受信可能であるこ
とを表示するのに従来は、誤り訂正された受信データを
復号処理するに当って、データパケットのサービス識別
(SI)を11のマイクロプロセッサが判定して、パタ
ーン伝送方式が符号化伝送方式か、運用信号であるかを
判別して、第4図、19のI10ポートのレジスタに表
示素子を点灯又は消灯すべくデータを書込むことで行な
っていた。
This signal is sent to the error correction circuit 3, and errors occurring on the transmission path are corrected. The received data after this error correction is completed, 11 CPUs, 12 program ROMs, 13
Data processing is performed in a decoding processing section such as a work RAM of 14, a buffer RAM of 14, a character generator of 15, etc., and graphics and character information to be displayed are sent to the pattern memory of 6 color memories 7 via a display control circuit of 5. Decode and display the teletext screen by writing. The transmitted data relating to the additional sound is transferred to the sound duder circuit 1o via the additional sound interface 9, and the additional sound is decoded to generate sound. Conventionally, in order to determine that a teletext service is being provided and to display that teletext can be received, the data packet service is used to decode error-corrected received data. The microprocessor of 11 judges the identification (SI) and determines whether the pattern transmission method is a coded transmission method or an operational signal, and lights up or lights up the display element in the register of the I10 port of 19 in FIG. This was done by writing data to turn off the light.

発明が解決しようとする問題点 しかしながら上記のような再成では、以下の問題点が存
在する。現在、文字多重放送の番組再成上、多重するパ
ケットに運用信号が送られていると伴に、番組の隙間を
うめるのに運用信号を挿入していることがある。
Problems to be Solved by the Invention However, the above-mentioned regeneration has the following problems. Currently, when regenerating teletext programs, operational signals are sent to multiplexed packets, and operational signals are sometimes inserted to fill gaps in the program.

従って、垂直帰線期間に重畳されている受信データを1
1のマイクロプロセッサが取込で、垂直期間ごとにサー
ビス識別(SI )を判断して、I10ポートを制御す
ると数垂直期間にわたって文字放送サービスが行なわれ
ているにもかかわらず消灯する期間がある。つ1り表示
素子が点滅してし゛まうという事があった。この状態を
説明するのが第5図である。Dは垂直同期信号、Eは壬
直帰組期間に重畳されたデータパケットを示す。nは符
号化伝送方式を示すSIを持ったパケット、n+1〜n
 + 3は運用信号のパケット、n + 4は符号化伝
送方式のパケットである。第4図11のマイクロプロセ
ッサは、各垂直期間ごとに割込処理でサービス識別(S
I)を判定して19の表示用110ボートを制御するの
でnのデータパケットが来てからn+1のデータパケッ
トまでが表示素子が点灯し、n+1〜n+3のデータパ
ケットは消灯し、n + 4で又点灯することとなって
表示が点滅する。
Therefore, the received data superimposed on the vertical retrace period is
When the microprocessor 1 determines the service identification (SI) for each vertical period and controls the I10 port, there is a period in which the light is turned off even though the teletext service is being provided for several vertical periods. In some cases, the display element would blink. FIG. 5 explains this state. D indicates a vertical synchronization signal, and E indicates a data packet superimposed on the direct return period. n is a packet with SI indicating the encoded transmission method, n+1 to n
+3 is a packet of the operational signal, and n+4 is a packet of the encoded transmission method. The microprocessor in FIG. 411 performs service identification (S
Since the 110 ports for display are controlled by determining I), the display element lights up from the arrival of data packet n to data packet n+1, turns off for data packets n+1 to n+3, and turns off at n+4. The light will turn on again and the display will blink.

アンテナケーブルの接続がはずされたり、アダプター形
式の文字多重受信機においてはビデオ信号入力がはずさ
れた時に、そのタイミングによっては文字多重画面の復
号ができないのに、表示素子が点灯したままとなってし
まうことが起っていた。
Depending on the timing, when the antenna cable is disconnected or the video signal input is disconnected from an adapter-type text multiplex receiver, the display element may remain lit even though the text multiplex screen cannot be decoded. Something was happening.

第5図に合せてその状、虚を示す。n + 1のデータ
パケットを取込で、SIを判定して点灯処理をした後の
X時点でビデオ信号入力がケーブルがはずれるといった
理由で断になった場合、マイクロプロセソサが割込によ
る判定処理を行なえない為に点灯したままとなる。Fは
I10ポートよりの表示素子制御信号を示す。
The state and imaginary state are shown in Figure 5. If the video signal input is cut off due to a cable being disconnected at point X after taking in data packets n + 1, determining the SI, and performing the lighting process, the microprocessor will perform the determination process using an interrupt. It remains lit because it cannot be performed. F indicates a display element control signal from the I10 port.

本発明は上記問題点例鑑み、文字多重放送サービスが行
なわれている時に表示素子が点滅することがなく、文字
多重放送が受信できていない時は確実に消灯される文字
多重受信表示手段を有する文字多重放送受信機を提供す
るものである。
In view of the above-mentioned problems, the present invention has a teletext reception display means that does not cause the display element to blink when a teletext service is being provided, and is turned off reliably when the teletext service cannot be received. The present invention provides a teletext receiver.

問題点を解決するための手段 上記問題点を解決するために本発明は、自励発振に位相
同期をかけた水平同期信号を計数する回路とその計数回
路をI10ポートのレジスタ出力で初期化する回路より
なる文字多重受信表示制御回路と、I10ポートと表示
素子とそのドライバ回路を備えたものである。
Means for Solving the Problems In order to solve the above problems, the present invention initializes a circuit that counts a horizontal synchronization signal obtained by applying phase synchronization to self-excited oscillation, and the counting circuit using a register output from the I10 port. It is equipped with a character multiplex reception display control circuit consisting of a circuit, an I10 port, a display element, and its driver circuit.

作用 本発明は上記再成により、マイクロプロセッサが、I1
0ポートを介して、水平同期信号の計数回路を初期化す
ることKよって表示素子を点灯させ、計数回路で定めら
れた時間以上、文字放送が受信されない時は計数回路よ
シの出力で消灯するようにでき、運用信号等によって表
示素子が短時間に点滅したりすることなく、文字放送が
受信できなくなった時は確実に消灯する文字多重放送受
信表示を行なえることとなる。
Operation The present invention allows the microprocessor to perform I1 by the above-mentioned regeneration.
Initialize the counting circuit for the horizontal synchronization signal through the 0 port, thereby turning on the display element, and turning it off by the output of the counting circuit when no teletext is received for a period of time set by the counting circuit. Therefore, the display element does not blink for a short time due to operation signals, etc., and it is possible to display a teletext broadcast reception in which the light is reliably turned off when the teletext cannot be received.

実施例 以下本発明の一実施例について図面を参照しながら説明
する。第1図は本発明の文字多重放送受信機のブロック
図を示す。7〜204では従来例と同一である。3oは
文字多重放送受信表示制御回路、Bは水平同期信号、C
は表示クロックである。第2図は文字多重放送受信表示
を詳述する具体回路例である。19はI10ポートであ
り191のフリップフロップよりなる。Kはデータライ
ンであり、Lはレジスタへの書込パルスである。
EXAMPLE An example of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of a teletext receiver according to the present invention. 7 to 204 are the same as the conventional example. 3o is a teletext broadcasting reception display control circuit, B is a horizontal synchronization signal, C
is the display clock. FIG. 2 is a detailed circuit example illustrating teletext reception display. 19 is an I10 port, which is made up of 191 flip-flops. K is the data line and L is the write pulse to the register.

3oは文字多重放送受信表示制御回路であり、304は
水平同期信号Bを計数する計数回路、301.302は
書込パルスを遅延させるフリップフロップ、303はN
OR回路でありレジスタの出力と遅延された書込パルス
のゲートを取ってリセット信号Gとなし304の計数回
路のリセット端子へ接続されている。306,307+
7)NOR回路と308の7リツプフロツプでセットリ
セット回路を再成しておシ、306のNOR回路の一端
はリセット信号Gが入力されておシ上記セットリセット
回路のセット信号となっている。307の一端は305
のAND回路の出力が接続されておシ、上記セットリセ
ット回路のリセット信号となっている。306のAND
回路には、計数回路の出力Hと水平同期信号Bが入力さ
れている。
3o is a teletext reception display control circuit, 304 is a counting circuit that counts horizontal synchronizing signal B, 301 and 302 are flip-flops that delay write pulses, and 303 is N
It is an OR circuit, and the output of the register and the gate of the delayed write pulse are connected to the reset signal G and the reset terminal of the counting circuit 304. 306,307+
7) A set-reset circuit is regenerated using a NOR circuit and a 7-lip flop 308, and one end of the NOR circuit 306 receives a reset signal G, which serves as a set signal for the above set-reset circuit. One end of 307 is 305
The output of the AND circuit is connected and serves as a reset signal for the set-reset circuit. 306 AND
The output H of the counting circuit and the horizontal synchronization signal B are input to the circuit.

308の出力Jは201の抵抗を介して202のトラン
ジスタのベースへ接続されている。トランジスタ202
のエミッタは接地され、コレクタは抵抗203を介して
表示素子204へ接続されている。
The output J of 308 is connected to the base of the transistor 202 via the resistor 201. transistor 202
The emitter is grounded, and the collector is connected to the display element 204 via a resistor 203.

以上のように再成された文字多重受信表示回路の動作に
つき第3図を参照しながら説明する。
The operation of the character multiplex reception display circuit regenerated as described above will be explained with reference to FIG.

D、Xは従来例で説明したものと同じ信号である。D and X are the same signals as explained in the conventional example.

11のマロクロプロセッサは取込だデータのサービスJ
Ili別(3工)を判定してnのデータパケットの時に
19のI10ポートのレジスタ191へI H/を書込
、191の反転出力は303のNOR回路で書込パルス
Lを遅延した信号とゲートされ、第3図のGのような正
パルスとなり計数回路304を初期化する。それと伴に
セットリセット回路を七ノ)Lで表示素子の制御信号J
を′H′にして表示素子204を点灯させる。n+1〜
n+3のパケットでは運用信号であるのでレジスタ19
1へ′L′を書込んで、リセ7)パルスGが出力きれな
い。304の計数回路はカウントアツプするが、計数回
路がオーバーフローしてその出力Hが′Hルヘルするの
は1秒程度に定めであるのでJは′H′となったままで
ある。n+4のパケットでは符号化伝送方式のパケット
であるので計数回路はりセットされる。n+1以後で文
字信号が入力されなかった時は計数回路をリセツトする
信号Gが′L′の1まなので、1秒以後になると計数回
路の出力Hが′Hルベルと々っで、セットリセット回路
のリセクト出カニにパルスが出力され、表示素子の制御
信号JがL Llレベルとなって表示素子が消灯するこ
とになる。従って従来例のように運用信号によって表示
素子が短時間に点滅することなく、文字放送が受信でき
なくなった時は確実に消灯することができる。
11 Marocro Processor is a service for imported data.
Determine Ili (3 steps) and write IH/ to the register 191 of the I10 port of 19 at the time of data packet n, and the inverted output of 191 is a signal obtained by delaying the write pulse L by the NOR circuit of 303. It is gated and becomes a positive pulse like G in FIG. 3, which initializes the counting circuit 304. At the same time, the set/reset circuit is set to the control signal J for the display element using L.
is set to 'H' and the display element 204 is turned on. n+1~
Since the n+3 packet is an operational signal, it is registered in register 19.
Write 'L' to 1 and reset 7) Pulse G cannot be output enough. The counting circuit 304 counts up, but since the counting circuit overflows and its output H reaches ``H'' for about one second, J remains at ``H''. Since the n+4 packet is a coded transmission packet, the counting circuit is set. When no character signal is input after n+1, the signal G that resets the counting circuit is up to 1 of 'L', so after 1 second, the output H of the counting circuit jumps to 'H level' and the set reset circuit is reset. A pulse is output to the reset output of the display element, and the control signal J for the display element becomes LL level, causing the display element to turn off. Therefore, the display element does not blink for a short time due to the operation signal as in the conventional example, and can be surely turned off when teletext cannot be received.

発明の効果 以上のように本発明は、自励発振に入力ビデオ信号を同
期分離して得られる水平同期信号で位相同期をかけて再
成した水平同期信号を計数する計数回路と該計数回路を
、文字放送データを復号する為のマイクロプロセッサが
、文字放送の有無を判定して、その結果を出力するI1
0ポートで、文字放送が行なわれている時はリセットす
るようになす文字多重放送受信表示回路を設けることに
よって、符号化伝送方式のパケットに続いて短時間運用
信号パケットが挿入されても文字多重受信表示の表示素
子が短時間点滅することなく、文字放送の復号が行なえ
なくなった時は確実に消灯する文字多重受信表示手段を
有する文字多重放送受信機を得られて有用である。
Effects of the Invention As described above, the present invention provides a counting circuit for counting the regenerated horizontal synchronizing signal by applying phase synchronization with the horizontal synchronizing signal obtained by synchronously separating an input video signal to self-excited oscillation, and the counting circuit. , I1 in which a microprocessor for decoding teletext data determines the presence or absence of teletext and outputs the result.
By providing a teletext reception display circuit that resets when a teletext broadcast is being performed on the 0 port, even if a short-time operation signal packet is inserted following a coded transmission packet, the teletext transmission will continue. It is useful to be able to obtain a teletext broadcasting receiver having a teletext reception display means that does not cause the reception display display element to blink for a short period of time and turns off reliably when teletext cannot be decoded.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における文字多重受信機の再
成を示すブロック図、第2図は文字多重受信表示制御回
路部の一実施例を示す回路図、第3図はその動作を説明
する為の波形図、第4図は従来の文字多重受信表示回路
を持つ文字多重受信機のブロック図、第5図はその動作
を説明する波形図である。 19・・・・・・I10ボート、2o・・・・・・表示
素子駆動回路、30・・・・・・文字多重放送受信表示
制御回路、191・・・・・・レジスタ、304・・・
・・・計数回路、308・・・・・・Dフリップフロッ
プ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 p −++   +  い の         。 LLI  Φ ヱ +−+h
第 4 図 !
FIG. 1 is a block diagram showing the regeneration of a text multiplex receiver in an embodiment of the present invention, FIG. 2 is a circuit diagram showing an embodiment of the text multiplex reception display control circuit, and FIG. 3 shows its operation. FIG. 4 is a block diagram of a conventional character multiplex receiver having a character multiplex reception display circuit, and FIG. 5 is a waveform diagram for explaining its operation. 19...I10 boat, 2o...Display element drive circuit, 30...Teletext broadcast reception display control circuit, 191...Register, 304...
...Counting circuit, 308...D flip-flop. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 p -++ + Ino. LLI Φ ヱ +-+h
Figure 4!

Claims (1)

【特許請求の範囲】[Claims] 自励発振に入力ビデオ信号を同期分離して得られる水平
同期信号で位相同期をかけて再成した水平同期信号を計
数する計数回路と、該計数回路を文字放送データを復号
する為のマイクロプロセッサが、パケットデータのサー
ビス識別符号によって、文字放送の有無を判定して、そ
の結果を出力する出力ポートよりの出力で初期化する回
路と、前記計数回路の出力でリセットし、出力ボートよ
りの出力でセットするセットリセット回路と、その出力
で表示素子駆動回路を介して表示素子を駆動して、文字
多重放送受信表示を行なう文字多重放送受信表示回路部
を備えたことを特徴とする文字多重放送受信機。
A counting circuit that counts the regenerated horizontal sync signal by applying phase synchronization to the horizontal sync signal obtained by synchronously separating the input video signal from self-excited oscillation, and a microprocessor that uses the counting circuit to decode teletext data. However, there is a circuit that determines the presence or absence of teletext based on the service identification code of the packet data and initializes it with the output from the output port that outputs the result, and a circuit that resets it with the output of the counting circuit and outputs the result from the output port. A teletext broadcasting system comprising: a set reset circuit for setting a teletext broadcast, and a teletext broadcast reception display circuit section that drives a display element with its output via a display element drive circuit to display a teletext broadcast reception display. Receiving machine.
JP17011386A 1986-07-18 1986-07-18 Teletext receiver Expired - Fee Related JP2502528B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17011386A JP2502528B2 (en) 1986-07-18 1986-07-18 Teletext receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17011386A JP2502528B2 (en) 1986-07-18 1986-07-18 Teletext receiver

Publications (2)

Publication Number Publication Date
JPS6326184A true JPS6326184A (en) 1988-02-03
JP2502528B2 JP2502528B2 (en) 1996-05-29

Family

ID=15898878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17011386A Expired - Fee Related JP2502528B2 (en) 1986-07-18 1986-07-18 Teletext receiver

Country Status (1)

Country Link
JP (1) JP2502528B2 (en)

Also Published As

Publication number Publication date
JP2502528B2 (en) 1996-05-29

Similar Documents

Publication Publication Date Title
KR0132565B1 (en) Date and time correcting method
KR960706746A (en) Information Data Frame Receiving System, Multi-Service Data Receiver Architecture and Digital Program Receiving Method (MULTI-SERVICE DATA RECEIVER ARCHITECTURE)
US4613979A (en) Continuous, automatic reset of synchronous data receiver upon detection of loss of sync
JPS6326184A (en) Teletext receiver
JPH0332182A (en) Teletext decoder
JPH0690439A (en) Data decoder
US6424378B1 (en) Method for the acquistion of data from a video signal
EP0496589A2 (en) CODEC synchronisation
JPH09505192A (en) Serial digital data signal processing method
JPS6246384Y2 (en)
JPH08340310A (en) Advertisement display method in multiple broadcast receiver
JP2848229B2 (en) Receiver circuit
JPS6040067Y2 (en) Reception determination device for multiplexed signals
JP2684514B2 (en) Satellite broadcasting subtitle burning system
JPS6254270B2 (en)
KR910002605B1 (en) On screen display method and device using teletext display function
JP2578686B2 (en) MUSE signal receiver
JPH0239627A (en) Error correcting circuit
KR970003788B1 (en) Auto reset method and device in image decoding system
JPS6059883A (en) Television receiver
JPH10200828A (en) Tv receiver for moving body
JPH01135880U (en)
JPH06101717B2 (en) Frame signal generation circuit
JPH0888840A (en) Teletext system discrimination device
JPH0292273U (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees