JPS63260208A - Digital agc system - Google Patents

Digital agc system

Info

Publication number
JPS63260208A
JPS63260208A JP9312587A JP9312587A JPS63260208A JP S63260208 A JPS63260208 A JP S63260208A JP 9312587 A JP9312587 A JP 9312587A JP 9312587 A JP9312587 A JP 9312587A JP S63260208 A JPS63260208 A JP S63260208A
Authority
JP
Japan
Prior art keywords
signal
agc
digital
smoothed
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9312587A
Other languages
Japanese (ja)
Inventor
Tetsuo Ikeda
哲夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP9312587A priority Critical patent/JPS63260208A/en
Publication of JPS63260208A publication Critical patent/JPS63260208A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a sound signal with less sense of distortion even in a high speed signal transmission system by extracting an AGC signal, multiplying it with an input signal so as to obtain an output signal subjected to automatic gain control thereby decreasing the attack time. CONSTITUTION:The AGC signal smoothed by a smoothing filter of an AGC loop is inputted through a limiter 11 to a function device 12 which controls exponentially the signal in the digital AGC system. Through the constitution above, a reference value from a reference value generator 6 is impressed to an adder 5 and a control force alpha is impressed to a multiplier 7. Then the smoothed AGC signal X is fed to the function device 12 through the limiter 11. In this case, in constituting the function device 12 by a most basic exponential function y=10<x>, the output signal Y of the function device 12 changes from 0.01 to 1.00 when the smoothed AGC signal X varies from -2 to 0. Thus, the Y signal is changed very minutely against the change in the X signal and the AGC operation is quickened against the change to reduce the attack time.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明はデジタルAGC方式に係り、特にS S 8
 (C11,AM)変調波の受信に好適な高速信号処理
分野のAGC方式にIWlするものである。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial application field This invention relates to a digital AGC system, and in particular to an SS8
(C11, AM) This is an IWl application to the AGC method in the field of high-speed signal processing suitable for receiving modulated waves.

(ロ)従来技術 デジタルA G C(Automatic Ga1n 
Control)方式はSSB無1無機1機M受信機の
変調波信号などの高周波信号や広帯域伝送システムに使
われ、アナログAGC方式に比ベデジタル処理の方が動
作が安定であること、また回路構成が小ざ〈構成される
等の利点があるので、デジタルAGC方式が多く採用さ
れるようになって来た。
(b) Conventional technology Digital AGC (Automatic Ga1n)
The Control) method is used for high frequency signals such as modulated wave signals of SSB 1 inorganic 1 M receivers and wideband transmission systems, and the fact that digital processing is more stable than the analog AGC method, and the circuit configuration is The digital AGC method has come to be widely adopted because it has advantages such as a small structure.

第3図に従来のデジタルAGC方式の@路構成を示す、
この@路桐成は1次フィードバック・ループを形成し、
入力信号は入力端子1に供給され乗算器2で制御され、
AGCが施された出力信号として出力端子3に出力され
るようになっていた。
Figure 3 shows the @path configuration of the conventional digital AGC system.
This @Rokirinari forms a first-order feedback loop,
The input signal is supplied to input terminal 1 and controlled by multiplier 2,
It was designed to be outputted to the output terminal 3 as an output signal subjected to AGC.

この入力信号が何らかの原因で急激に変化した場合、予
め定められた一足の出力レベルになるように自動的に利
得制御され、平滑された出力信号を得ることができ、ま
た、出力信号はレベル検出器4に供給され、サンプリン
グ周期Tのサンプリング出力レベルを検出する。検出さ
れた各サンプリング周期は絶対値に冒き換えられ、絶対
値として加算器5に供給される。加算器5の他の一方に
は基準値発生器6より予め定められた基準値が加えられ
ている。加算器5は検出されたサンプリング出力の絶対
値と基準値゛との差をとり、差信号値として乗算器7に
供給されるようにしていた。
If this input signal suddenly changes for some reason, the gain is automatically controlled to a predetermined output level, and a smoothed output signal can be obtained. The sampling output level of the sampling period T is detected. Each detected sampling period is converted into an absolute value and supplied to the adder 5 as the absolute value. A predetermined reference value is added to the other end of the adder 5 by a reference value generator 6. The adder 5 takes the difference between the absolute value of the detected sampling output and the reference value, and supplies it to the multiplier 7 as a difference signal value.

一方、乗算器7は制御信号発生8より制御信号が供給さ
れ、前記差信号と乗算される。このI!III信号はA
GC回路の時定数を決める制御力αとして動作する。こ
の乗算器7の出力は加算器9に送出するが、加算器9は
サンプリング周期Tに等しいA延V!間を有する遅延回
910とともに平滑用フィルターを形成し、乗算器7の
出力を平滑する。
On the other hand, the multiplier 7 is supplied with a control signal from the control signal generator 8 and multiplied by the difference signal. This I! III signal is A
It operates as a control force α that determines the time constant of the GC circuit. The output of this multiplier 7 is sent to an adder 9, which has an A delay V! equal to the sampling period T! A smoothing filter is formed together with a delay circuit 910 having a delay time, and the output of the multiplier 7 is smoothed.

この平滑出力はリミッタ−回路11を経由してAGC信
号となって乗算器2に供給される。入力信号は乗算器2
でAGC信号を乗算し、自動利得制御された出力信号と
なって出力端子3に送出される様になっている。
This smoothed output is supplied to the multiplier 2 via the limiter circuit 11 as an AGC signal. The input signal is multiplier 2
The AGC signal is multiplied by the AGC signal, and the output signal is automatically gain controlled and sent to the output terminal 3.

蔦3図は一次のフィードバック・ループを形成したデジ
タルAGC方式であるが、AGC動作を急峻にしA G
 C9tJ果を発揮する目的で二次、または三次(高次
)フィードバック・ループを採用する場合もあるが、高
次のフィードバック・ループにすると発振しやすく不安
定な回路構成になるので、一般には一次フイードバック
・ループを形成し、安定なAGC動作を行なう回路構成
が使われている。
Figure 3 shows a digital AGC system that forms a first-order feedback loop, but the AGC operation is made steeper and A
In some cases, a second-order or third-order (higher-order) feedback loop is used to achieve the C9tJ effect, but a higher-order feedback loop tends to oscillate and result in an unstable circuit configuration, so in general, a first-order feedback loop is used. A circuit configuration is used that forms a feedback loop and performs stable AGC operation.

(ハ)発明が解決しようとする問題点 しかし、上記した従来のものにおいては、アタック・タ
イム即ち、入力信号が何らかの原因で急激に大きくなっ
た場合、出力信号が予め定められた一定レベルに制御さ
れるまでの時間が長くなる欠点があった。
(c) Problems to be solved by the invention However, in the conventional devices described above, the attack time, that is, when the input signal suddenly increases for some reason, the output signal is controlled to a predetermined constant level. The disadvantage is that it takes a long time to complete the process.

また、デジタル・デークの伝送を忠実に保持し、且つA
GC動作を良好に行うためにはAGCルーフの時定数を
大きくすることが必要である。AGCループの時定数は
サンブリジグ周期Tと制御力αlこよって決められるが
、周期下が一定である場合は制御力aを大きくすると、
変動が大きくなり時定数は小ざくなる。逆に制御力αを
小ざくすると時定数は大きくなる。即ち、時定数を大き
くするためには制御力αを小さくしなければいけないが
、制御力αを小さくするとデジタル・デークのヒツト精
度が低くなり、更に制御力αを小さくすると乗算器7の
出力が零となって、AGC動作をしなくなるという欠点
があった。
In addition, it is possible to faithfully maintain the transmission of digital data, and
In order to perform the GC operation well, it is necessary to increase the time constant of the AGC roof. The time constant of the AGC loop is determined by the sampling period T and the control force αl, but if the lower period is constant, increasing the control force a,
The fluctuation becomes larger and the time constant becomes smaller. Conversely, when the control force α is reduced, the time constant becomes larger. That is, in order to increase the time constant, it is necessary to reduce the control force α, but if the control force α is reduced, the accuracy of the digital data will decrease, and if the control force α is further reduced, the output of the multiplier 7 will decrease. There was a drawback that the value became zero and the AGC operation stopped.

アタック・タイムが長くなると1例えば無!II!のS
S8変調波信号路に従来のデジタルAGC方式の回路を
用いると、比較的アタック・タイムが長く、検波された
音声信号が歪感の大きな信号になる欠点があった。
If the attack time is long, 1 For example, nothing! II! S of
When a conventional digital AGC type circuit is used in the S8 modulated wave signal path, the attack time is relatively long, and the detected audio signal has the drawback of becoming a signal with a large sense of distortion.

この発明は上記した点を鑑みてなされたものであり、そ
の目的とするところはアタック・タイムを短かくし、高
速信号伝送システムにおいても歪感の少ない音声信号を
得ることのできるデジタルAGC方式を提供することに
ある。
This invention was made in view of the above points, and its purpose is to provide a digital AGC method that can shorten the attack time and obtain audio signals with less distortion even in high-speed signal transmission systems. It's about doing.

(ニ)問題を解決するための手段 この発明に係るデジタルAGC方式は入力信号をサンプ
リング周期でレベル検出する検出手段と、基準値を加算
し制御信号で乗算して平滑フィルターで平滑する平滑手
段と、I数器を経由してアタック・タイムを短縮する手
段とを備えて、AGC信号を抽出し入力信号と乗算して
、自動利得制御された出力信号を得るようfこしたこと
を特徴とするデジタルAGC方式である。
(d) Means for Solving the Problem The digital AGC method according to the present invention includes a detection means for detecting the level of an input signal at a sampling period, and a smoothing means for adding a reference value, multiplying it by a control signal, and smoothing it with a smoothing filter. , means for shortening the attack time via an I multiplier, and the AGC signal is extracted and multiplied by the input signal to obtain an automatically gain-controlled output signal. It is a digital AGC method.

(ホ)作用 デジタルAGC方式の入力回路に供給された入力信号は
、サンプリング周期Tで絶対値に置き損え、基準値との
差をとって、入力信号の変化iiを通出する。このサン
プリングされた変化量は制御力αで乗算され、利得1I
IIiIIを施し、上記サンプリング周期Tに合わせた
遅延回路と、加算器とで形成される平滑フィルターを通
し平滑される。
(E) The input signal supplied to the input circuit of the operational digital AGC method is misplaced at the absolute value in the sampling period T, and the difference from the reference value is taken to output the change ii of the input signal. This sampled amount of change is multiplied by the control force α, resulting in a gain of 1I
IIIiII, and is smoothed through a smoothing filter formed by a delay circuit matching the sampling period T and an adder.

平滑された変化・量は関数器(指数間数器)によって、
指数m数的lこIIJIIlされ、広帯域高速伝送を可
能にし、AGC動作を高速化しアクツク・タイムを小さ
くすることができる。
The smoothed change/quantity is calculated using a function unit (exponential unit).
It is possible to perform broadband high-speed transmission, speed up the AGC operation, and shorten the active time.

(へ)実施例 この発明に係るデジタルAGC方式の実施例を篤1図に
基づき説明する。
(f) Embodiment An embodiment of the digital AGC system according to the present invention will be explained based on FIG.

N1図は篤3図と同一回路を示す部分は同符号で示した
。12は開数器である。この開数器12は指数開数ある
いは、指数開数の変形等の相当機能を持った開数を採用
する。
In Diagram N1, parts showing the same circuits as in Diagram Atsushi 3 are indicated by the same symbols. 12 is a divisor. This divisor 12 employs an exponential numerical value or a numerical value having a corresponding function such as transformation of an exponential numerical value.

第1図は第3図の従来のデジタルAGC方式に対し、開
数器12を付加したものである。即ち、入力端子1、乗
算器2、出力端子3、サンプリング周期Tで検出するレ
ベル検出器4、加算器5、基準値発生器6、乗算器7、
制御信号発生器8、加算器9、サンプリング周期下の遅
延回路10、リミッタ11により構成され、加算器5は
基準値発生器6からの基準値が、乗算器7には制御力α
が印加されている回路構成部分は、従来のデジタルAG
C方式(蔦3図)と同じである。
FIG. 1 shows the conventional digital AGC system shown in FIG. 3 with a multiplier 12 added thereto. That is, an input terminal 1, a multiplier 2, an output terminal 3, a level detector 4 that detects at a sampling period T, an adder 5, a reference value generator 6, a multiplier 7,
Consisting of a control signal generator 8, an adder 9, a delay circuit 10 under the sampling period, and a limiter 11, the adder 5 receives the reference value from the reference value generator 6, and the multiplier 7 receives the control force α.
The circuit component to which is applied is a conventional digital AG
This is the same as method C (Fig. 3).

AGCループの平滑用フィルターで平滑されたAGC信
号信号−ミッタ11を通して開数器12に供給する。今
、例えば鏝も基本的な指数開数V・10mで開数器12
を構成した時、平滑されたAGC信号信号−2から0ま
で変化した時、開数器12の出力信号yは0.01から
1.00まで変化することになる。
The AGC signal smoothed by the smoothing filter of the AGC loop is supplied to the multiplier 12 through the transmitter 11. Now, for example, the trowel is also a basic exponential number V・10m, and the number multiplier is 12.
When the smoothed AGC signal changes from -2 to 0, the output signal y of the multiplier 12 changes from 0.01 to 1.00.

y信号はX信号の変化に対し非常に細かく変化すること
ができ、変化量に対し大きな窒化量としてとらえること
ができる。すなわち、変化に対しAGC動作が高速化し
、アタック・タイムを小さくすることができる。
The y signal can change very finely with respect to the change in the X signal, and can be regarded as a large amount of nitridation compared to the amount of change. That is, the AGC operation can be made faster in response to changes, and the attack time can be reduced.

サンプリング周期T = 20u S、16ヒツトのヒ
ツト数でAGC範囲40dB、入力信号周波数: +2
.3にHzのバースト波信号において、開数器12の指
数開数をy=10″′−2・11 /I・′と設定する
とアタック・タイムが0.4msとなる。(実験データ
の数値)同じ条件で従来のデジタルAGC方式の回路構
成では、アタック・タイムは40ssとなっている。
Sampling period T = 20uS, AGC range 40dB with 16 hits, input signal frequency: +2
.. For a burst wave signal of 3 Hz, if the exponent number of the divisor 12 is set as y = 10'''-2.11/I.', the attack time will be 0.4 ms. (Value of experimental data) Under the same conditions, in the conventional digital AGC circuit configuration, the attack time is 40ss.

すなわち、この発明の開数器12を付加することによっ
て、アタック・タイムは100分の1に高速になること
が分る。
That is, it can be seen that by adding the multiplier 12 of the present invention, the attack time becomes 1/100 faster.

このように、AGC動作の高速化の対応として、今迄は
サンプリング周期T及び制御力αを変えてビット数を設
定して対応していたが、サンプリング周期Tや制御力α
を最適に選んで、更に高速化にすることができる。
In this way, in order to increase the speed of AGC operation, up until now the number of bits has been set by changing the sampling period T and the control force α.
By choosing the best option, you can further speed up the process.

篤2図はこの発明の他の実施例である。蔦2図はこの発
明のデジタルAGC方式の回路と、アナログAGC回路
Fe1I列接読しAGC効果を更に向上したものである
Figure 2 shows another embodiment of this invention. Figure 2 shows the circuit of the digital AGC system of the present invention and the analog AGC circuit Fe1I column direct reading to further improve the AGC effect.

図中、14はこの発明のデジタルAGC方式の回路(第
1図)と同一構成である。
In the figure, reference numeral 14 has the same configuration as the digital AGC type circuit of the present invention (FIG. 1).

AGC出力端子13(OUT2)は前述したように利得
制御され平滑化フィルターで平滑されたAGC信号であ
る。このAGC信号はD/Aコンバーク15でアナログ
信号に変換され、アナログAGC回路17に供給される
The AGC output terminal 13 (OUT2) is an AGC signal that has been gain controlled and smoothed by a smoothing filter as described above. This AGC signal is converted into an analog signal by the D/A converter 15 and supplied to the analog AGC circuit 17.

アナログAGC回路17は例えば2人力FET素子を使
用し乗算W1能を持った回路で、一方の入力端子にはア
ナログ入力信号16が印加され、前記アナログ信号に変
換されたAGC信号と乗算され、アナログAGC回路を
行う。
The analog AGC circuit 17 is a circuit that uses, for example, a two-power FET element and has a multiplication W1 function.The analog input signal 16 is applied to one input terminal, and is multiplied by the AGC signal converted into the analog signal. Perform AGC circuit.

アナログAGCが施されたアナログAGC回路17の出
力信号はA/Dコンバータ18に供給され、デジタル信
号に変換され、デジタルAGC方式回路14の入力端子
1に供給される。
The output signal of the analog AGC circuit 17 subjected to analog AGC is supplied to the A/D converter 18, converted to a digital signal, and supplied to the input terminal 1 of the digital AGC system circuit 14.

デジタルAGC方式の回路14の出力端子3にはアナロ
グAGC回路17とデジタルAGC方式の乗算器2で制
御された出力信号が取り出される。
An output signal controlled by an analog AGC circuit 17 and a digital AGC multiplier 2 is taken out to an output terminal 3 of a digital AGC circuit 14.

このようにデジタルAGC方式14において、安定なデ
ジタル処理を実施するために、前段でアナログAGC回
路17でアナログ信号の利得制御を行うことができる。
In this manner, in the digital AGC method 14, in order to perform stable digital processing, gain control of the analog signal can be performed in the analog AGC circuit 17 at the previous stage.

ざらにこの発明の開数器12の特性を任意に選択し、ア
ナログAGC回路17素子の動作が最適になるようにす
ることができる。前述の実験数値の開数y= 1QIM
−fi、 11/I・1″はアナログAGC回路を最適
に動作させるために選んだ開数値である。
Roughly speaking, the characteristics of the divisor 12 of the present invention can be arbitrarily selected so that the operation of the analog AGC circuit 17 elements is optimized. Numerical number y = 1QIM of the above experimental values
-fi, 11/I·1'' are open values chosen to optimally operate the analog AGC circuit.

信号データの処理において安定なデジタル処理を行う場
合、一般にA/Dコンバーターでアナログ信号をデジタ
ル信号に変換しなければいけないが、A/Dコンバータ
ーのアナログ信号の入力レベルが極端に大きくなると、
A/Dコンパ−クーの入力端でオーバ・フォローを起し
、正確なデジタル変換ができないことがある。
To perform stable digital processing of signal data, it is generally necessary to convert the analog signal into a digital signal using an A/D converter, but if the input level of the analog signal to the A/D converter becomes extremely high,
Overfollow may occur at the input end of the A/D converter, making accurate digital conversion impossible.

この発明のデジタルAGC方式においても、A/Dコン
バータ18でデジタル信号に変換する場合、アナログA
GC回路17で一足のアナログ信号に自動的に利得制御
を施すことは、重要な要素である。
Also in the digital AGC method of the present invention, when converting the analog AGC signal into a digital signal using the A/D converter 18,
It is an important element to automatically apply gain control to one analog signal in the GC circuit 17.

(ト)発明の効果 この発明に係るデジタルAGC方式は制御力αを調整し
、ビット数を増加させることなく高速なAGC動作を可
能にし、AGC動作のアタック・タイムを短縮すること
ができる。
(G) Effects of the Invention The digital AGC system according to the present invention can adjust the control force α, enable high-speed AGC operation without increasing the number of bits, and shorten the attack time of AGC operation.

アタック・タイムが短縮されるため、SSB変y4′a
やAll変調波を受信した場合、歪感のない良好な音声
信号を得ることができるので、デジタルIF方式を使用
した受信機などに用いると効果が大きい。
Since the attack time is shortened, SSB change y4'a
When receiving a modulated wave or an All modulated wave, it is possible to obtain a good audio signal without any sense of distortion, so it is highly effective when used in a receiver using a digital IF system.

しかも基本的な回路構成は、−次フイードバック・ルー
プを形成した安定なAGC動作を行うことができ、構成
が簡単であり、且つ安価であるため、実施も容易である
等の優れた特徴を有している。
Moreover, the basic circuit configuration has excellent features such as being able to perform stable AGC operation by forming a -order feedback loop, and being simple and inexpensive, making it easy to implement. are doing.

【図面の簡単な説明】[Brief explanation of the drawing]

M1図はこの発明に係るデジタルAGC方式の実施例を
示したブロック図、第2図はこの発明の他の実施例を示
したブロック図、第3図は従来のデジタルAGC方式の
ブロック図である。 1・・・デジタル信号入力端子、2・・・乗算器、3・
・・出力端子(OUTl) 、 4・・・レベル検出器
、5・・・加算器、6・・・基準値発生器、7・・・乗
算器、8・・・制御信号発生器、9・・・加算器、10
・・・遅延回路、11・−・リミッタ−112・・・開
数器、+3・A G C出力端子(OUT2)、14・
・・デジタルAGC方式の回路、15・・・D/Aコシ
バータ、 16・・・アナログ信号入力端子、 17・・・アナログAGC回路、18・・・A/Dコシ
バータ。 特  許  出  願  人 覧謂ン 第 1 図 罵 2 図 第 3 Cコ
Figure M1 is a block diagram showing an embodiment of the digital AGC system according to the present invention, Figure 2 is a block diagram showing another embodiment of the invention, and Figure 3 is a block diagram of a conventional digital AGC system. . 1... Digital signal input terminal, 2... Multiplier, 3...
... Output terminal (OUTl), 4... Level detector, 5... Adder, 6... Reference value generator, 7... Multiplier, 8... Control signal generator, 9... ... Adder, 10
...Delay circuit, 11.-.Limiter-112...Archival counter, +3.A G C output terminal (OUT2), 14.
...Digital AGC system circuit, 15...D/A cosciverter, 16...analog signal input terminal, 17...analog AGC circuit, 18...A/D cosciverter. Patent Application Directory Figure 1 Figure 2 Figure 3 C

Claims (1)

【特許請求の範囲】 高速信号伝送系に使用されるデジタルAGC方式におい
て、 入力信号をサンプリング周期でレベル検出する検出手段
と、基準値を加算し制御信号で乗算して平滑フィルター
で平滑する平滑手段と、関数器を経由してアタック・タ
イムを短縮する手段とを備えて、AGC信号を抽出し入
力信号と乗算して、自動利得制御された出力信号を得る
ようにしたことを特徴とするデジタルAGC方式。
[Claims] In a digital AGC system used in high-speed signal transmission systems, there is a detection means for detecting the level of an input signal at a sampling period, and a smoothing means for adding a reference value, multiplying by a control signal, and smoothing the result with a smoothing filter. and a means for shortening the attack time via a function unit, and extracts the AGC signal and multiplies it with the input signal to obtain an automatically gain-controlled output signal. AGC method.
JP9312587A 1987-04-17 1987-04-17 Digital agc system Pending JPS63260208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9312587A JPS63260208A (en) 1987-04-17 1987-04-17 Digital agc system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9312587A JPS63260208A (en) 1987-04-17 1987-04-17 Digital agc system

Publications (1)

Publication Number Publication Date
JPS63260208A true JPS63260208A (en) 1988-10-27

Family

ID=14073799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9312587A Pending JPS63260208A (en) 1987-04-17 1987-04-17 Digital agc system

Country Status (1)

Country Link
JP (1) JPS63260208A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0812064A2 (en) * 1996-06-03 1997-12-10 Matsushita Electric Industrial Co., Ltd. Reception automatic gain control system and method
JP2005507568A (en) * 2001-02-16 2005-03-17 クゥアルコム・インコーポレイテッド Direct convert receiver architecture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0812064A2 (en) * 1996-06-03 1997-12-10 Matsushita Electric Industrial Co., Ltd. Reception automatic gain control system and method
EP0812064A3 (en) * 1996-06-03 1999-05-12 Matsushita Electric Industrial Co., Ltd. Reception automatic gain control system and method
JP2005507568A (en) * 2001-02-16 2005-03-17 クゥアルコム・インコーポレイテッド Direct convert receiver architecture
US8626099B2 (en) 2001-02-16 2014-01-07 Qualcomm Incorporated Direct conversion receiver architecture

Similar Documents

Publication Publication Date Title
CN101388652A (en) Feedback limiter with adaptive control of time constants
WO2002056460A3 (en) Apparatus and methods for monitoring and controlling power amplifier linearity using detected fundamental and harmonic components
EP0571079B1 (en) Discriminating and suppressing incoming signal noise
JP2005167380A (en) Audio signal processing apparatus and audio signal processing method
KR100514340B1 (en) Digital data converter
JPH0666615B2 (en) Automatic gain control method
US5923767A (en) Digital audio processing
JPS5911293B2 (en) Digital small hand warmer
US5923768A (en) Digital audio processing
EP0144143B1 (en) Circuit arrangement for adjusting sound volume
US6625286B1 (en) Precise amplitude correction circuit
JPS63260208A (en) Digital agc system
JP3037002B2 (en) Signal processing device
JPH06338746A (en) Agc circuit for audio apparatus
KR970002195B1 (en) Voice element removing device and its controlling method in a digital equipment
JPS6314529B2 (en)
US20230418548A1 (en) Centralized digital mute and volume control
JPH06164275A (en) Signal processor
JP3089477B2 (en) Quantizer and quantization method
JP3055559B2 (en) How to change filter coefficient of digital filter
JPS63260207A (en) Digital agc system
JP2001185969A (en) Device and method for automatic gain control, and recording medium
JPH0331785A (en) Gain control device
JP3074890B2 (en) Power amplifier
KR100664017B1 (en) Apparatus for digital automatic gain control