JP3089477B2 - Quantizer and quantization method - Google Patents

Quantizer and quantization method

Info

Publication number
JP3089477B2
JP3089477B2 JP02206486A JP20648690A JP3089477B2 JP 3089477 B2 JP3089477 B2 JP 3089477B2 JP 02206486 A JP02206486 A JP 02206486A JP 20648690 A JP20648690 A JP 20648690A JP 3089477 B2 JP3089477 B2 JP 3089477B2
Authority
JP
Japan
Prior art keywords
signal
processing
dither
control signal
noise shaping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02206486A
Other languages
Japanese (ja)
Other versions
JPH0490615A (en
Inventor
ラガデック ロジャー
高橋  宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02206486A priority Critical patent/JP3089477B2/en
Publication of JPH0490615A publication Critical patent/JPH0490615A/en
Application granted granted Critical
Publication of JP3089477B2 publication Critical patent/JP3089477B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルオーディオ信号の各サンプル
のビット数を長いもの(例えば20ビット)から短いもの
(例えば16ビット)に再量子化したり、16ビットのディ
ジタルオーディオ信号が供給される信号処理回路の出力
側に設けられ、16ビットの出力を発生するのに適用でき
る量子化器及び量子化方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention requantizes the number of bits of each sample of a digital audio signal from a long one (for example, 20 bits) to a short one (for example, 16 bits), The present invention relates to a quantizer and a quantization method which are provided at an output side of a signal processing circuit to which a digital audio signal of bits is supplied and which can be applied to generate a 16-bit output.

〔従来の技術〕[Conventional technology]

サンプリング周波数を変えずに、量子化ビット数を20
ビットから16ビットのように、短くしたり、信号処理で
長くなった語長を制限するための量子化方法として、下
記に挙げるものが従来から知られている。
Without changing the sampling frequency, set the quantization bit rate to 20.
The following quantization methods are conventionally known as quantization methods for limiting the word length, which is shortened from bits to 16 bits or increased by signal processing.

(1)入力信号を直接的に切り捨て、切り上げ又は四捨
五入する。単なる再量子化である。
(1) The input signal is directly rounded down, rounded up or rounded. It is just requantization.

(2)入力信号に対してディザーを加えてから、切り捨
て、切り上げ又は四捨五入を行う(例えば特開昭56−83
818号公報参照)。ディザーとしては、例えばLSB(最下
位ビット)の大きさのものが使用される。
(2) After adding dither to the input signal, rounding down, rounding up or rounding is performed (for example, see Japanese Patent Application Laid-Open No. 56-83).
No. 818). As the dither, for example, a dither having the size of LSB (least significant bit) is used.

(3)入力信号に対して、ノイズシェーピングを施して
から、切り捨て、切り上げ又は四捨五入を行う。ノイズ
シェーピングは、低域側でノイズが少なくなるように、
ホワイトノイズである量子化ノイズの特性を周波数的に
補正するものである。
(3) The input signal is subjected to noise shaping and then rounded down, rounded up or rounded. Noise shaping is to reduce noise on the low frequency side,
This is for correcting the characteristic of quantization noise, which is white noise, in terms of frequency.

(4)入力信号に対してディザーの付加とノイズシェー
ピングの処理とを行ってから、切り捨て、切り上げ又は
四捨五入を行う。
(4) Dither addition and noise shaping processing are performed on the input signal, and then rounded down, rounded up or rounded.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

(1)の方法は、量子化歪みが発生し、また、量子化
ノイズが信号によって変調される量子化ノイズが発生す
る問題がある。しかしながら、処理が上述の4個の方法
の中で、最も簡単であり、Lipshitz論文(AES東京コン
ベンション'89予稿集、72頁〜75頁)に依れば、聴感補
正がされていない、即ち、重み付けがされていないノイ
ズ(Unweighted noise)が最小である。重み付けがさ
れていないノイズをUN、重み付けがされた(modified E
−weighted)ノイズをWNと表すと、上記論文によれば、
(UN,WN=(1,0.907)とされている。
The method (1) has a problem that quantization distortion is generated and quantization noise in which quantization noise is modulated by a signal is generated. However, the processing is the simplest of the four methods described above, and according to Lipshitz's paper (AES Tokyo Convention '89 Preliminary Proceedings, pp. 72-75), the audibility is not corrected, that is, Unweighted noise is minimal. Unweighted noise is UN, weighted (modified E
-Weighted) If we represent the noise as WN, according to the above paper,
(UN, WN = (1,0.907).

(2)の方法は、量子化歪み及び量子化ノイズ変調が
少なくなるが、ディザーが付加されているために、可聴
のノイズが大きくなる。(UN,WN=3,2.721)である。
In the method (2), quantization distortion and quantization noise modulation are reduced, but audible noise is increased because dither is added. (UN, WN = 3,2.721).

(3)の方法は、量子化歪みが少なくなるが、量子化
ノイズ変調が生じる。(UN,WN=2,0.295)である。
In the method (3), quantization distortion is reduced, but quantization noise modulation occurs. (UN, WN = 2,0.295).

(4)の方法は、量子化歪み及び量子化ノイズ変調を
少なくでき、また、重み付けノイズWNも比較的小さい。
しかし、回路規模が4個の方法の中では、最も大きくな
り、重み付けがされていないノイズも最大である。(U
N,WN=6,0.886)である。
The method (4) can reduce the quantization distortion and the quantization noise modulation, and the weighting noise WN is relatively small.
However, among the methods having four circuit scales, the noise is the largest, and the unweighted noise is also the largest. (U
N, WN = 6,0.886).

この発明の目的は、上述の従来の量子化の方法を入力
信号に適応して選択することにより量子化歪み及び量子
化ノイズ変調を少なくすることができ、また、可聴のノ
イズも小さい量子化器及び量子化方法を提供することに
ある。
SUMMARY OF THE INVENTION It is an object of the present invention to reduce quantization distortion and quantization noise modulation by selecting the above-described conventional quantization method adaptively to an input signal, and to reduce a audible noise. And a quantization method.

〔課題を解決するための手段〕[Means for solving the problem]

請求項1の発明は、ディジタル入力信号に所定の信号
処理を施し、信号処理の処理内容を示す処理内容信号と
信号処理結果であるディジタル処理信号とを出力する信
号処理回路と、 ディジタル処理信号の大きさ及び周波数帯域を検出す
る検出回路と、 処理内容信号及び検出回路の検出結果に基づいてディ
ザー制御信号及びノイズシェーピング制御信号を生成す
る制御信号生成回路と、 ディザーの大きさをディザー制御信号に基づいて可変
するディザー可変器と、 ディジタル処理信号をノイズシェーピング制御信号に
基づいてノイズシェーピング処理を施し、且つディザー
可変器の出力信号を加算するノイズシェーピング回路と を有することを特徴とする量子化器である。
According to a first aspect of the present invention, there is provided a signal processing circuit for performing predetermined signal processing on a digital input signal and outputting a processing content signal indicating the processing content of the signal processing and a digital processing signal as a signal processing result. A detection circuit for detecting a magnitude and a frequency band; a control signal generation circuit for generating a dither control signal and a noise shaping control signal based on a processing content signal and a detection result of the detection circuit; and a dither control signal for converting a dither size to a dither control signal. And a noise shaping circuit that performs a noise shaping process on the digital processing signal based on a noise shaping control signal and adds an output signal of the dither variable device. It is.

また、請求項2の発明は、ディジタル入力信号に所定
の信号処理を施し、信号処理の処理内容を示す処理内容
信号と信号処理結果であるディジタル信号処理とを出力
する信号処理工程と、 ディジタル処理信号の大きさ及び周波数帯域を検出す
る検出工程と、 処理内容信号及び検出工程の検出結果に基づいてディ
ザー制御信号及びノイズシェーピング制御信号を生成す
る制御信号生成工程と、 ディザーの大きさをディザー制御信号に基づいて可変
するディザー可変工程と、 ディジタル処理信号をノイズシェーピング制御信号に
基づいてノイズシェーピング処理を施し、且つディザー
可変工程の出力信号を加算するノイズシェーピング工程
と を有することを特徴とする量子化方法である。
A second aspect of the present invention provides a signal processing step of performing predetermined signal processing on a digital input signal and outputting a processing content signal indicating the processing content of the signal processing and a digital signal processing as a signal processing result. A detection step of detecting a signal magnitude and a frequency band; a control signal generation step of generating a dither control signal and a noise shaping control signal based on a processing content signal and a detection result of the detection step; and dither control of dither magnitude. A dither varying step of varying based on a signal; and a noise shaping step of performing a noise shaping process on the digital processing signal based on a noise shaping control signal and adding an output signal of the dither varying step. Method.

〔作用〕[Action]

ディザーの付加、ノイズシェーピングの処理は、入力
信号のゲイン等で必要な時と、かえってこれらによりノ
イズが増加する時とがある。従って、この発明では、こ
れらの処理が有効な時にのみなされる。
The process of adding dither and the processing of noise shaping may be necessary when the gain of the input signal or the like is needed, or when noise is increased due to these factors. Therefore, in the present invention, it is regarded that these processes are valid.

〔実施例〕〔Example〕

以下、この発明の一実施例について図面を参照して説
明する。第1図において、1がイコライザ、フェーダー
等の信号処理回路を示し、信号処理回路1から処理後の
信号が発生する。
An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, reference numeral 1 denotes a signal processing circuit such as an equalizer and a fader, and a signal after processing is generated from the signal processing circuit 1.

信号処理回路1の出力信号が加算器2及びパラメータ
検出回路3に夫々供給される。パラメータ検出回路3
は、信号処理回路1の出力信号のゲイン等から再量子す
べき信号の性質を検出し、検出回路Piを発生する。ま
た、信号処理回路1からは、この回路構成が簡単か複雑
かを示す検出信号Hiが発生する。これらの検出信号Pi及
びHiが判定回路4に供給される。
An output signal of the signal processing circuit 1 is supplied to an adder 2 and a parameter detection circuit 3, respectively. Parameter detection circuit 3
Detects the property of the signal to be requantized from the gain of the output signal of the signal processing circuit 1 and the like, and generates a detection circuit Pi. Further, the signal processing circuit 1 generates a detection signal Hi indicating whether the circuit configuration is simple or complicated. These detection signals Pi and Hi are supplied to the determination circuit 4.

判定回路4は、検出信号Pi及びHiに基づいて制御信号
k1及びk2を発生する。制御信号k1が乗算器5に供給さ
れ、制御信号k2が乗算器6に供給される。乗算器5の出
力信号が加算器2に供給され、乗算器6の出力信号が加
算器7に供給される。加算器2には、信号処理回路1の
出力信号が供給され、この加算器2の出力信号が加算器
7に供給される。加算器7の出力信号が量子化器8に供
給され、量子化器8から出力信号が発生する。量子化器
8は、切り捨て、切り上げ又は四捨五入により所定の語
長例えば16ビットの出力信号を発生する。
The determination circuit 4 controls the control signal based on the detection signals Pi and Hi.
Generate k1 and k2. The control signal k1 is supplied to the multiplier 5, and the control signal k2 is supplied to the multiplier 6. The output signal of the multiplier 5 is supplied to the adder 2, and the output signal of the multiplier 6 is supplied to the adder 7. The output signal of the signal processing circuit 1 is supplied to the adder 2, and the output signal of the adder 2 is supplied to the adder 7. The output signal of the adder 7 is supplied to the quantizer 8, and the quantizer 8 generates an output signal. The quantizer 8 generates an output signal having a predetermined word length, for example, 16 bits by rounding down, rounding up or rounding off.

制御信号k1は、ノイズシェーピングに関する制御信号
である。加算器2の出力信号と量子化器8の出力信号と
が減算器9に供給される。減算器9により入力信号の値
が一定の時に量子化エラーが検出され、この量子化エラ
ーが1サンプルの遅延回路10を介して乗算器5に供給さ
れる。減算器9及び遅延回路10を含むフィードバックル
ープにより1次のノイズシェーピング回路が構成され
る。例えば加算器2に対して、7.1の一定の値を持つ入
力信号が供給され、量子化器8が7の値の出力信号を発
生する場合では、減算器9により−0.1の量子化エラー
が検出され、この量子化エラーが遅延回路10及び乗算器
5を介して加算器2に供給される。従って、量子化エラ
ーが累積することを防止することができる。若し、(k1
=“0")の時には、乗算器5の出力信号が0であり、ノ
イズシェーピングの処理がされない。
The control signal k1 is a control signal related to noise shaping. The output signal of the adder 2 and the output signal of the quantizer 8 are supplied to a subtractor 9. A quantization error is detected by the subtracter 9 when the value of the input signal is constant, and the quantization error is supplied to the multiplier 5 via the one-sample delay circuit 10. The feedback loop including the subtractor 9 and the delay circuit 10 forms a first-order noise shaping circuit. For example, when an input signal having a constant value of 7.1 is supplied to the adder 2 and the quantizer 8 generates an output signal having a value of 7, the subtracter 9 detects a quantization error of -0.1. The quantization error is supplied to the adder 2 via the delay circuit 10 and the multiplier 5. Therefore, accumulation of quantization errors can be prevented. Young, (k1
= "0"), the output signal of the multiplier 5 is 0, and the noise shaping process is not performed.

制御信号k2が、ディザーの付加の処理を制御するため
の制御信号である。(k2=“1")の時にディザーが加算
器7に供給され、量子化器8の前段でディザーが付加さ
れる。(k2=“0")の時では、ディザーが付加されな
い。ディザーは、例えば1LSBの値を持つランダムなデー
タ系列である。
The control signal k2 is a control signal for controlling the process of adding dither. When (k2 = “1”), the dither is supplied to the adder 7, and the dither is added before the quantizer 8. When (k2 = "0"), no dither is added. The dither is, for example, a random data sequence having a value of 1 LSB.

第2図は、制御信号k1及びk2によりなされる制御動作
を示す表であって、第2図Aが20ビットの入力信号を信
号処理回路1に供給し、量子化器8から16ビットの出力
信号を得る時の制御動作を示す表で、第2図Bが16ビッ
トの入力信号を信号処理回路1に供給し、量子化器8か
ら16ビットの出力信号を得る時の制御動作を示す表であ
る。
FIG. 2 is a table showing control operations performed by the control signals k1 and k2. FIG. 2A shows a case where a 20-bit input signal is supplied to the signal processing circuit 1 and a 16-bit output signal is output from the quantizer 8. FIG. 2B is a table showing a control operation when obtaining a signal, and FIG. 2B is a table showing a control operation when supplying a 16-bit input signal to the signal processing circuit 1 and obtaining a 16-bit output signal from the quantizer 8. It is.

この表では、入力信号の性質を示すパラメータとして
3種類a、b、cが用意され、夫々に応じた検出信号Pi
がパラメータ検出回路3により発生する。
In this table, three types a, b, and c are prepared as parameters indicating the properties of the input signal, and the detection signal Pi corresponding to each of them is prepared.
Is generated by the parameter detection circuit 3.

a:0レベルの入力信号 b:小レベルの信号であって、直流(DC)又は低い周波数
の入力信号 c:その他の入力信号 また、信号処理回路1の構成の複雑さの程度に応じ
て、信号処理回路1から発生する検出信号Hiにより、下
記のd、e及びfが識別される。
a: 0 level input signal b: small level signal, direct current (DC) or low frequency input signal c: other input signal Also, depending on the complexity of the configuration of the signal processing circuit 1, The following d, e and f are identified by the detection signal Hi generated from the signal processing circuit 1.

d:スルーの処理のように、入力対出力のゲインの比が1
の回路 e:フェーダ、量子化器等の簡単な構成の回路 f:複雑な信号処理回路。第3図に示すように、入力信号
が供給される1サンプル遅延回路11、12と、入力信号及
び遅延回路11、12の出力信号が夫々供給される係数乗算
器21、22、23と、出力信号が供給される1サンプル遅延
回路13、14と、遅延回路13、14の出力信号が夫々供給さ
れる係数乗算器24、25とからなるイコライザが複雑な信
号処理回路の例である。
d: The ratio of input to output gain is 1
E: a circuit having a simple configuration such as a fader or a quantizer f: a complicated signal processing circuit. As shown in FIG. 3, one-sample delay circuits 11 and 12 to which an input signal is supplied, coefficient multipliers 21, 22, and 23 to which input signals and output signals of the delay circuits 11 and 12 are respectively supplied, and output signals An equalizer composed of one-sample delay circuits 13 and 14 to which signals are supplied and coefficient multipliers 24 and 25 to which output signals of the delay circuits 13 and 14 are respectively supplied is an example of a complicated signal processing circuit.

これらの入力信号及び回路構成の種類の中で、種類a
については、回路構成と無関係にノイズシェーピング及
びディザーの付加の処理が不要であり、(k1、k2=
“0")とされる。
Among these input signal and circuit configuration types, type a
Does not require noise shaping and dither addition regardless of the circuit configuration, and (k1, k2 =
“0”).

種類bの入力信号に関しては、語長が短くされる場合
(第2図A)では、回路構成がどの種類でも制御信号k1
及び又はk2が“1"とされる。語長を短くする時に、量子
化歪みが生じるので、その対策として、ノイズシェーピ
ングの処理又はディザーの付加がなされる。
Regarding the input signal of the type b, when the word length is shortened (FIG. 2A), the control signal k1 can be set regardless of the circuit configuration.
And / or k2 is set to “1”. When the word length is shortened, quantization distortion occurs. As a countermeasure, noise shaping processing or addition of dither is performed.

語長が変化しない場合(第2図B)では、回路構成が
dの場合でノイズシェーピング及びディザーの付加の処
理がされず、e及びfの場合でこれらの処理がされる。
If the word length does not change (FIG. 2B), noise shaping and dither addition processing are not performed when the circuit configuration is d, and these processings are performed when the circuit configuration is e and f.

種類cの入力信号に関しては、語長が短くされる場合
(第2図A)では、回路構成がd及びeの種類で、制御
信号k1及び又はk2が“1"とされ、回路構成がfの種類の
時にk1及びk2が共に“0"とされる。
With respect to the input signal of the type c, when the word length is shortened (FIG. 2A), the circuit configuration is the type of d and e, the control signal k1 and / or k2 is "1", and the circuit configuration is f When the type is set, both k1 and k2 are set to "0".

語長が変化しない場合(第2図B)では、回路構成が
eの場合のみでノイズシェーピング及びディザーの付加
の処理がされ、d及びfの場合でこれらの処理がされな
い。
When the word length does not change (FIG. 2B), noise shaping and dither addition processing are performed only when the circuit configuration is e, and these processings are not performed when d and f.

第3図に示すイコライザは、複雑な回路構成の種類f
の例である。この回路では、加算器26により多数の信号
が加算されているので、多数の信号の下位ビットがディ
ザーと類似した機能を果たす。このため、入力信号の種
類がcでも、回路構成がfの時には、ノイズシェーピン
グの処理及びディザーの付加がされない。その結果、重
み付けがされていないノイズを最小とすることができ
る。ここで、(k1=1,k2=0)として、重み付けがされ
たノイズを最小としても良い。
The equalizer shown in FIG.
This is an example. In this circuit, since a large number of signals are added by the adder 26, the lower bits of the large number of signals perform a function similar to dither. Therefore, even when the type of the input signal is c and the circuit configuration is f, the noise shaping process and the addition of dither are not performed. As a result, unweighted noise can be minimized. Here, the weighted noise may be minimized by setting (k1 = 1, k2 = 0).

なお、上述の実施例では、1次のノイズシェーピング
回路が示されているが、2次以上のノイズシェーピング
回路等の種々の構成のものを使用しても良い。
In the above-described embodiment, a primary noise shaping circuit is shown. However, various configurations such as a secondary or higher noise shaping circuit may be used.

〔発明の効果〕〔The invention's effect〕

この発明では、ディザーの付加或いはノイズシェーピ
ングの処理が入力信号及び信号処理に適応してなされ
る。つまり、入力信号が無信号の時、並びに前段の信号
処理回路の入力出力伝達関数が1の時は、量子化器での
ノイズの発生を、防止できる。また、信号処理回路が複
雑な処理を行っていて、且つ量子化器への入力信号が小
さくなく又は非常に低い周波数の信号でもない時は、量
子化ノイズの増加が最小限に抑えられる。更に、上述の
場合以外では、量子化歪みの発生、量子化変調ノイズの
発生が最小限に抑えられる。
According to the present invention, the processing of adding dither or noise shaping is performed according to the input signal and the signal processing. That is, when the input signal is absent or when the input / output transfer function of the preceding signal processing circuit is 1, generation of noise in the quantizer can be prevented. Further, when the signal processing circuit performs complicated processing and the input signal to the quantizer is not small or not a signal of a very low frequency, the increase in quantization noise is minimized. Further, in the cases other than the cases described above, the occurrence of quantization distortion and the occurrence of quantization modulation noise are minimized.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例のブロック図、第2図はこ
の一実施例の制御動作を示す略線図、第3図は信号処理
回路の一例であるイコライザのブロック図である。 図面における主要な符号の説明 1:信号処理回路、 2:ノイズシェーピングのための加算器、 3:入力信号の種類等を検出する回路、 4:判定回路、 7:ディザーの付加のための加算器。
FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a schematic diagram showing a control operation of this embodiment, and FIG. 3 is a block diagram of an equalizer which is an example of a signal processing circuit. Explanation of main reference numerals in the drawings 1: signal processing circuit, 2: adder for noise shaping, 3: circuit for detecting the type of input signal, 4: judgment circuit, 7: adder for adding dither .

フロントページの続き (56)参考文献 特開 平2−25116(JP,A) 特開 平2−143713(JP,A) 特開 昭60−5691(JP,A) 特開 昭61−146021(JP,A) 特開 昭61−158217(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03M 7/36 Continuation of front page (56) References JP-A-2-25116 (JP, A) JP-A-2-143713 (JP, A) JP-A-60-5691 (JP, A) JP-A-61-146021 (JP) , A) JP-A-61-158217 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H03M 7/36

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ディジタル入力信号に所定の信号処理を施
し、上記信号処理の処理内容を示す処理内容信号と上記
信号処理結果であるディジタル処理信号とを出力する信
号処理回路と、 上記ディジタル処理信号の大きさ及び周波数帯域を検出
する検出回路と、 上記処理内容信号及び上記検出回路の検出結果に基づい
てディザー制御信号及びノイズシェーピング制御信号を
生成する制御信号生成回路と、 ディザーの大きさを上記ディザー制御信号に基づいて可
変するディザー可変器と、 上記ディジタル処理信号を上記ノイズシェーピング制御
信号に基づいてノイズシェーピング処理を施し、且つ上
記ディザー可変器の出力信号を加算するノイズシェーピ
ング回路と を有することを特徴とする量子化器。
A signal processing circuit for performing predetermined signal processing on a digital input signal and outputting a processing content signal indicating the processing content of the signal processing and a digital processing signal as a result of the signal processing; A detection circuit that detects a magnitude and a frequency band of a control signal generation circuit that generates a dither control signal and a noise shaping control signal based on the processing content signal and a detection result of the detection circuit; A dither variable device that varies based on a dither control signal; and a noise shaping circuit that performs noise shaping processing on the digital processing signal based on the noise shaping control signal and adds an output signal of the dither variable device. A quantizer characterized by the above.
【請求項2】ディジタル入力信号に所定の信号処理を施
し、上記信号処理の処理内容を示す処理内容信号と上記
信号処理結果であるディジタル信号処理とを出力する信
号処理工程と、 上記ディジタル処理信号の大きさ及び周波数帯域を検出
する検出工程と、 上記処理内容信号及び上記検出工程の検出結果に基づい
てディザー制御信号及びノイズシェーピング制御信号を
生成する制御信号生成工程と、 ディザーの大きさを上記ディザー制御信号に基づいて可
変するディザー可変工程と、 上記ディジタル処理信号を上記ノイズシェーピング制御
信号に基づいてノイズシェーピング処理を施し、且つ上
記ディザー可変工程の出力信号を加算するノイズシェー
ピング工程と を有することを特徴とする量子化方法。
2. A signal processing step of performing predetermined signal processing on a digital input signal and outputting a processing content signal indicating the processing content of the signal processing and a digital signal processing as a result of the signal processing; A detection step of detecting a magnitude and a frequency band of the control signal; a control signal generation step of generating a dither control signal and a noise shaping control signal based on the processing content signal and a detection result of the detection step; A dither varying step of varying based on a dither control signal; and a noise shaping step of performing noise shaping processing on the digital processing signal based on the noise shaping control signal and adding an output signal of the dither varying step. A quantization method characterized by the above-mentioned.
JP02206486A 1990-08-03 1990-08-03 Quantizer and quantization method Expired - Fee Related JP3089477B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02206486A JP3089477B2 (en) 1990-08-03 1990-08-03 Quantizer and quantization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02206486A JP3089477B2 (en) 1990-08-03 1990-08-03 Quantizer and quantization method

Publications (2)

Publication Number Publication Date
JPH0490615A JPH0490615A (en) 1992-03-24
JP3089477B2 true JP3089477B2 (en) 2000-09-18

Family

ID=16524172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02206486A Expired - Fee Related JP3089477B2 (en) 1990-08-03 1990-08-03 Quantizer and quantization method

Country Status (1)

Country Link
JP (1) JP3089477B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894742A (en) * 2003-12-15 2007-01-10 松下电器产业株式会社 Audio compression/decompression device

Also Published As

Publication number Publication date
JPH0490615A (en) 1992-03-24

Similar Documents

Publication Publication Date Title
CA1218157A (en) Analog and digital signal apparatus
JP2861238B2 (en) Digital signal encoding method
US5774842A (en) Noise reduction method and apparatus utilizing filtering of a dithered signal
US7369906B2 (en) Digital audio signal processing
JPH04304029A (en) Digital signal coder
JPH0716999U (en) Coded audio signal processing device
WO1992017942A1 (en) Method of encoding digital signals
US6996240B1 (en) Loudspeaker unit adapted to environment
US5491755A (en) Circuit for digital processing of audio signals
JP3204287B2 (en) Method and apparatus for detecting noise bursts in a signal processor
JP3089477B2 (en) Quantizer and quantization method
JP3041967B2 (en) Digital signal coding device
US20070016316A1 (en) BTSC encoder
JP3436940B2 (en) Wireless communication device
JP3275248B2 (en) Audio decoding method
JP3089692B2 (en) Highly efficient digital data encoding method.
US6486810B1 (en) Method and apparatus for continuously variable slope delta modulation coding of signals
JP3060576B2 (en) Digital signal encoding method
JP3060577B2 (en) Digital signal encoding method
JP3252298B2 (en) Sampling rate converter
US20020176590A1 (en) Variable signal attenuating circuit
JPH01221021A (en) Digital signal processing unit
JP3169667B2 (en) Audio signal selection circuit
JP3134335B2 (en) Digital signal encoding method and digital signal decoding device
US20020061112A1 (en) Dynamics reduction for dynamics-limited audio systems

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees