JPH06164275A - Signal processor - Google Patents
Signal processorInfo
- Publication number
- JPH06164275A JPH06164275A JP31825592A JP31825592A JPH06164275A JP H06164275 A JPH06164275 A JP H06164275A JP 31825592 A JP31825592 A JP 31825592A JP 31825592 A JP31825592 A JP 31825592A JP H06164275 A JPH06164275 A JP H06164275A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- input signal
- signal processing
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、オーディオ機器等にお
ける信号処理装置、特に入力信号のレベルに応じて処理
を変更するものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device in an audio device or the like, and more particularly to a device for changing the processing according to the level of an input signal.
【0002】[0002]
【従来の技術】従来より、音声信号の処理においては、
入力信号のレベルに応じて処理の内容を変更しなければ
ならない場合が各種ある。例えば、オーディオアンプに
おけるダイナミックレンジのコンプレッサは、入力レベ
ルが0dBで入力信号をそのまま出力し、入力レベルが
−60dBで入力信号を6dBアップして出力し、0d
B〜−60dBでは、ゲイン量を連続的に変化させ、オ
ーディオ機器からの出力を聴きやすいものにしている。
また、このようなゲイン量の入力信号レベルの変化に対
する追従は、アタック時に速く、リリース時に遅く設定
している。2. Description of the Related Art Conventionally, in processing a voice signal,
There are various cases in which the content of processing must be changed according to the level of the input signal. For example, a dynamic range compressor in an audio amplifier outputs an input signal as it is at an input level of 0 dB, outputs an input signal up by 6 dB at an input level of -60 dB, and outputs it at 0 d.
In the range of B to -60 dB, the gain amount is continuously changed so that the output from the audio device can be easily heard.
Further, the tracking of such a change in the gain amount with respect to the input signal level is set to be fast at the time of attack and slow at the time of release.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うな従来のコンプレッサにおいて、入力信号レベルが大
きく変化した場合の出力が所望のものとならないという
問題点があった。すなわち、図6(a)に示すように、
入力信号のレベルが−60dB→0dB→−60dBと
大きく変化した場合(立上がりポイントをアタックポイ
ント、立ち下がりポイントをリリースポイントという)
にレベル検出結果は、図6(b)に示すように、アタッ
ク時間atにおいてレベルが上昇し、リリース時間rt
において徐々に減少することになる。なお、アタック時
とリリース時でレベル検出における時定数を変化させる
ことで、アタック時とリリース時のレベル変化に対する
応答を変更している。そして、このレベル検出結果を利
用してゲイン信号を生成すると図6(c)に示すような
ものとなる。そこで、このゲイン信号を利用してコンプ
レッサを動作させると、アタックポイント近くでレベル
が過度に上昇することになる。すなわち、レベル検出結
果に基づいて決定されるゲインは、アタックポイントで
は今だ+6dBであり、0dBという大きな入力に対し
て+6dBの処理を行い、その後徐々にゲインが下がる
ことになる。そこで、図7に示すように、アタックポイ
ントから一定期間(アタック期間at)必要以上の大き
な信号が出力されることになる。However, in such a conventional compressor, there is a problem that the output is not desired when the input signal level greatly changes. That is, as shown in FIG.
When the input signal level changes significantly from -60 dB to 0 dB to -60 dB (the rising point is the attack point and the falling point is the release point)
The level detection result shows that the level rises at the attack time at and the release time rt as shown in FIG.
Will gradually decrease at. By changing the time constant for level detection during attack and release, the response to the level change during attack and release is changed. Then, when a gain signal is generated using this level detection result, a result as shown in FIG. 6C is obtained. Therefore, if the compressor is operated using this gain signal, the level excessively rises near the attack point. That is, the gain determined based on the level detection result is still +6 dB at the attack point, and +6 dB is processed for a large input of 0 dB, and then the gain is gradually reduced. Therefore, as shown in FIG. 7, a signal larger than necessary for a certain period (attack period at) is output from the attack point.
【0004】さらに、0dB以上の信号が出力される
と、その信号は信号処理回路においてサチュレートする
ことになり、図8に示すように、信号波形の端部がカッ
トされることになり、音が歪むという問題点があった。Further, when a signal of 0 dB or more is output, the signal is saturating in the signal processing circuit, and as shown in FIG. 8, the end of the signal waveform is cut and the sound is generated. There was a problem of distortion.
【0005】本発明は、上記問題点を解決することを課
題としてなされたものであり、ダイナミックレンジのコ
ンプレッサなどの信号処理装置において、好適な入力信
号に対する追従が達成できる信号処理装置を提供するこ
とを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a signal processing device, such as a dynamic range compressor, which can suitably follow an input signal. With the goal.
【0006】[0006]
【課題を解決するための手段】本発明は、入力信号に対
する信号処理を入力信号のレベルに応じて変更する信号
処理装置において、入力信号のレベルを検出するレベル
検出手段と、このレベル検出手段において検出した入力
信号レベルに応じて入力信号を処理するメイン信号処理
手段と、このメイン信号処理手段の前段に設けられ、こ
こに入力される信号を遅延させる遅延手段とを有するこ
とを特徴とする。According to the present invention, in a signal processing device for changing signal processing for an input signal according to the level of the input signal, there are provided level detecting means for detecting the level of the input signal and the level detecting means. It is characterized in that it has a main signal processing means for processing the input signal according to the detected input signal level, and a delay means provided before the main signal processing means for delaying the signal inputted thereto.
【0007】[0007]
【作用】入力信号を遅延した信号を用いてメイン信号処
理を行うため、レベル検出信号のレベル変化に対する応
答遅れを補償して、ダイナミックレンジのコンプレッサ
などのメイン信号処理手段において好適な信号処理を行
うことができる。Since the main signal processing is performed using the signal obtained by delaying the input signal, the response delay to the level change of the level detection signal is compensated, and the suitable signal processing is performed in the main signal processing means such as the dynamic range compressor. be able to.
【0008】[0008]
【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図1は、全体構成を示すブロック図であ
り、入力信号の信号レベルを検出するレベル検出回路1
0、レベル検出回路10の検出値に応じて時定数制御す
るための制御信号を生成する時定数制御部12と、入力
信号を所定時間(h)だけ遅延させる遅延回路14と、
ダイナミックレンジの圧縮処理を行うメイン信号処理部
16からなっている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the overall configuration, and a level detection circuit 1 for detecting the signal level of an input signal.
0, a time constant control unit 12 that generates a control signal for time constant control according to the detection value of the level detection circuit 10, a delay circuit 14 that delays an input signal by a predetermined time (h),
It is composed of a main signal processing unit 16 which performs dynamic range compression processing.
【0009】レベル検出回路10は、例えば絶対値回
路、積分回路、対数変換回路からなっており、入力信号
の絶対値を積分し、これを対数変換することによって、
その時の信号のレベルについての信号を得る。しかし、
積分回路を経ることによって、この積分回路の時定数に
応じた図2に示すような遅れが生じる。The level detection circuit 10 is composed of, for example, an absolute value circuit, an integration circuit, and a logarithmic conversion circuit. By integrating the absolute value of the input signal and logarithmically converting it,
A signal about the level of the signal at that time is obtained. But,
By passing through the integrating circuit, a delay as shown in FIG. 2 occurs depending on the time constant of the integrating circuit.
【0010】次に、時定数制御部12は、アタック時と
リリース時とでの入力信号の変化に対する応答の時定数
を変更するものであり、例えばアタック時はレベル検出
回路10の出力をそのまま出力し、リリース時はレベル
検出回路10からの信号をさらに積分する。また、時定
数制御部12は、1次IIRローパルフィルタによって
構成することもできる。Next, the time constant control section 12 changes the time constant of the response to the change of the input signal at the time of attack and at the time of release. For example, at the time of attack, the output of the level detection circuit 10 is output as it is. Then, at the time of release, the signal from the level detection circuit 10 is further integrated. The time constant control unit 12 can also be configured by a first-order IIR low-pal filter.
【0011】すなわち、1次IIRフィルタは、図3に
示すように、3つの係数乗算器a、b、cおよび2つの
遅延回路d、eおよび1つの加算器fからなっており、
信号は係数乗算器aを介し加算器fに入力されと共に、
遅延回路および係数乗算器bを介し加算器fに入力され
る。また、加算器fの出力は遅延回路eおよび係数乗算
器cを介し、加算器fにフィードバック入力される。そ
して、係数乗算器a、b、cにおいて乗算する係数a、
b、cの設定によってフィルタの時定数が設定される。That is, as shown in FIG. 3, the first-order IIR filter is composed of three coefficient multipliers a, b and c, two delay circuits d and e and one adder f,
The signal is input to the adder f via the coefficient multiplier a, and
It is input to the adder f via the delay circuit and the coefficient multiplier b. The output of the adder f is fed back to the adder f via the delay circuit e and the coefficient multiplier c. Then, the coefficient a to be multiplied in the coefficient multipliers a, b and c,
The time constant of the filter is set by setting b and c.
【0012】すなわち、係数a、b、cは、 a=b , c=1−2a の関係に設定され、0<a<1であり、aが0に近いと
時定数が大きく、1に近いと時定数が小さい。そこで、
この係数aの値を変更することで時定数を所望のものに
設定することができる。That is, the coefficients a, b, and c are set in the relationship of a = b and c = 1-2a, and 0 <a <1, and when a is close to 0, the time constant is large and close to 1. And the time constant is small. Therefore,
The time constant can be set to a desired value by changing the value of the coefficient a.
【0013】なお、アタック時、リリース時はレベル検
出回路10からの出力の微分の符号によって容易に検出
することができる。The attack and the release can be easily detected by the sign of the differential of the output from the level detection circuit 10.
【0014】そして、アタック時には時定数が小さく、
リリース時には時定数が大きくなるようにする。そこ
で、図6(b)に示すアタック時とリリース時とで時定
数が異なる信号を得ることができる。そして、時定数制
御部12は、このようにして得たレベル検出信号から図
6(c)のゲイン信号を得る。When attacking, the time constant is small,
Make the time constant large at the time of release. Therefore, it is possible to obtain a signal having a different time constant between the attack time and the release time, as shown in FIG. 6B. Then, the time constant control unit 12 obtains the gain signal of FIG. 6C from the level detection signal thus obtained.
【0015】一方、遅延回路14は、所定の時間hだけ
入力信号を遅延させるものであり、これによって図4
(a)に示す信号が得られる。この遅延時間hは、アタ
ック時間atに対応した時間であり、アタック時間at
より若干短い時間、例えば、1/2〜3/4程度の時間
が好適である。なお、アタック時間atは通常20ms
ec程度に設定される。On the other hand, the delay circuit 14 delays the input signal by a predetermined time h, and as a result, FIG.
The signal shown in (a) is obtained. This delay time h is a time corresponding to the attack time at, and the attack time at
A slightly shorter time, for example, a time of about 1/2 to 3/4 is suitable. The attack time at is usually 20 ms.
It is set to about ec.
【0016】そして、本発明においては、メイン信号処
理回路16において、ゲインコントロールが行われる。
すなわち、本実施例のメイン信号処理回路16は、係数
可変の係数乗算器で構成され、入力される制御信号に応
じて入力信号のレベルを変更する。すなわち、図6
(c)に示すように、0dB〜+6dBの間で入力信号
に対する増幅ゲインを変更する。そこで、図4(b)に
示すように、入力信号を基準としたアタックポイントか
ら時間hの期間は、遅延入力信号が十分小さい−60d
B信号であるにもかかわらずゲイン+6dBから減少し
て、出力信号のレベルが小さくなり、その後入力信号の
アタック時間atの終了間での時間は、レベルが大きな
0dB信号であるにもかかわらず、数dBから0dBの
若干の増幅が行われる。また入力信号を基準としたリリ
ース時間においては、当初レベルの大きな信号に対する
若干の増幅が行われ、その後レベルの小さな−60dB
信号に対するゲインが徐々に上昇し、ゲインが+6dB
に至る。In the present invention, the main signal processing circuit 16 performs gain control.
That is, the main signal processing circuit 16 of the present embodiment is composed of coefficient variable coefficient multipliers, and changes the level of the input signal according to the input control signal. That is, FIG.
As shown in (c), the amplification gain for the input signal is changed between 0 dB and +6 dB. Therefore, as shown in FIG. 4B, the delayed input signal is sufficiently small during the period from the attack point based on the input signal to the time h of −60d.
Even though it is a B signal, the gain decreases from +6 dB, the level of the output signal becomes smaller, and then the time between the end of the attack time at of the input signal is a 0 dB signal with a large level, Some amplification from a few dB to 0 dB is performed. Also, in the release time with reference to the input signal, some amplification is initially performed for a signal with a large level, and then a small level of -60 dB.
The gain for the signal gradually increases, and the gain is +6 dB.
Leading to.
【0017】このように、本実施例において、入力信号
を基準としたアタックポイントから時間hの期間は、遅
延入力信号が十分小さい−60dB信号であるにもかか
わらずゲイン+6dBから減少して、出力信号のレベル
が小さくなる。しかし、レベルの小さな信号に対するゲ
インが小さくなっても、聴感上はそれ程影響がなく音質
上の問題はほとんど生じない。また、その後入力信号の
アタック時間atの終了間での時間は、レベルが大きな
0dB信号もかかわらず、数dBから0dBの若干の増
幅が行われ、サチュレーションが生じる。しかし、この
量は非常に小さく、これに起因する音の歪は非常に小さ
いものに抑えることができる。さらに、入力信号を基準
としたリリース時間においては、当初レベルの大きな信
号に対する若干の増幅が行われるが、この場合もその量
は小さく音の歪はそれ程問題とならない。As described above, in this embodiment, during the period from the attack point based on the input signal to the time h, the gain is reduced from +6 dB to the output even though the delayed input signal is a sufficiently small −60 dB signal. The signal level decreases. However, even if the gain for a signal with a small level is reduced, it does not affect the audibility so much and the sound quality hardly occurs. In addition, in the time between the end of the attack time at of the input signal, a little amplification of several dB to 0 dB is performed and saturation occurs even though the level is 0 dB. However, this amount is very small, and the resulting distortion of the sound can be suppressed to be very small. Further, at the release time with reference to the input signal, some amplification is performed for a signal having a large initial level, but in this case as well, the amount is small and the distortion of the sound is not a problem.
【0018】図5には、本実施例における波形の歪みに
ついての説明図が示されている。このように、遅延入力
信号におけるアタックポイントの直後およびリリースポ
イントの直前において、若干の歪が発生するが、これは
従来に比べ非常に小さく、本実施例によって好適なダイ
ナミックレンジの圧縮処理が行えていることが理解され
る。FIG. 5 is an explanatory diagram of the waveform distortion in this embodiment. As described above, a slight distortion occurs immediately after the attack point and immediately before the release point in the delayed input signal, but this is much smaller than in the conventional case, and the present embodiment can perform suitable dynamic range compression processing. It is understood that
【0019】なお、入力信号のレベルに応じて、処理内
容を変更する処理としては、例えばノイズリダクション
処理などがある。The processing for changing the processing content according to the level of the input signal includes, for example, noise reduction processing.
【0020】[0020]
【発明の効果】以上説明したように、本発明に係る信号
処理装置によれば、入力信号を遅延した信号を用いてメ
イン信号処理を行うため、レベル変化に対する応答遅れ
を補償して、ダイナミックレンジのコンプレッサ等のメ
イン信号処理装置において、好適な信号処理を行うこと
ができる。As described above, according to the signal processing apparatus of the present invention, since the main signal processing is performed using the signal obtained by delaying the input signal, the response delay to the level change is compensated, and the dynamic range is compensated. Suitable signal processing can be performed in the main signal processing device such as the compressor.
【図1】実施例の構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of an embodiment.
【図2】実施例におけるレベル検出信号の波形図。FIG. 2 is a waveform diagram of a level detection signal in the example.
【図3】実施例の時定数制御部12に用いられる1次I
IRフィルタの構成を示す説明図。FIG. 3 is a first-order I used in the time constant controller 12 of the embodiment.
Explanatory drawing which shows the structure of an IR filter.
【図4】実施例の動作を説明する波形図。FIG. 4 is a waveform diagram illustrating the operation of the embodiment.
【図5】波形歪の状態を示す説明図。FIG. 5 is an explanatory diagram showing a state of waveform distortion.
【図6】ゲイン信号の生成状態を示す波形図。FIG. 6 is a waveform diagram showing a generation state of a gain signal.
【図7】従来の出力信号の状態を示す波形図。FIG. 7 is a waveform diagram showing a state of a conventional output signal.
【図8】従来の波形歪の状態を示す説明図。FIG. 8 is an explanatory diagram showing a conventional waveform distortion state.
10 レベル検出回路 12 時定数制御回路 14 遅延回路 16 メイン信号処理回路 10 level detection circuit 12 time constant control circuit 14 delay circuit 16 main signal processing circuit
Claims (1)
ベルに応じて変更する信号処理装置において、 入力信号のレベルを検出するレベル検出手段と、 このレベル検出手段において検出した入力信号レベルに
応じて、入力信号を処理するメイン信号処理手段と、 このメイン信号処理手段の前段に設けられ、ここに入力
される信号を遅延させる遅延手段と、 を有することを特徴とする信号処理装置。1. A signal processing device for changing the signal processing for an input signal according to the level of the input signal, the level detecting means detecting the level of the input signal, and the input signal level detected by the level detecting means. A signal processing device comprising: a main signal processing means for processing an input signal; and a delay means provided in a stage preceding the main signal processing means for delaying a signal input thereto.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31825592A JPH06164275A (en) | 1992-11-27 | 1992-11-27 | Signal processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31825592A JPH06164275A (en) | 1992-11-27 | 1992-11-27 | Signal processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06164275A true JPH06164275A (en) | 1994-06-10 |
Family
ID=18097169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31825592A Pending JPH06164275A (en) | 1992-11-27 | 1992-11-27 | Signal processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06164275A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010158080A (en) * | 2010-04-15 | 2010-07-15 | Yamaha Corp | Amplifier |
JP2020005239A (en) * | 2018-06-29 | 2020-01-09 | グォグァン エレクトリック カンパニー リミテッドGuoguang Electric Company Limited | Audio signal dynamic range compression |
-
1992
- 1992-11-27 JP JP31825592A patent/JPH06164275A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010158080A (en) * | 2010-04-15 | 2010-07-15 | Yamaha Corp | Amplifier |
JP2020005239A (en) * | 2018-06-29 | 2020-01-09 | グォグァン エレクトリック カンパニー リミテッドGuoguang Electric Company Limited | Audio signal dynamic range compression |
CN110728985A (en) * | 2018-06-29 | 2020-01-24 | 国光电器股份有限公司 | Audio signal dynamic range compression |
US11011180B2 (en) | 2018-06-29 | 2021-05-18 | Guoguang Electric Company Limited | Audio signal dynamic range compression |
CN110728985B (en) * | 2018-06-29 | 2022-07-19 | 国光电器股份有限公司 | Audio signal dynamic range compression |
EP3588776B1 (en) | 2018-06-29 | 2022-07-20 | Guoguang Electric Company Limited | Audio signal dynamic range compression |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4747143A (en) | Speech enhancement system having dynamic gain control | |
CN101388652A (en) | Feedback limiter with adaptive control of time constants | |
US20080273718A1 (en) | Bass enhancing method, signal processing device, and audio reproducing system | |
US20050147262A1 (en) | Method for decreasing the dynamic range of a signal and electronic circuit | |
US6628788B2 (en) | Apparatus and method for noise-dependent adaptation of an acoustic useful signal | |
US20060239472A1 (en) | Sound quality adjusting apparatus and sound quality adjusting method | |
JPH09258781A (en) | Digital voice processor | |
EP3379847B1 (en) | Audio device, speaker device, and audio signal processing method | |
JPH06164275A (en) | Signal processor | |
JP3037002B2 (en) | Signal processing device | |
JPH04365210A (en) | On-vehicle sound reproducing device | |
JP2000022473A (en) | Audio processing unit | |
JPH06338746A (en) | Agc circuit for audio apparatus | |
JPH03237899A (en) | Howling suppression device | |
JP3166353B2 (en) | Noise reduction device | |
JPH07226992A (en) | Compensating method for low voice range component | |
JPH0819088A (en) | Sound processing method | |
JP3067409B2 (en) | Anti-howling processor | |
JP2953923B2 (en) | Sound field control system | |
JPH03204210A (en) | Audio equipment | |
JPH06152291A (en) | Dynamic range compressor for input signal | |
JP3586037B2 (en) | Expander device | |
JPS62265810A (en) | Signal processing circuit | |
JPH03222508A (en) | Amplifier circuit | |
JPH0645836A (en) | Noise reducing device |