JPS63254843A - Character string converting system - Google Patents

Character string converting system

Info

Publication number
JPS63254843A
JPS63254843A JP62089361A JP8936187A JPS63254843A JP S63254843 A JPS63254843 A JP S63254843A JP 62089361 A JP62089361 A JP 62089361A JP 8936187 A JP8936187 A JP 8936187A JP S63254843 A JPS63254843 A JP S63254843A
Authority
JP
Japan
Prior art keywords
bit
data
string
bit data
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62089361A
Other languages
Japanese (ja)
Inventor
Takayuki Ishigami
石上 孝幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON BIJINESU CONSULTANT KK
Hitachi Information Systems Ltd
Original Assignee
NIPPON BIJINESU CONSULTANT KK
Nippon Business Consultant Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON BIJINESU CONSULTANT KK, Nippon Business Consultant Co Ltd filed Critical NIPPON BIJINESU CONSULTANT KK
Priority to JP62089361A priority Critical patent/JPS63254843A/en
Publication of JPS63254843A publication Critical patent/JPS63254843A/en
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

PURPOSE:To reduce the transmission time by segmenting a bit string data depending on the head bit value and inserting prescribed number of '0s' to the head so as to apply the information processing system if it does not support the transparent mode. CONSTITUTION:When the head bit of an input data 11 is '1', a 6-bit data is segmented 12 and when the head bit is '0', a 7-bit data is segmented 13. Then bits '00' are inserted 14 to the head of the 6-bit data and the 7-bit data is inverted and then '0' is inserted to the head 15. When the head bit is '0' the 6-bit data is segmented 12 and when the head bit is '1', the 7-bit data is segmented 13 and the 6-bit data is inverted and '00' is inserted 14 to the head and '0' is inserted 15 to the head of the 7-bit data. Thus, an optional 8-bit data string is converted into the 8-bit data string of a prescribed range.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は文字列変換方式に関し、特に透過モードをサポ
ートしていない通信システムを介在させて、任意の8ビ
ットデータ列(文字列)を、相手側情報処理システムと
の間で効率良く送受信するに好適な、文字列変換方式に
関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a character string conversion method, and in particular, to convert an arbitrary 8-bit data string (character string) through a communication system that does not support transparent mode. The present invention relates to a character string conversion method suitable for efficient transmission and reception with an information processing system on the other side.

〔従来の技術〕[Conventional technology]

従来、一般的には、送信側と受信側およびその間に介在
するすべての情報処理システムが透過モードを意識して
、下記の如き手順(フォーマット)で透過データの送受
信を行っていた。すなわち、(D L E )(S T
 X)(透過データ)(D L E )(E T X)
という手順であっ、た。ここで、上記(DLE)すなわ
ち伝送制御拡張文字と同一のデータが、透過データ中に
含まれている場合には、これを(DLE)(DLE)に
変換して対処していた。
Conventionally, in general, the transmitting side, the receiving side, and all information processing systems interposed therebetween have been aware of the transparent mode and have transmitted and received transparent data using the following procedure (format). That is, (D L E )(S T
X) (Transmission data) (DLE) (ETX)
That was the procedure. Here, when the same data as the above-mentioned (DLE), that is, the transmission control extended character, is included in the transparent data, this has been converted to (DLE) (DLE).

なお、文字列の変換を行うものとしては、例えば、特開
昭61−147332号公報に開示されているコード変
換装置を挙げることができる。この装置は各文字(8ビ
ットデータ)毎にコード変換テーブルを参照することに
より、異なるビットパターンのデータ(8の倍数ビット
データ)に変換するものである。
An example of a device that converts character strings is the code conversion device disclosed in Japanese Patent Laid-Open No. 147332/1983. This device converts each character (8-bit data) into data with a different bit pattern (bit data that is a multiple of 8) by referring to a code conversion table.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術においては、下記の如き問題があった。す
なわち、上記一般的技術においては、通信の間に介在す
る情報処理システムが透過モードをサポートしていない
場合についての配ICがなされておらず、この場合に制
御文字と同一のビットパターンを有するデータを、相手
側の情報処理システムに送信できないという問題があっ
た。
The above conventional technology has the following problems. In other words, in the above-mentioned general technology, there is no IC installed for the case where the information processing system intervening during communication does not support transparent mode, and in this case, data having the same bit pattern as the control character is There was a problem in that the information could not be sent to the other party's information processing system.

これについて、以下、少し詳細に説明する。This will be explained in some detail below.

最近、パーソナルコンピュータがビジネス分野に導入さ
れつつあるが、この導入を容易に実現するためには、パ
ーソナルコンピュータを非同期無手順方式の端末装置と
してホストコンピュータに接続することが望ましいこと
である。
Recently, personal computers are being introduced into the business field, and in order to easily realize this introduction, it is desirable to connect the personal computer to a host computer as an asynchronous non-procedural terminal device.

このためには、透過モードをサボー1〜していないこと
、すなわち、第3図(一部省略図ンに示す横列Xと縦列
Yの交点に位置する文字を(xy)1.で表わして、送
出する場合、 (1)(00)16〜(IF)0.のデータは、制御文
字として処理される。
To do this, it is necessary to make sure that the transparent mode is not set to 1. When sending, data from (1) (00) 16 to (IF) 0. is processed as a control character.

(2)(80)□6〜(FF)0.のデータは、受付け
られない。
(2) (80)□6~(FF)0. data will not be accepted.

の二点から、透過データを(20)□6〜(7F)、6
の範囲に納める必要があることになる。
From the two points, the transmission data is (20)□6~(7F),6
It is necessary to keep it within the range of.

一方、上記特開昭61−147332号公報に開示され
ている装置は、前述の問題を解決してはいるが、データ
の送信や処理の効率、記憶容量の削減についての配慮が
なされておらず、変換によるデータの伸長度が大きいた
めに、送信時間が長くなり、記憶容量が大きくなるとい
う問題があった。
On the other hand, although the device disclosed in JP-A No. 61-147332 solves the above-mentioned problems, it does not take into account the efficiency of data transmission and processing or the reduction of storage capacity. Since the degree of data expansion caused by conversion is large, there are problems in that the transmission time becomes long and the storage capacity becomes large.

本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の文字列変換方式あるいは文字列変
換装置における上述の如き問題を解消し、通信の間に介
在する情報処理システムが透過モードをサポートしてい
ない場合に適用するに好適で、かつ、送信時間を短く、
記憶容量を小さくすることの可能な文字列変換方式を提
供することにある。
The present invention has been made in view of the above circumstances, and its purpose is to solve the above-mentioned problems in conventional character string conversion methods or character string conversion devices, and to improve the information processing system that intervenes during communication. Suitable for applications that do not support transparent mode, short transmission time,
An object of the present invention is to provide a character string conversion method that can reduce storage capacity.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の上述の目的は、任意の8ピッ1−データ列を、
制御文字を除く範囲内の8ビットデータ列に変換する文
字列変換方式において、先頭ピッ1−がII 171の
場合6ビノトデータを切出し、先頭ビットがII OI
Iの場合7ビットデータを切出す処理過程と、前記6ビ
ットデータの先頭にはビット1100 ′4を挿入する
とともに、前記7ビットデータはこれを反転させた後そ
の先頭にビットit Onを挿入する処理過程とから構
成される文字列変換方式、または、先頭ビットがl(O
ITの場合6ビットデータを切出し、先頭ビットがLr
 1 ))の場合7ビットデータを切出す処理過程と、
前記6ビットデータはこれを反転させた後その先頭にビ
ットII OOr+を挿入するとともに、前記7ビソト
データの先頭にはビットLL O11を挿入する処理過
程とから構成される文字列変換方式によって達成される
The above object of the present invention is to convert any 8-pi1-data string into
In a character string conversion method that converts to an 8-bit data string within the range excluding control characters, if the first bit 1- is II 171, cut out the 6-bit data and convert the first bit to II OI.
In the case of I, the process involves cutting out 7-bit data, inserting bit 1100'4 at the beginning of the 6-bit data, inverting this, and inserting the bit "it On" at the beginning of the 7-bit data. A character string conversion method consisting of a processing process, or
In the case of IT, 6-bit data is cut out, and the first bit is Lr.
In the case of 1)), the process of cutting out 7-bit data,
The 6-bit data is achieved by a character string conversion method that includes the steps of inverting this, inserting bit II OOr+ at the beginning, and inserting bit LL O11 at the beginning of the 7-bit data. .

〔作用〕[Effect]

先に、特許請求の範囲第1項に記載した発明においては
、入力される8ビットデータ列を、7ビツトまたは6ビ
ツト毎に切出す手段により、先頭ビットの値がxi O
uの場合は7ビツトを、先頭ビットが′1″の場合は6
ビツトを切出す。これによって、入力データ列を、先頭
ビットが110 IIの7ビットデータのグループ(こ
れを「Aグループ」とする)と、先頭ビットが′1″の
6ビットデータのグループ(これを「Bグループ」とす
る)とに分ける。
First, in the invention described in claim 1, an input 8-bit data string is cut out every 7 bits or every 6 bits, so that the value of the first bit becomes xi O
7 bits if u, 6 bits if the first bit is '1''
Cut out the bits. As a result, the input data string is divided into a group of 7-bit data whose first bit is 110 II (this is called the "A group") and a group of 6-bit data whose first bit is '1' (this is called the "B group"). ).

次に、上記Aグループのデータを反転させ、先頭にrt
o”を付加する手段により、Aグループのデータを、(
4O)aS〜(7F)□6の範囲の8ビットのデータの
グループ(これを「Cグループ」とする)に変換する。
Next, invert the data of the above A group and add rt to the beginning.
o”, the data of group A is changed to (
4O) Convert to a group of 8-bit data in the range from aS to (7F)□6 (this will be referred to as a "C group").

また、上記Bグループのデータの先頭に00″′を付加
する手段により、Bグループのデータを、(20)x−
〜(3F)1.の範囲の8ビツトのデータのグループ(
これを「Dグループ」とする)に変換する。
Furthermore, by adding 00''' to the beginning of the data of group B, the data of group B is converted to (20)x-
~(3F)1. A group of 8-bit data in the range (
This is called the "D group").

前記特許請求の範囲第2項に記載した発明においては、
先頭ビットの値が0”の場合は6ビツトを、先頭ビット
が“1″の場合は7ビツトを切出すが、以後の処理は同
様に行われ、7ビットデータのグループはその先頭にビ
ット“0″を挿入することにより、(40)□、〜(7
F)i、の範囲の8ビツトのデータのグループに変換さ
れ、また、6ビットデータのグループはこれを反転させ
た後その先頭にピッ+−”oo″′を挿入することによ
り、(20)、。
In the invention described in claim 2,
If the value of the first bit is "0", 6 bits are extracted, and if the value of the first bit is "1", 7 bits are extracted.The subsequent processing is performed in the same way, and a group of 7-bit data has the bit "" at the beginning. By inserting 0'', (40)□, ~(7
F) i, is converted into a group of 8-bit data in the range of ,.

〜(3F)、sの範囲の8ビツトのデータのグループに
変換される。
~(3F), s is converted into a group of 8-bit data.

上述の如き処理により、任意の8ビットデータ列が、(
2o)us〜(7F)l@の範囲の8ビットデータ列に
変換される。
Through the processing described above, any 8-bit data string becomes (
2o) Converted to an 8-bit data string in the range from us to (7F)l@.

〔実施例〕〔Example〕

以下、本発明の実施例を図面に基づいて詳細に説明する
。以下の説明は、特許請求の範囲第1項に記載された発
明に対応する実施例について行うが、特許請求の範囲第
2項に記載された発明についても、同様である。
Embodiments of the present invention will be described in detail below with reference to the drawings. The following description will be made regarding embodiments corresponding to the invention set forth in claim 1, but the same applies to the invention set forth in claim 2.

第1図(a)、(b)は、それぞれ、本発明の一実施例
を示す変換装置、逆変換装置の構成を示すブロック図で
ある。第1図(a)において、11は入力データ、12
はビット列切出し部、13はビット列反転を行うビット
列反転部、I4はビット列の先頭にビット110011
を挿入するビット”oo″′挿入部、15はビット列の
先頭にピッI−” O″′を挿入するビット1′0”挿
入部、16は8ビツトのデータ列を出力する8ビットデ
ータ出力部、17は出力データを示している。
FIGS. 1(a) and 1(b) are block diagrams showing the configurations of a transformer and an inverse transformer, respectively, showing one embodiment of the present invention. In FIG. 1(a), 11 is input data, 12
is a bit string extraction section, 13 is a bit string inversion section that inverts a bit string, and I4 is a bit 110011 at the beginning of the bit string.
15 is a bit 1'0'' insertion section that inserts a pitch I-"O" at the beginning of the bit string. 16 is an 8-bit data output section that outputs an 8-bit data string. , 17 indicate output data.

上記ビット列切出し部12は、入力データ11の先頭ビ
ットがIt OII (前記Aグループ)の場合、この
ビットから7ビツトを取込み、これをビット列反転部1
3に送る機能を有する。なお、このとき、入力データが
7ビツト未満であれば、不足分110 IIを追加して
7ビットデータとする。また、先頭ビットが“1”(前
記Bグループ)の場合、このビットから6ビツトを取込
み、これをビット“OO”挿入部14に送る機能を有す
る。なお、このとき、入力データが6ビツト未満であれ
ば、不足分110 IIを追加して6ビットデータとす
ることは前と同じである。
When the first bit of the input data 11 is ItOII (group A), the bit string extraction section 12 takes in 7 bits from this bit and transfers them to the bit string inversion section 1.
It has a function to send to 3. At this time, if the input data is less than 7 bits, the missing part 110 II is added to make it 7 bits data. Furthermore, when the first bit is "1" (group B), it has a function of taking in 6 bits from this bit and sending them to the bit "OO" insertion section 14. Note that, at this time, if the input data is less than 6 bits, the missing part 110 II is added to make it 6 bit data, as before.

上記ビット列反転部13は送られた7ビツト列すべてを
反転させCLt Ojj→″1″′、′″1″→゛″0
′つ、ビット″0”挿入部15に送る機能を有する。上
記ビット“00”挿入部14は、送られた6ビツト列の
先頭にビット“00”を付加し、8ビットデータとして
、8ビットデータ出力部16に送る機能を有する。また
、上記ビットII O+7挿入部15は、送られた7ビ
ツト列の先頭にビット110 jtを付加し、8ビット
データとして、8ビットデータ出力部16に送る機能を
有する。
The bit string inverter 13 inverts all the sent 7 bit strings and outputs CLt Ojj→″1″′, ″″1″→″″0
It has a function of sending the bit "0" to the bit "0" insertion section 15. The bit "00" insertion section 14 has a function of adding bit "00" to the head of the sent 6-bit string and sending it to the 8-bit data output section 16 as 8-bit data. Further, the bit II O+7 insertion section 15 has a function of adding bit 110 jt to the beginning of the sent 7-bit string and sending it to the 8-bit data output section 16 as 8-bit data.

上記8ビットデータ出力部16は、送られたビット列を
8ビット単位に出力し、出力データ17を作成する機能
を有する。
The 8-bit data output unit 16 has a function of outputting the sent bit string in units of 8 bits and creating output data 17.

また、第1図(b)において、21は入力データ、22
は冗長ビット除去部、23はビット列反転を行うビット
列反転部、24はビット数の調整を行うビット数調整部
、25は8ビツトのデータ列を出力する8ビットデータ
出力部、26は出力データを示している。これらの各手
段は、前述の変換装置での処理の逆処理を行う機能を有
する。
In addition, in FIG. 1(b), 21 is input data, 22
23 is a bit string inversion section that inverts the bit string; 24 is a bit number adjustment section that adjusts the number of bits; 25 is an 8-bit data output section that outputs an 8-bit data string; 26 is an output data output section. It shows. Each of these means has a function of performing inverse processing of the processing in the above-mentioned conversion device.

すなわち、変換装置で変換された8ビツトのデータ21
を受入れて、変換装置で挿入されたビット“0”または
“OO〃を除去するとともに、反転させた部分を元に戻
し、変換前の8ビットデータ列を復元する機能を有する
That is, 8-bit data 21 converted by the conversion device
It has the function of accepting the bit "0" or "OO" inserted by the conversion device, and returning the inverted part to the original state to restore the 8-bit data string before conversion.

以下、上述の如く構成された本実施例の動作を説明する
The operation of this embodiment configured as described above will be explained below.

第2図(a)は、本実施例の変換装置による変換動作を
説明する図である。前記ビット列切出し部12は、入力
データ:i工の先頭ビットが′0″であるから、”00
00010”(7)7ビツトを読込み、前記ビット列反
転部13に送る。なお、このとき、図示されていない内
部フラグをオフにし、以降の入力データを読込まないよ
うにする。この内部フラグは、8ビットデ、−タ出力部
16からの信号によりオンとなり、オンとなったときに
、次の入力データを読込む。
FIG. 2(a) is a diagram illustrating the conversion operation by the conversion device of this embodiment. Since the first bit of the input data: i is '0', the bit string extraction unit 12 extracts '00'.
00010" (7) 7 bits are read and sent to the bit string inversion section 13. At this time, an internal flag (not shown) is turned off to prevent reading of subsequent input data. This internal flag is set to It is turned on by a signal from the 8-bit data output section 16, and when turned on, the next input data is read.

ビット列反転部13は、上記”0000010″′と”
1111111’″との排他的論理和演算を実行して、
その演算結果”l 111101”を前記ビット110
 II挿入部15に送る。ピッド0″挿入部15では、
上記ビット列”1111101”の前に“0”を付加し
たビット列”01111101”を、8ビットデータ出
力部16に送る。
The bit string inversion unit 13 converts the above "0000010"' and "
Execute an exclusive OR operation with 1111111''',
The operation result “l 111101” is applied to the bit 110.
II insertion section 15. In the pit 0″ insertion part 15,
The bit string “01111101” obtained by adding “0” to the front of the bit string “1111101” is sent to the 8-bit data output unit 16.

8ビットデータ出力部16は、」二記8ビットデータ”
01111101(16進テハ、(7D)、G)”を出
力し、ビット列切出し部12に、読込み制御信号を送る
。ビット列切出し部12は、上記読込み制御信号により
、前記内部フラグをオンとし、次の入力データを読込む
。この場合は先頭ビットがLL I I+であるから、
”110010”の6ビツトを読込み、前記ピッ1〜I
I OOI+挿入部14に送る。そして、再度内部フラ
グをオフにする。ビット1100 I+挿入部14は、
上記ビット列”110010”の前に“oo”を付加し
たビット列”001.10010”を、8ビットデータ
出力部16に送る。
The 8-bit data output unit 16 outputs "2-bit 8-bit data"
01111101 (hexadecimal number, (7D), G)" and sends a read control signal to the bit string extraction section 12. The bit string extraction section 12 turns on the internal flag according to the read control signal and performs the following Read the input data. In this case, the first bit is LL I I+, so
Read the 6 bits of “110010” and select the pins 1 to I.
I OOI+ Send to insertion unit 14. Then, turn off the internal flag again. Bit 1100 I+ insertion section 14 is
The bit string “001.10010” obtained by adding “oo” to the front of the bit string “110010” is sent to the 8-bit data output unit 16.

8ビットデータ出力部16は、上記8ビットデータ“O
O110010(16進では、(32)、6)”を出力
し、ビット列切出し部12に、読込み制御信号を送る。
The 8-bit data output unit 16 outputs the 8-bit data “O
O110010 ((32), 6)'' in hexadecimal notation is output, and a read control signal is sent to the bit string extraction unit 12.

以後、このような動作を繰り返し、8ビットデータ列(
05)、(90)、、(88Laである入力データ+ 
11は8ビツトデ一タ列(7D)、G(32)□6(7
’y )、、 (2o )、Gに変換され、各8ビット
データは、前述の(20)1.〜(7F)□、の範囲に
納まっている。なお、入力データの最後のビット列が、
6ビツトまたは7ビツトに満たない場合には、前記ビッ
ト列切出し部12において、不足分II O11が追加
されることは前に述べた通りである。
After that, repeat this operation to create an 8-bit data string (
05), (90), , (input data + which is 88La)
11 is an 8-bit data string (7D), G (32)□6 (7
'y), , (2o), G, and each 8-bit data is converted into (20)1. It falls within the range of ~(7F)□. Note that the last bit string of the input data is
As described above, if the number of bits is less than 6 or 7 bits, the bit string extraction section 12 adds the missing portion IIO11.

次に、逆変換の動作を説明する。Next, the operation of inverse transformation will be explained.

第2図(b)は、本実施例の逆変換製画による逆変換動
作の説明図である。前記冗長ビット除去部22は、入力
データ:12の先頭2ビツトが“01″″であるから、
′O”を除いた”1111101”の7ビツトを、前記
ビット列反転部23に送る。なお、このとき、前と同様
に、図示されていない内部フラグをオフにし、以降の入
力データを読込まないようにする。この内部フラグは、
ビット数調整部24からの信号によりオンとなり、オン
となったときに、次の入力データを読込む。
FIG. 2(b) is an explanatory diagram of the inverse transformation operation by inverse transformation drawing of this embodiment. Since the first two bits of the input data 12 are "01", the redundant bit removal unit 22
The 7 bits of "1111101" excluding 'O' are sent to the bit string inverter 23. At this time, as before, the internal flag not shown is turned off and the subsequent input data is not read. This internal flag is
It is turned on by a signal from the bit number adjustment section 24, and when turned on, the next input data is read.

ビット列反転部23は、上記”1111101”と”1
111111”との排他的論理和演算を実行して、その
演算結果”0000010”を前記ビット数調整部24
に送る。ビット数調整部24は、内部に記憶されている
ビット列(初期時であるので空列)と、入力ビツト列と
を結合した結果が8ビツト未満であるから、それを内部
に記憶し、読込み制御信号を上記冗長ビット除去部22
に送る。
The bit string inversion unit 23 converts the above "1111101" and "1"
111111”, and the result of the operation “0000010” is sent to the bit number adjustment unit 24.
send to Since the result of combining the internally stored bit string (initially empty string) and the input bit string is less than 8 bits, the bit number adjustment unit 24 stores it internally and performs read control. The signal is sent to the redundant bit removing unit 22
send to

冗長ビット除去部22は、ビット数調整部24からの制
御信号により、内部フラグをオンにし、次の入力データ
を読込み、その先頭2ビツトが’oo”であるから、′
00”を除去した“110010”の6ビツトをビット
数調整部24に送る。そして、再度、内部フラグをオフ
にする。
The redundant bit removal unit 22 turns on the internal flag according to the control signal from the bit number adjustment unit 24, reads the next input data, and since the first two bits are 'oo', '
The six bits of "110010" from which "00" has been removed are sent to the bit number adjustment section 24. Then, the internal flag is turned off again.

ビット数調整部24は、内部に記憶しているビット列、
上記”0000010”と入カビy h列、上記”11
0010”とを結合し、このうち先頭の8ビツト列”0
0000101”を8ビットデータ出力部25に送る。
The bit number adjustment unit 24 internally stores a bit string,
The above "0000010" and the mold y h column, the above "11"
0010” and the first 8 bit string “0”
0000101” is sent to the 8-bit data output section 25.

そして、残りのビット列、ここでは”10010”を記
憶し、読込み制御信号を上記冗長ビット除去部22に送
る。
Then, the remaining bit string, in this case "10010", is stored and a read control signal is sent to the redundant bit removing section 22.

8ビットデータ出力部25は、上記8ビットデータ“O
OO00101(16進では、(05)□、)″を出力
する。以後、このような動作を繰り返した後、冗長ビッ
ト除去部22は、制御信号により内部フラグがオンにな
っている状態で次の入力データがない場合、ビット数調
整部24にデータクリア信号を送る。ビット数調整部2
4は、データクリア信号を受取ると、内部に記憶してい
るビット列をクリアして空列とする。なお、変換動作に
おいて入力データの最後のビット列が、6ビツトまたは
7ビツトに満たない場合には、不足分tr O11が追
加されることは前に述べたが、ここで追加された“Ol
+が。
The 8-bit data output unit 25 outputs the 8-bit data “O
Outputs OO00101 ((05)□,)" in hexadecimal. After repeating this operation, the redundant bit removal unit 22 outputs the next one with the internal flag turned on by the control signal. If there is no input data, send a data clear signal to the bit number adjustment unit 24.Bit number adjustment unit 2
4 clears the internally stored bit string and makes it an empty string upon receiving the data clear signal. It should be noted that in the conversion operation, if the last bit string of the input data is less than 6 or 7 bits, the missing part trO11 is added, but the "Ol" added here is
+ is.

上記クリアの対象となるわけである。It is subject to the above clearing.

上記の如き処理の結果、前記8ビットデータ列(7D)
、、(32)、、(77)□、(20)1.である入力
データ:12は、8ビットデータ列(05)、、 (9
0)ts(88)16に変換されて、元のデータである
第2図(a)のデータ:i、と同じになる。
As a result of the above processing, the 8-bit data string (7D)
,,(32),,(77)□,(20)1. Input data: 12 is an 8-bit data string (05), , (9
0)ts(88)16 and becomes the same as the original data, data i in FIG. 2(a).

上記実施例に劣れば、(00)□6〜(F F)□6の
範囲の8ビットデータ列を、先頭ビットの値がtt O
ttと“1”の場合の二つのパターンに応じて、8ビッ
ト当り1ビツトまたは2ビツトのビット付加を行うとい
う統一的方法により、(20)1.〜(7F)1Gの範
囲の8ビットデータ列に変換できるので、処理装置が簡
略化され、かつ、処理効率も良くなるという効果がある
If it is inferior to the above embodiment, an 8-bit data string in the range of (00)□6 to (F F)□6 can be converted to
(20) 1. Using a unified method of adding 1 bit or 2 bits per 8 bits according to the two patterns of tt and "1". Since it can be converted into an 8-bit data string in the range of 1G to (7F), the processing device is simplified and the processing efficiency is improved.

以上の説明は、特許請求の範囲第1項に記載された発明
に対応する実施例について行ったが、特許請求の範囲第
2項に記載された発明についても同様である。なお、ど
ちらの場合も、大きな利点として、データの伸長度が1
.14(8/7)〜1.33(8/6)倍という低い値
に抑えられ、転送効率が良いという効果が挙げられるも
のである。
The above description has been made regarding the embodiment corresponding to the invention set forth in claim 1, but the same applies to the invention set forth in claim 2. In both cases, the big advantage is that the degree of data expansion is 1
.. The transfer efficiency can be suppressed to a low value of 14 (8/7) to 1.33 (8/6) times, resulting in good transfer efficiency.

また、上記実施例に示した各手段は、ハードウェアで構
成しても良いし、ソフトウェアによるマイクロプロセッ
サ制御により実現しても良いことは、言うまでもないこ
とである。
Further, it goes without saying that each of the means shown in the above embodiments may be configured by hardware or may be realized by microprocessor control using software.

〔発明の効果〕〔Effect of the invention〕

以上詳細に述べた如く、本発明によれば、任意の8ビッ
トデータ列を、制御文字を除く範囲内の8ビットデータ
列に変換する文字列変換方式において、先頭ビットの値
を見て、6ビットデータまたは7ビットデータを切出す
第一の過程と、前記6ビットデータまたは7ビットデー
タの先頭にビット110071またはビットII O1
1を挿入する第二の処理過程とを有する如く構成したの
で、通信の間に介在する情報処理システムが透過モード
をサポートシていない場合に適用するに好適で、かつ、
送信時間を短く、記憶容量を小さくすることの可能な文
字列変換方式を実現できるという顕著な効果を奏するも
のである。
As described in detail above, according to the present invention, in a character string conversion method that converts an arbitrary 8-bit data string into an 8-bit data string within a range excluding control characters, the value of the first bit is looked at and 6 A first step of cutting out bit data or 7-bit data, and bit 110071 or bit II O1 at the beginning of the 6-bit data or 7-bit data.
1, it is suitable for application when the information processing system intervening during the communication does not support the transparent mode, and
This has the remarkable effect of realizing a character string conversion method that can shorten transmission time and reduce storage capacity.

【図面の簡単な説明】 第1図(a)、(b)はそれぞれ本発明の一実施例を示
す変換装置、逆変換装置の構成を示すブロック図、第2
図(a)、(b)はそれぞれ本実施例の変換装置による
変換動作、逆変換装置による逆変換動作を説明する図、
第3図は従来の伝送可能データ範囲を示す文字データの
図である。 11:入力データ、12:ビシ1〜列切出し部、13:
ピッ1〜列反転部、14:ビッド00″′挿入部、15
:ビット110 II挿入部、16:8ビットデータ出
力部、17:出力データ、21:入力データ、22:冗
長ビット除去部、23:ビット列反転部、24:ビット
数調整部、25:8ビットデータ出力部、26:出力デ
ータ。 第   1  図(a) 第   1   図(b)
[BRIEF DESCRIPTION OF THE DRAWINGS] FIGS. 1(a) and 1(b) are block diagrams showing the configurations of a converting device and an inverse converting device according to an embodiment of the present invention, and FIG.
Figures (a) and (b) are diagrams illustrating the conversion operation by the conversion device of this embodiment and the inverse conversion operation by the inverse conversion device, respectively.
FIG. 3 is a diagram of conventional character data showing the range of data that can be transmitted. 11: Input data, 12: Visi 1 to column cutting section, 13:
Pi 1 to row inversion part, 14: Bit 00'' insertion part, 15
: Bit 110 II insertion section, 16: 8-bit data output section, 17: Output data, 21: Input data, 22: Redundant bit removal section, 23: Bit string inversion section, 24: Bit number adjustment section, 25: 8-bit data Output section, 26: Output data. Figure 1 (a) Figure 1 (b)

Claims (2)

【特許請求の範囲】[Claims] (1)任意の8ビットデータ列を、制御文字を除く範囲
内の8ビットデータ列に変換する文字列変換方式におい
て、先頭ビットが“1”の場合6ビットデータを切出し
、先頭ビットが“0”の場合7ビットデータを切出す処
理過程と、前記6ビットデータの先頭にはビット“00
”を挿入するとともに、前記7ビットデータはこれを反
転させた後その先頭にビット“0”を挿入する処理過程
とから構成される文字列変換方式。
(1) In a character string conversion method that converts an arbitrary 8-bit data string to an 8-bit data string within the range excluding control characters, if the first bit is “1”, 6-bit data is cut out and the first bit is “0”. ”, the process of cutting out 7-bit data and the bit “00” at the beginning of the 6-bit data.
”, the 7-bit data is inverted, and a bit “0” is inserted at the beginning of the 7-bit data.
(2)任意の8ビットデータ列を、制御文字を除く範囲
内の8ビットデータ列に変換する文字列変換方式におい
て、先頭ビットが“0”の場合6ビットデータを切出し
、先頭ビットが“1”の場合7ビットデータを切出す処
理過程と、前記6ビットデータはこれを反転させた後そ
の先頭にビット“00”を挿入するとともに、前記7ビ
ットデータの先頭にはビット“0”を挿入する処理過程
とから構成される文字列変換方式。
(2) In a character string conversion method that converts an arbitrary 8-bit data string to an 8-bit data string within the range excluding control characters, if the first bit is “0”, 6-bit data is cut out and the first bit is “1”. ”, the process of cutting out 7-bit data, inverting the 6-bit data, inserting a bit “00” at the beginning of it, and inserting a bit “0” at the beginning of the 7-bit data. A string conversion method that consists of a processing process.
JP62089361A 1987-04-11 1987-04-11 Character string converting system Pending JPS63254843A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62089361A JPS63254843A (en) 1987-04-11 1987-04-11 Character string converting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62089361A JPS63254843A (en) 1987-04-11 1987-04-11 Character string converting system

Publications (1)

Publication Number Publication Date
JPS63254843A true JPS63254843A (en) 1988-10-21

Family

ID=13968567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62089361A Pending JPS63254843A (en) 1987-04-11 1987-04-11 Character string converting system

Country Status (1)

Country Link
JP (1) JPS63254843A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243950A (en) * 2006-03-09 2007-09-20 Princeton Technology Corp Digital gaussian frequency shift keying/frequency shift keying modulation circuit and associated method
WO2010148969A1 (en) * 2009-12-02 2010-12-29 中兴通讯股份有限公司 Data sending/receiving methods and devices for etc system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243950A (en) * 2006-03-09 2007-09-20 Princeton Technology Corp Digital gaussian frequency shift keying/frequency shift keying modulation circuit and associated method
US7933358B2 (en) 2006-03-09 2011-04-26 Princeton Technology Corporation GFSK/FSK modulation circuit and related method implemented in a digital manner
WO2010148969A1 (en) * 2009-12-02 2010-12-29 中兴通讯股份有限公司 Data sending/receiving methods and devices for etc system
CN102087755A (en) * 2009-12-02 2011-06-08 中兴通讯股份有限公司 Data transmission method and device and data receiving method and device of electronic toll collection (ETC) system

Similar Documents

Publication Publication Date Title
US5838964A (en) Dynamic numeric compression methods
JP3136796B2 (en) Variable length code decoder
US5408498A (en) Serial-signal transmission apparatus
US10785277B2 (en) Methods and devices for encoding and decoding binary data
JPS5810236A (en) Interface circuit
JPH05284367A (en) Image encoding device
US4574382A (en) Variable length character code system
JPH01195770A (en) Picture data compression transmission method
US4866440A (en) Method for compressing and restoring data series and apparatus for realizing same
JP2853784B2 (en) Encoding / decoding device
JPS63254843A (en) Character string converting system
US9077606B2 (en) Data transmission device, data reception device, and data transmission method
JPH04267630A (en) Data compression device and data restoration device
JPS58170280A (en) Decoding system of mh code
KR101670606B1 (en) Binary data compression and decompression method
US6433708B1 (en) Method of encoding binary data
Bassiouni et al. Enhancing arithmetic and tree-based coding
KR102361730B1 (en) Data compressing method and apparatus
JP3201352B2 (en) Synchronization circuit
JP2000330931A (en) Device and method for dma transfer control
JPH11205154A (en) Alignment device for variable length code
JPH0444156A (en) Transfer data generating device
JP3152017B2 (en) Code transmission device
JPH08286889A (en) Data file compression decoding method
JP2676820B2 (en) Multiplex facsimile signal processor