JPS63252432A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63252432A JPS63252432A JP62087694A JP8769487A JPS63252432A JP S63252432 A JPS63252432 A JP S63252432A JP 62087694 A JP62087694 A JP 62087694A JP 8769487 A JP8769487 A JP 8769487A JP S63252432 A JPS63252432 A JP S63252432A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- heat sink
- collet
- down bonding
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 4
- 230000005611 electricity Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000001179 sorption measurement Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフェースダウンボンディングにより半導体チッ
プを配線基板に実装する半導体装置の製造方法に関する
。
プを配線基板に実装する半導体装置の製造方法に関する
。
従来から、半導体チップをバンプなどを介してICパッ
ケージや多層構造の配線基板(以下、「配線基板」とい
う。)にフェースダウンボンディングする実装方法が知
られている。この方法は、半導体チップと配線基板との
間の接続にワイヤポンディングを必要としないので、半
導体装置の製造工程を大幅に簡易化でき、しかも高密度
に半導体チップを実装できるという長所をもっている。
ケージや多層構造の配線基板(以下、「配線基板」とい
う。)にフェースダウンボンディングする実装方法が知
られている。この方法は、半導体チップと配線基板との
間の接続にワイヤポンディングを必要としないので、半
導体装置の製造工程を大幅に簡易化でき、しかも高密度
に半導体チップを実装できるという長所をもっている。
そして従来から、かかる半導体チップのフェースダウン
ボンディングは、半導体チップあるいは配線基板のいず
れか一方にバンプを設けたのち、コレットにより半導体
チップそれ自体を真空チVツクすることなどにより吸着
し、配線基板上の所定位置に搬送し、その侵、半導体チ
ップを配線基板上に押さえつけながら加熱し、あるいは
溶接するなどにより行なっていた。
ボンディングは、半導体チップあるいは配線基板のいず
れか一方にバンプを設けたのち、コレットにより半導体
チップそれ自体を真空チVツクすることなどにより吸着
し、配線基板上の所定位置に搬送し、その侵、半導体チ
ップを配線基板上に押さえつけながら加熱し、あるいは
溶接するなどにより行なっていた。
第2図はかかる従来方法によりフェースダウンボンディ
ングをした状態の側面図である。図示の通り、半導体チ
ップがバンプ5を介して配線基板4に固設されている。
ングをした状態の側面図である。図示の通り、半導体チ
ップがバンプ5を介して配線基板4に固設されている。
・ン′
(発明が解決しようとする問題点〕
しかしながら上記の製造方法によると、次のような問題
点がめった。
点がめった。
第1に、フェースダウンボンディングによれば、半導体
デツプ自体は配線基板に直接的にはダイボンディングな
どされないので、チップでの発生熱量は有効に放熱され
難い。このため、半導体チップの熱抵抗が大きくなり大
電力用途には不向きであるという問題点があった。
デツプ自体は配線基板に直接的にはダイボンディングな
どされないので、チップでの発生熱量は有効に放熱され
難い。このため、半導体チップの熱抵抗が大きくなり大
電力用途には不向きであるという問題点があった。
第2に、フェースダウンボンディングに際しては、ホン
ディング装置としてのコレットが直接に半導体チップを
吸着して搬送し、配線基板上に実装するので、半導体チ
ップには多大な機械的応力が加わる。このため、半導体
チップを薄クシて材料消費量の削減を図ることなどが困
難であるという問題点がめった。
ディング装置としてのコレットが直接に半導体チップを
吸着して搬送し、配線基板上に実装するので、半導体チ
ップには多大な機械的応力が加わる。このため、半導体
チップを薄クシて材料消費量の削減を図ることなどが困
難であるという問題点がめった。
そしてこれらの制約から、従来の製造方法によれば、幾
多の長所を有する実装方法も、実用上の制約から広範囲
な半導体装置の製造には適用できず、限られた小電力用
途もしくは簡易な用途に限られていた。
多の長所を有する実装方法も、実用上の制約から広範囲
な半導体装置の製造には適用できず、限られた小電力用
途もしくは簡易な用途に限られていた。
そこで本発明は、上記従来技術の有していた問題点を解
消し、広く大電力用途にも供しうる半導体装置を、フェ
ースダウンボンディングの長所を生かして製造すること
のできる方法を提供しようとするものである。
消し、広く大電力用途にも供しうる半導体装置を、フェ
ースダウンボンディングの長所を生かして製造すること
のできる方法を提供しようとするものである。
(問題点を解決するための手段)
上記目的を達成するために本発明は、半導体チップのフ
ェースダウンボンディング面の反対面にヒートシンクを
密着させたのち、ヒートシンクが密着した半導体チップ
のフェースダウンボンディング面を配線基板面にボンデ
ィングさせることを特徴とするものである。
ェースダウンボンディング面の反対面にヒートシンクを
密着させたのち、ヒートシンクが密着した半導体チップ
のフェースダウンボンディング面を配線基板面にボンデ
ィングさせることを特徴とするものである。
(作用)
本発明によれば、以上のように半導体装置を製造するの
で、半導体チップにはヒートシンクを固着させることが
でき、ヒートシンクは実装されたのち半導体チップから
発生する熱を有効に放散させる作用をなす。また、フェ
ースダウンボンディングに先がけて半導体チップにはヒ
ートシンクが詩烏されるので、ヒートシンクは半導体チ
ップの機械的強度を補強する。ざらに、半導体チップに
連設されるじ一トシンクは、コレットにより吸着されて
半導体チップを搬送可能とし、コレットによる機械的応
力が半導体チップに直接的に加わらないように作用する
。その結果、コレットは半導体チップを間接的に吸着で
き、正確に位置決めして配線基板上に実装することがで
きる。ざらにまた、半導体チップ上に固設されたヒート
シンクはコレットの構造上の制約を受けることなく容易
に吸着可能とするので、半導体チップを配線基板上に高
密度に装着できるように作用する。
で、半導体チップにはヒートシンクを固着させることが
でき、ヒートシンクは実装されたのち半導体チップから
発生する熱を有効に放散させる作用をなす。また、フェ
ースダウンボンディングに先がけて半導体チップにはヒ
ートシンクが詩烏されるので、ヒートシンクは半導体チ
ップの機械的強度を補強する。ざらに、半導体チップに
連設されるじ一トシンクは、コレットにより吸着されて
半導体チップを搬送可能とし、コレットによる機械的応
力が半導体チップに直接的に加わらないように作用する
。その結果、コレットは半導体チップを間接的に吸着で
き、正確に位置決めして配線基板上に実装することがで
きる。ざらにまた、半導体チップ上に固設されたヒート
シンクはコレットの構造上の制約を受けることなく容易
に吸着可能とするので、半導体チップを配線基板上に高
密度に装着できるように作用する。
以下、添付図面を参照して本発明の詳細な説明する。
第1図は実施例の工程の推移を説明する断面図である。
まず、コレット1は半導体チップ2のフェースダウンボ
ンディング面を吸着してヒートシンク3の直上に搬送し
く第1図(A>参照)、次いでフェースダウンボンディ
ング面の反対面をヒートシンク3上に位置決めして載置
する(第1図(B)参照)。このとき、半導体チップ2
のヒートシンク3との接触面には、例えば必らかしめ公
知の金・スズ合金を被覆しておく。その後、適宜に所定
の温度に加熱し、半導体チップ2とヒートシンク3とを
溶着する。
ンディング面を吸着してヒートシンク3の直上に搬送し
く第1図(A>参照)、次いでフェースダウンボンディ
ング面の反対面をヒートシンク3上に位置決めして載置
する(第1図(B)参照)。このとき、半導体チップ2
のヒートシンク3との接触面には、例えば必らかしめ公
知の金・スズ合金を被覆しておく。その後、適宜に所定
の温度に加熱し、半導体チップ2とヒートシンク3とを
溶着する。
次いで、コレット1 (1’ )は半導体チップ2が密
着しているヒートシンク3の反対面を吸着しく第1図(
C)参照)、配線基板上の所定の位置に位置決めして搬
送する。その後、コレット1(1′)はヒートシンク3
を吸着したまま、吸着面の反対面にある半導体チップ2
のフェースダウンボンディング面を配線基板4上のハン
ダバンプ5に接触させ(第1図(D)参照)、適宜に所
定の温度に加熱するなどにより、半導体チップ2のフェ
ースダウンボンディング面と配線基板4とをバンプ5を
介して接続する。
着しているヒートシンク3の反対面を吸着しく第1図(
C)参照)、配線基板上の所定の位置に位置決めして搬
送する。その後、コレット1(1′)はヒートシンク3
を吸着したまま、吸着面の反対面にある半導体チップ2
のフェースダウンボンディング面を配線基板4上のハン
ダバンプ5に接触させ(第1図(D)参照)、適宜に所
定の温度に加熱するなどにより、半導体チップ2のフェ
ースダウンボンディング面と配線基板4とをバンプ5を
介して接続する。
次に、上記製造工程の作用を説明する。
以上の工程において、最初に行われる半導体チップ2の
コレット1による吸着は、半導体チップ2の厚みに応じ
て、その吸着力を適宜調整する。
コレット1による吸着は、半導体チップ2の厚みに応じ
て、その吸着力を適宜調整する。
これにより、半導体チップ2には温度の機械的歪を加え
たりすることがない(第1図(A)参照)。
たりすることがない(第1図(A)参照)。
その後、ヒートシンク3と半導体チップ2との溶着に際
しては、半導体チップ2のフェースダウンボンディング
面はコレット1の内側に向いていて、外部からの接触な
どから保護される(第1図(B))。そしてこの工程に
より、半導体チップ2にはヒートシンク4が密着され、
半導体装置の完成後には、半導体チップ2で発生する熱
はヒートシンク3によって良好に雰囲気中に放散される
ことになる。
しては、半導体チップ2のフェースダウンボンディング
面はコレット1の内側に向いていて、外部からの接触な
どから保護される(第1図(B))。そしてこの工程に
より、半導体チップ2にはヒートシンク4が密着され、
半導体装置の完成後には、半導体チップ2で発生する熱
はヒートシンク3によって良好に雰囲気中に放散される
ことになる。
次いで、半導体チップ2が密着されていないヒートシン
ク3の面がコレット1 (1’ )により吸着される
。この工程では、ヒートシンク3の吸着に先がけて、半
導体チップ2を固着したヒートシンク3を上下反転して
もよく、おるいは従前に使用されていたコレット1と別
なコレット1 (1’ )を用いてもよい。そして、
このヒートシンク3の吸着段階では、コレット1 (1
’ )はヒートシンク3を安定して吸着する必要があり
、しかもヒートシンク3は充分な機械的強度を有してい
るので、コレット1 (1’ )はヒートシンク3を
強く吸着してコレット1 (1’ >からヒートシン
ク3が離脱しないようにする(第1図(C))。
ク3の面がコレット1 (1’ )により吸着される
。この工程では、ヒートシンク3の吸着に先がけて、半
導体チップ2を固着したヒートシンク3を上下反転して
もよく、おるいは従前に使用されていたコレット1と別
なコレット1 (1’ )を用いてもよい。そして、
このヒートシンク3の吸着段階では、コレット1 (1
’ )はヒートシンク3を安定して吸着する必要があり
、しかもヒートシンク3は充分な機械的強度を有してい
るので、コレット1 (1’ )はヒートシンク3を
強く吸着してコレット1 (1’ >からヒートシン
ク3が離脱しないようにする(第1図(C))。
その後、半導体チップ2のフェースダウンボンディング
面が配線基板4上に載置されるが、この工程では半導体
チップ2にはヒートシンク3の荷重が加わるので、あえ
て押圧を加える必要がないのが通常である。
面が配線基板4上に載置されるが、この工程では半導体
チップ2にはヒートシンク3の荷重が加わるので、あえ
て押圧を加える必要がないのが通常である。
本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。
変形が可能である。
上記実施例の説明では、バンプ構造によるフェースダウ
ンボンディングを例示したが、これに限られることなく
、タブ構造によるフェースダウンボンディングによるこ
ともできる。また本発明は、半導体チップの実装のみで
なく、例えばチップ抵抗や他の発熱をともなう電子部品
の実装にも適用できる。
ンボンディングを例示したが、これに限られることなく
、タブ構造によるフェースダウンボンディングによるこ
ともできる。また本発明は、半導体チップの実装のみで
なく、例えばチップ抵抗や他の発熱をともなう電子部品
の実装にも適用できる。
ざらに、ヒートシンクの半導体チップへの固設は、半導
体チップを配線基板上にフェースダウンボンディングす
る迄は密着としておき、フェースダウンボンディングに
際して同時に溶着させるようにすることができる。ざら
にまた、コレットによるヒートシンクの吸着は、マニュ
ピレータにより機械的に付着することによって行なうよ
うにしてもよい。
体チップを配線基板上にフェースダウンボンディングす
る迄は密着としておき、フェースダウンボンディングに
際して同時に溶着させるようにすることができる。ざら
にまた、コレットによるヒートシンクの吸着は、マニュ
ピレータにより機械的に付着することによって行なうよ
うにしてもよい。
(発明の効果〕
以上、詳細に説明した通り本発明によれば、ヒートシン
クにフェースダウンボンディング面の反対面を密着した
のち、コレットはヒートシンクを吸着して配線基板面に
半導体チップをフェースダウンボンディングするように
したので、半導体チップの発熱はヒートシンクにより有
効に放散され、半導体チップの熱抵抗が格段に低下する
。これにより、大電力消費にも充分耐えることのできる
半導体装置を製造することができる。さらに、半導体チ
ップはヒートシンクを介してコレットにより搬送され配
線基板上に配設されるので、半導体チップには不要な機
械的応力が加わらない。しだかって、本発明によれば信
頼性に豊んだ広範囲の用途に供しうる半導体装置を、容
易に製造できるという優れた効果を奏する。
クにフェースダウンボンディング面の反対面を密着した
のち、コレットはヒートシンクを吸着して配線基板面に
半導体チップをフェースダウンボンディングするように
したので、半導体チップの発熱はヒートシンクにより有
効に放散され、半導体チップの熱抵抗が格段に低下する
。これにより、大電力消費にも充分耐えることのできる
半導体装置を製造することができる。さらに、半導体チ
ップはヒートシンクを介してコレットにより搬送され配
線基板上に配設されるので、半導体チップには不要な機
械的応力が加わらない。しだかって、本発明によれば信
頼性に豊んだ広範囲の用途に供しうる半導体装置を、容
易に製造できるという優れた効果を奏する。
第1図は本発明の詳細な説明する工程図、第2図は従来
方法の説明図である。 1.1′・・・コレット、2・・・半導体チップ、3・
・・ヒートシンク、4・・・配線基板、5・・・バンプ
。 特許出願人 住友電気工業株式会社出願人代理人
良否用 芳 樹 (A) (B)実施 第 1図 第 2 図
方法の説明図である。 1.1′・・・コレット、2・・・半導体チップ、3・
・・ヒートシンク、4・・・配線基板、5・・・バンプ
。 特許出願人 住友電気工業株式会社出願人代理人
良否用 芳 樹 (A) (B)実施 第 1図 第 2 図
Claims (1)
- 1、半導体チップのフェースダウンボンディング面の反
対面にヒートシンクを密着させる第1の工程と、前記ヒ
ートシンクが密着した半導体チップのフェースダウンボ
ンディング面を配線基板面にボンディングさせる第2の
工程とを備える半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62087694A JPS63252432A (ja) | 1987-04-09 | 1987-04-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62087694A JPS63252432A (ja) | 1987-04-09 | 1987-04-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63252432A true JPS63252432A (ja) | 1988-10-19 |
Family
ID=13922033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62087694A Pending JPS63252432A (ja) | 1987-04-09 | 1987-04-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63252432A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5244142A (en) * | 1990-11-20 | 1993-09-14 | Sumitomo Electric Industries, Ltd. | Method of mounting semiconductor elements |
-
1987
- 1987-04-09 JP JP62087694A patent/JPS63252432A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5244142A (en) * | 1990-11-20 | 1993-09-14 | Sumitomo Electric Industries, Ltd. | Method of mounting semiconductor elements |
US5348214A (en) * | 1990-11-20 | 1994-09-20 | Sumitomo Electric Industries, Ltd. | Method of mounting semiconductor elements |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6020221A (en) | Process for manufacturing a semiconductor device having a stiffener member | |
JP3196762B2 (ja) | 半導体チップ冷却構造 | |
US6122823A (en) | Apparatus to produce a multichip package module in which rough-pitch and fine-pitch chips are mounted on a board | |
US5273940A (en) | Multiple chip package with thinned semiconductor chips | |
EP0208494A2 (en) | Method of fabricating a semiconductor apparatus comprising two semiconductor devices | |
JPH08255965A (ja) | マイクロチップモジュール組立体 | |
JP3301355B2 (ja) | 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法 | |
US6803253B2 (en) | Method for laminating and mounting semiconductor chip | |
WO2024045757A1 (zh) | 2.5d封装结构及制备方法 | |
JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
JPH06224198A (ja) | フリップチップデバイス用ボール接合 | |
JPH1126922A (ja) | チップ実装方法 | |
US6770513B1 (en) | Thermally enhanced flip chip packaging arrangement | |
JPS63252432A (ja) | 半導体装置の製造方法 | |
JP3348830B2 (ja) | はんだバンプボンディング装置およびはんだバンプボンディング方法 | |
JPH04370957A (ja) | マルチチップパッケージ | |
US7371607B2 (en) | Method of manufacturing semiconductor device and method of manufacturing electronic device | |
US5706577A (en) | No fixture method to cure die attach for bonding IC dies to substrates | |
JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
JP2003258012A (ja) | バンプ付け装置 | |
JPH08255803A (ja) | 半導体モジュール及びその製造方法 | |
JP2000164636A (ja) | 半導体発光素子の実装方法及びこれに用いるボンディングツール | |
JP2822990B2 (ja) | Csp型半導体装置 | |
JPH08139267A (ja) | マルチチップモジュール | |
JP3029023B2 (ja) | ボンディングツール |