JPS63250690A - Cursor pattern rewrite processing system - Google Patents
Cursor pattern rewrite processing systemInfo
- Publication number
- JPS63250690A JPS63250690A JP62086489A JP8648987A JPS63250690A JP S63250690 A JPS63250690 A JP S63250690A JP 62086489 A JP62086489 A JP 62086489A JP 8648987 A JP8648987 A JP 8648987A JP S63250690 A JPS63250690 A JP S63250690A
- Authority
- JP
- Japan
- Prior art keywords
- cursor
- cursor pattern
- display
- pattern memory
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 45
- 238000003672 processing method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概要〕
本発明は表示装置でカーソルを表示中にカーソルパター
ンメモリのカーソルパターンの書き替えを行うカーソル
パターン書き替え処理方式であって、カーソル表示の終
了信号によってカーソルパターンメモリをアクセスして
カーソルパターンの書き替えを行い、表示のためのアク
セスと競合した時、競合したカーソルパターンメモリの
アドレスを保持する。[Detailed Description of the Invention] [Summary] The present invention is a cursor pattern rewriting processing method that rewrites a cursor pattern in a cursor pattern memory while a cursor is being displayed on a display device. The memory is accessed to rewrite the cursor pattern, and when there is a conflict with an access for display, the address of the conflicting cursor pattern memory is held.
この処理方式によって簡易な回路で表示中にカーソルの
書き替え時間を十分に確保することができる。This processing method allows sufficient time to rewrite the cursor during display with a simple circuit.
本発明はカーソルパターンの書き替え処理方式に係り、
特に表示装置でカーソルを表示中にカーソルパターンメ
モリのカーソルパターンの書き替えを行うカーソルパタ
ーン書き替え処理方式に関するものである。The present invention relates to a cursor pattern rewriting processing method,
In particular, the present invention relates to a cursor pattern rewriting processing method for rewriting a cursor pattern in a cursor pattern memory while a cursor is being displayed on a display device.
ディスプレイに表示されるカーソルはその用途に応じて
各種のカーソルパターンが使用され、カーソルパターン
メモリには表示とする複数のカーソルパターンが記憶さ
れる。Various cursor patterns are used for the cursor displayed on the display depending on its purpose, and a plurality of cursor patterns to be displayed are stored in the cursor pattern memory.
しかし、このカーソルパターンメモリの記憶容量には制
限があるので、記憶されたカーソルパターンを書き替え
る必要が生じ、しかもその書き替えたカーソルパターン
を次の画面表示に必要とする場合がある。However, since the storage capacity of this cursor pattern memory is limited, it may be necessary to rewrite the stored cursor pattern, and the rewritten cursor pattern may be required for the next screen display.
そのため、簡易な回路で表示装置に表示中に書き替える
ことが要望される。Therefore, it is desired to rewrite data while it is being displayed on a display device using a simple circuit.
第4図は従来例のカーソルパターンの書き替えを説明す
る図である。FIG. 4 is a diagram illustrating rewriting of a cursor pattern in a conventional example.
第4図のように、画像表示装置はカーソル制御回路10
と、カーソルパターンを記憶するカーソルパターンメモ
リ1とカーソルパターンメモリ2の2個のメモリと、表
示装置くディスプレイ)3で構成される。As shown in FIG. 4, the image display device includes a cursor control circuit 10.
, two memories, a cursor pattern memory 1 and a cursor pattern memory 2, for storing cursor patterns, and a display device 3.
そして、カーソルパターンメモリ1のカーソルパターン
をディスプレイ3に表示している時には、図示しないプ
ロセッサはプロセッサバス4を通じて書き替えるべきカ
ーソルパターンをカーソルパターンメモリ2に書き込む
。When the cursor pattern in the cursor pattern memory 1 is being displayed on the display 3, a processor (not shown) writes the cursor pattern to be rewritten into the cursor pattern memory 2 via the processor bus 4.
このようにカーソルパターンメモリを2個用意して表示
のための読み出しと、書き替えのための書き込みとを、
それぞれ別のカーソルパターンメモリが分担して処理す
ることによって、表示中の書き替えを可能にしている。In this way, two cursor pattern memories are prepared for reading for display and writing for rewriting.
By having different cursor pattern memories share the processing, rewriting during display is possible.
しかし、このように2個のカーソルパターンメモリを制
御するためには回路規模が大きくなるので、1個のカー
ソルパターンメモリで行う従来例の他の方式があって、
第5図はその例のタイミングを説明する図である。However, controlling two cursor pattern memories in this way requires a large circuit, so there are other conventional methods that use one cursor pattern memory.
FIG. 5 is a diagram illustrating the timing of this example.
この他の実施例では第5図のように、ディスプレイの垂
直同期信号に同期する垂直ブランキング信号で、ディス
プレイ3の画像を表示しない期間に垂直帰m期間VRが
設定される。In another embodiment, as shown in FIG. 5, a vertical blanking signal synchronized with a vertical synchronization signal of the display is used to set a vertical blanking period VR during a period in which no image is displayed on the display 3.
プロセッサは、ディスプレイの垂直帰線期間■Rの開始
信号の割り込みによって、カーソルパターンを送出し、
この垂直帰線期間VRを利用してカーソルパターンメモ
リを書き替える。The processor sends out a cursor pattern by interrupting the start signal of the display's vertical retrace period ■R,
The cursor pattern memory is rewritten using this vertical retrace period VR.
これら従来の方式では、表示中のカーソルを古き替える
ためには、1つの方式ではカーソルパターンメモリが2
個必要であり、他の方式では垂直帰線時間を利用してカ
ーソルパターンの書き替えを行うので、カーソルパター
ンによっては書き替え時間が不足して、書き替え不可能
な場合も生じていた。In these conventional methods, in order to replace the currently displayed cursor, one method requires two cursor pattern memories.
In other methods, the cursor pattern is rewritten using the vertical retrace time, so depending on the cursor pattern, the rewriting time may be insufficient and rewriting may not be possible.
本発明はこのような点に鑑みて創作されたものであって
、カーソル表示終了信号を送出して、カ゛ −ツル表示
の書き替え期間を拡大し、十分にその期間を確保する方
式を提供することを目的としている。The present invention was created in view of these points, and provides a method for extending the period for rewriting the cursor display by sending a cursor display end signal and ensuring a sufficient period for rewriting the cursor display. The purpose is to
上記した目的を達成するために、各種のカーソルパター
ンを格納するカーソルパターンメモリと、該カーソルパ
ターンメモリから所要のカーソルパターンをアクセスす
るカーソルパターンメモリアクセス回路と、該カーソル
パターンの表示装置の表示を制御するカーソル制御回路
と、前記カーソルパターンメモリアクセス回路とカーソ
ル制御回路をプロセッサバスに接続してデータの授受を
行うバス制御回路とを具えた回路構成とする。In order to achieve the above purpose, a cursor pattern memory that stores various cursor patterns, a cursor pattern memory access circuit that accesses a desired cursor pattern from the cursor pattern memory, and a control for displaying the cursor pattern on a display device are provided. and a bus control circuit that connects the cursor pattern memory access circuit and the cursor control circuit to a processor bus to exchange data.
カーソル制御回路が送出するカーソル表示の終了を通知
するカーソル終了信号によってプロセッサはバス制御回
路とカーソルパターンメモリアクセス回路を通じてカー
ソルパターンの書き替えを開始する。In response to a cursor end signal sent by the cursor control circuit to notify the end of cursor display, the processor starts rewriting the cursor pattern through the bus control circuit and the cursor pattern memory access circuit.
そして、表示のためのカーソルの読み出、しと書き替え
のための書き込みとが競合した時、カーソルパターンメ
モリアクセス回路は、競合信号を送出して割り込み、プ
ロセッサは書き替えを停止する。When there is a conflict between reading and writing the cursor for display and rewriting, the cursor pattern memory access circuit sends out a conflict signal to interrupt, and the processor stops rewriting.
書き替えが中断した時、中断したカーソルパターンメモ
リのアドレスをカーソルパターンメモリアクセス回路が
記憶して、次のカーソル終了信号によって残余のカーソ
ルパターンを書き込む。When rewriting is interrupted, the cursor pattern memory access circuit stores the interrupted cursor pattern memory address and writes the remaining cursor pattern in response to the next cursor end signal.
第1図は本発明のカーソルパターン書き替え処理方式の
一実施例の構成ブロック図を示す。FIG. 1 shows a block diagram of an embodiment of a cursor pattern rewriting processing method according to the present invention.
カーソル制御回路11はディスプレイ3のカーソル表示
位置を検出し、カーソルパターンメモリアクセス回路1
3にカーソルデータの読み出しを指示する。The cursor control circuit 11 detects the cursor display position on the display 3, and the cursor pattern memory access circuit 1
3 to read the cursor data.
カーソルパターンメモリアクセス回路13は、カーソル
パターンメモリ14に指示されたカーソルのアドレスを
送出して、そのカーソルパターンデータを読み出す。The cursor pattern memory access circuit 13 sends the address of the designated cursor to the cursor pattern memory 14 and reads the cursor pattern data.
読み出されたカーソルパターンデータは、カーソル制御
回路11が指定するディスプレイ3上の位置に表示され
る。The read cursor pattern data is displayed at a position on the display 3 designated by the cursor control circuit 11.
カーソルパターンメモリ14に記憶されたカーソルパタ
ーンを書き替える時は、図示しないプロセッサは書き替
えるべきカーソルパターンのデータをプロセッサバス4
を介してバス制御回路15に送出する。When rewriting the cursor pattern stored in the cursor pattern memory 14, a processor (not shown) transfers data of the cursor pattern to be rewritten to the processor bus 4.
The data is sent to the bus control circuit 15 via the bus control circuit 15.
そのカーソルパターンデータは、カーソルパターンメモ
リアクセス回路13に出力され、カーソル制御回路11
の指示によってカーソルパターンメモリI4に書き込ま
れる。The cursor pattern data is output to the cursor pattern memory access circuit 13 and the cursor control circuit 11
is written into the cursor pattern memory I4 according to the instruction.
一方、第2図はディスプレイの画面表示を説明する図で
あって、ディスプレイの画像表示は水平表示期間Hと垂
直表示期間■の間に行われ、画像を表示しない水平帰線
期間HRと垂直帰線期間■Rがある。On the other hand, FIG. 2 is a diagram explaining the screen display of the display, in which the image display on the display is performed between the horizontal display period H and the vertical display period ■, and the horizontal blanking period HR during which no image is displayed and the vertical blanking period. There is a line period ■R.
そして、カーソル(図の矢印)は画像表示期間に垂直表
示期間にで表示される。The cursor (arrow in the figure) is displayed during the vertical display period during the image display period.
一般に20型非インタレ一ス方式のCRTディスプレイ
では、1画面の水平表示はlラスタ1280ドツトで、
垂直表示は1024ラスタ程度である。Generally, on a 20-inch non-interlaced CRT display, the horizontal display of one screen is 1280 dots per raster.
The vertical display is approximately 1024 rasters.
カーソルは色々な形と大きさをもち、例えば、カーソル
表示期間は32ラスタあるいは64ラスタである。Cursors come in various shapes and sizes, for example, the cursor display period can be 32 rasters or 64 rasters.
カーソルを書き替える場合は、プロセッサに対する割り
込みを可能にし、カーソル表示終了信号I RQOを待
つ。When rewriting the cursor, enable interrupts to the processor and wait for a cursor display end signal IRQO.
カーソル制御回路11はカーソル表示の終了を検出して
カーソル表示終了信号I RQOを送出する。The cursor control circuit 11 detects the end of cursor display and sends out a cursor display end signal IRQO.
この信号によってその時点からカーソルパターンの書き
替えを実行する。This signal causes the cursor pattern to be rewritten from that point onwards.
第3図は画面表示のタイミングを説明する図であって、
図のように垂直方向の表示は、垂直同期信号に同期した
垂直方向の垂直ブランキング信号による垂直帰線期間V
Rと垂直表示期間■とで1画面の表示すイクルとなる。FIG. 3 is a diagram explaining the timing of screen display,
As shown in the figure, the vertical blanking signal is synchronized with the vertical synchronization signal to display the vertical blanking period V.
R and the vertical display period ■ constitute one screen display cycle.
そして、カーソル表示期間が終了したことによって発生
するカーソル表示終了信号I RQOが送 □出され
た時点Pからカーソルの書き替えが開始され、次のカー
ソル表示期間が開始されるまでが書き替え可能な時間と
なる。Then, the cursor display end signal I RQO generated when the cursor display period ends is sent. □ Cursor rewriting starts from the time P when it is sent, and can be rewritten until the next cursor display period starts. It's time.
次のカーソル表示が開始されるまでに、カーソルの書き
替えが終了しないで、読み出しと書き込みが競合した場
合はカーソルパターンメモリアクセス回路13は競合信
号IRQIを送出し、競合したカーソルパターンメモリ
のアドレスをその内部レジスタに保持する。If the rewriting of the cursor is not completed before the next cursor display starts, and there is a conflict between reading and writing, the cursor pattern memory access circuit 13 sends out a conflict signal IRQI to retrieve the address of the conflicting cursor pattern memory. held in its internal register.
そして、次のカーソル表示終了信号の発生を待ち、保持
されたメモリアドレスからカーソルパターンの書き込み
を再開する。Then, it waits for the next cursor display end signal to be generated and resumes writing the cursor pattern from the held memory address.
カーソル表示終了信号I RQOと競合信号rRQ1は
、いずれもバス制御回路15を介して割り込み信号IR
Qとしてプロセッサバス4に送出される。The cursor display end signal I RQO and the contention signal rRQ1 are both sent to the interrupt signal IR via the bus control circuit 15.
Q is sent to the processor bus 4.
以上述べてきたように、本発明によれば、カーソルパタ
ーンメモリの記憶容量を小さくすることができ、且つカ
ーソルパターンの書き替え時間を長くすることができ、
実用的には極めて有用である。As described above, according to the present invention, the storage capacity of the cursor pattern memory can be reduced, and the time required to rewrite the cursor pattern can be increased.
It is extremely useful in practical terms.
第1図は本発明のカーソルパターン書き替え処理方式の
一実施例の構成ブロック図、
第2図はディスプレイの画面表示を説明する図、第3図
は画面表示のタイミングを説明する図、第4図は従来例
のカーソルパターン書き替えを説明する図、
第5図は従来の他の実施例のタイミングを説明する図で
ある。
図において、
11は力・−ツル制御回路、
13はカーソルパターンメモリアクセス回路、14はカ
ーソルパターンメモリ、
15はバス制御回路、
3はディスプレイ、
4はプロセッサバス、
I RQOはカーソル表示終了信号、
第3図
従粂イ句φカーソルパターンの番!Vれ富乏帽づる■第
4図
第5図FIG. 1 is a block diagram of the configuration of an embodiment of the cursor pattern rewriting processing method of the present invention, FIG. 2 is a diagram explaining the screen display of the display, FIG. 3 is a diagram explaining the timing of screen display, and FIG. 4 is a diagram explaining the screen display timing. FIG. 5 is a diagram for explaining cursor pattern rewriting in a conventional example, and FIG. 5 is a diagram for explaining timing in another conventional example. In the figure, reference numeral 11 indicates a power/truss control circuit; 13 indicates a cursor pattern memory access circuit; 14 indicates a cursor pattern memory; 15 indicates a bus control circuit; 3 indicates a display; 4 indicates a processor bus; IRQO indicates a cursor display end signal; Figure 3: The turn of the φ cursor pattern! Figure 4 Figure 5
Claims (1)
モリ(14)と、該カーソルパターンメモリ(14)か
ら所要のカーソルパターンをアクセスするカーソルパタ
ーンメモリアクセス回路(13)と、該カーソルパター
ンの表示装置(3)上の表示を制御するカーソル制御回
路(11)と、前記カーソルパターンメモリアクセス回
路(13)とカーソル制御回路(11)をプロセッサバ
ス(4)に接続してデータの授受を行うバス制御回路(
15)とを具え、前記カーソル制御回路(11)が送出
するカーソル表示の終了を通知するカーソル終了信号(
IRQ0)によってプロセッサがバス制御回路(15)
とカーソルパターンメモリアクセス回路(13)を通じ
てカーソルパターンの書き替えを始め、前記カーソルパ
ターンの読み出しと書き替えとが競合した時、前記カー
ソルパターンメモリアクセス回路(13)は競合したこ
とを通知する競合信号(IRQ1)を送出し、競合した
カーソルパターンメモリ(14)のアドレスを保持する
ことを特徴とするカーソルパターン書き替え処理方式。A cursor pattern memory (14) that stores various cursor patterns, a cursor pattern memory access circuit (13) that accesses a required cursor pattern from the cursor pattern memory (14), and a display device (3) for the cursor pattern. a cursor control circuit (11) that controls the display of the cursor pattern memory access circuit (13) and the cursor control circuit (11), and a bus control circuit (4) that connects the cursor pattern memory access circuit (13) and the cursor control circuit (11) to a processor bus (4) to exchange data.
15), and a cursor end signal (15) sent by the cursor control circuit (11) to notify the end of cursor display.
IRQ0) allows the processor to control the bus control circuit (15).
starts rewriting the cursor pattern through the cursor pattern memory access circuit (13), and when there is a conflict between reading and rewriting the cursor pattern, the cursor pattern memory access circuit (13) sends a conflict signal to notify of the conflict. A cursor pattern rewriting processing method characterized by transmitting (IRQ1) and holding an address of a conflicting cursor pattern memory (14).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62086489A JPS63250690A (en) | 1987-04-07 | 1987-04-07 | Cursor pattern rewrite processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62086489A JPS63250690A (en) | 1987-04-07 | 1987-04-07 | Cursor pattern rewrite processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63250690A true JPS63250690A (en) | 1988-10-18 |
Family
ID=13888396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62086489A Pending JPS63250690A (en) | 1987-04-07 | 1987-04-07 | Cursor pattern rewrite processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63250690A (en) |
-
1987
- 1987-04-07 JP JP62086489A patent/JPS63250690A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0355832B2 (en) | ||
JPS63250690A (en) | Cursor pattern rewrite processing system | |
JPH0361199B2 (en) | ||
JPS6140997B2 (en) | ||
JPH1153528A (en) | Digital image processor and digital image processing method | |
JPH0243194B2 (en) | ||
JP4553998B2 (en) | Bus control device | |
JPS60128393U (en) | Video memory control device | |
JP2901033B2 (en) | Display method of camera with monitor | |
JPH04326393A (en) | Image memory access system | |
JPS642956B2 (en) | ||
JPS6321211B2 (en) | ||
JPH035755B2 (en) | ||
JPH09292244A (en) | Navigation device for vehicle | |
JPS63113592A (en) | Image processor | |
JPH0399317A (en) | Image processor | |
JPH0237452A (en) | Data transfer system for signal processing device | |
JPS60158483A (en) | Microcomputer system | |
JPH01224882A (en) | Displaying control device | |
JPH05333829A (en) | Information processor | |
JPS62272321A (en) | Display system | |
JPS6343196A (en) | Frame memory controller | |
JPS6032090A (en) | Crt display terminal | |
JPH036509B2 (en) | ||
JPS61174592A (en) | Image data display unit |