JPS6032090A - Crt display terminal - Google Patents

Crt display terminal

Info

Publication number
JPS6032090A
JPS6032090A JP58143010A JP14301083A JPS6032090A JP S6032090 A JPS6032090 A JP S6032090A JP 58143010 A JP58143010 A JP 58143010A JP 14301083 A JP14301083 A JP 14301083A JP S6032090 A JPS6032090 A JP S6032090A
Authority
JP
Japan
Prior art keywords
data
display
memory
displayed
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58143010A
Other languages
Japanese (ja)
Inventor
巧 長谷部
出崎 芳人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58143010A priority Critical patent/JPS6032090A/en
Publication of JPS6032090A publication Critical patent/JPS6032090A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示すべきデータを一時格納するメモリを有
し、文字、記号及びイメージノ(ターンを表示するラス
タースキャン方式のCRT表示端末装置に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a raster scan type CRT display terminal device having a memory for temporarily storing data to be displayed and displaying characters, symbols and images (turns). It is.

従来例の構成とその問題点 従来、表示すべきデータを一時格納するメモリ(以下り
フレッシュメモリと呼ぶ)を有するCRT表示装置では
、そのメモリにアドレスを与え読出したデータをそのま
まビデオ信号に変換するかあるいは、あらかじめ表示フ
ォントを記憶しているバター7メモリを持っている場合
は、そのノくターンメモリのアドレスとしてそのデータ
を与え、ノ(ターンメモリから読出されたデータをビデ
オ信号に変換し、CRTに表示している。また、リフレ
ッシュメモリの他に)(ターンメモリを持っている場合
は、表示しようとする表示フォントを)くターンメモリ
からリフレッシュメモリに、転送し、リフレッシュメモ
リから読出したデータをビデオ信号ブ に変換してCRTに表示している。従来例の≠ロック図
を第1図に示す。第1図において、101は全体を制御
するマイクロプロセッサ(M P U )。
Conventional configuration and its problems Conventionally, in a CRT display device that has a memory (hereinafter referred to as fresh memory) that temporarily stores data to be displayed, an address is given to the memory and the read data is converted directly into a video signal. Alternatively, if you have a Butter 7 memory that stores the display font in advance, give that data as the address of the turn memory and convert the data read from the turn memory into a video signal, It is displayed on the CRT.In addition to the refresh memory, (if it has a turn memory, the display font to be displayed) is transferred from the turn memory to the refresh memory, and the data read from the refresh memory. is converted into a video signal and displayed on a CRT. A lock diagram of the conventional example is shown in Fig. 1. In FIG. 1, 101 is a microprocessor (MPU) that controls the entire system.

106は表示すべきビットイメージデータを一時格納す
るリフレッシュメモリ、106はリフレッシュメモリか
らのデータ116をパラレル−シリアル変換するP/S
変換部、102はCRTに表示する為に必要な信号を作
り出すCRT制御部(CRTC)、103はCRTに表
示するだめの同期信号(垂直同期信号110.水平同期
信号111、表示信号112)及び、画信号114をC
RTに表示するだめのビデオ信号113に変換するビデ
オ制御部、107は表−示7ォントのビットパターンデ
ータを記憶しているパターンメモリを含み、表示しよう
とする表示フォントのコードデータと表示しようとする
表示位置に対応するアドレス情報により、データの書込
みのためのアドレス及びリフレッシュメモリへのデータ
を制御するデータ書込み制御部、104はリフレッシュ
メモリに与える表示のための読出し用アドレス119と
央ターンメモリからのデータをリフレッシ−メモリに転
送するための書込み用アドレス120のアドレスの切り
換えを行な込、リフレッシュメモリにアドレス115を
与えるアドレス制御部、117は表示しようとする表示
フォントのビットパターンデータ、118は書込み開始
の指示をする書込み指示信号、108,109はそれぞ
れマイクロプロセッサのデータバス、アドレスノ(スで
ある。また、リフレッシュメモリに与えるアドレスは画
面上の位置と常に対応しており、画面上の任意の位置へ
の表示はアドレスの制御により可能になっている。
106 is a refresh memory that temporarily stores bit image data to be displayed; 106 is a P/S that converts data 116 from the refresh memory from parallel to serial;
A conversion unit 102 is a CRT control unit (CRTC) that generates signals necessary for displaying on a CRT, 103 is a synchronization signal not to be displayed on a CRT (vertical synchronization signal 110, horizontal synchronization signal 111, display signal 112), and The image signal 114 is
A video control unit 107 that converts the video signal 113 into a video signal 113 that cannot be displayed on the RT includes a pattern memory that stores the bit pattern data of the display 7 font, and the code data of the display font to be displayed and the code data of the display font to be displayed. A data write control section 104 controls the address for writing data and the data to the refresh memory based on the address information corresponding to the display position to be displayed. 117 is the bit pattern data of the display font to be displayed; Write instruction signals 108 and 109, which instruct the start of writing, are the data bus and address node of the microprocessor, respectively. Also, the address given to the refresh memory always corresponds to the position on the screen, and Display at any location is possible by controlling the address.

第1図において、CRTに表示しようとする表示フォン
トのビットパターンデータをリフレッシ−メモリ105
に転送する場合は、まずマイクロプロセッサ101より
書込令制御部107に表示しようとする表示フォントの
コードデータとその位置に対応するアドレス情報、例え
ば書込みの先頭アドレス等を与え、その情報により書込
み制御部107では水平走査区間中のCRTに表示して
いる表示区間中身外で書込みのアドレスを発生させ、か
つパターンメモリから表示しようとする表示フォントの
ビットパターンデータをアドレスと同期させ、リフレッ
シュメモリ106に表示しようとする表示フォントのピ
ッしくターンデータを書込んでいる。しかし、書込み制
御部では1表示フォント表示毎に表示フォントの)くタ
ーンコート1と表示位置に対応するアドレス情報等のデ
ータ群を必要とし、そのデータ群は表示フォントの表示
毎にマイクロプロセッサ101から設定してやらなけれ
ばならない。例えばCRT表示装置に一度に多数の文字
等の表示フォントを表示しようとする場合には、マイク
ロプロセッサは1文字毎に表示の為のプログラムを実行
しなければならず、その表示に専念する事になシ、マイ
クロプロセッサの使用効率が低くなるという問題点があ
る。
In FIG. 1, bit pattern data of a display font to be displayed on a CRT is stored in a refresh memory 105.
When transferring the code data to the write command control unit 107 from the microprocessor 101, the code data of the display font to be displayed and the address information corresponding to its position, such as the start address of writing, are first given, and the write control is performed using that information. The unit 107 generates a write address outside the display section displayed on the CRT in the horizontal scanning section, synchronizes the bit pattern data of the display font to be displayed from the pattern memory with the address, and stores it in the refresh memory 106. Turn data is written exactly in the display font to be displayed. However, the write control unit requires a data group such as turn coat 1 of the display font and address information corresponding to the display position for each display font display, and this data group is sent from the microprocessor 101 each time the display font is displayed. You have to set it up. For example, when trying to display a large number of characters or other display fonts at once on a CRT display device, the microprocessor must run a program for displaying each character, and the microprocessor must concentrate on displaying that character. However, there is a problem that the microprocessor is used less efficiently.

発明の目的 本発明はマンマシーンインタフェースとして高搏却#ル
 宜塩舒イレの鼻ム よh面去数の多い漢字等の文字パ
ターンを表示するCRT表示端末装置において、全体の
制御を行なう制御部、例えばマイクロプロセッサの文字
の表示に関わる処理の負担を軽減する事を目的とする。
Purpose of the Invention The present invention provides a control unit for overall control in a CRT display terminal device that displays character patterns such as kanji with a large number of characters as a man-machine interface. For example, the purpose is to reduce the burden of processing related to displaying characters on a microprocessor.

発明の構成 本発明は、マイクロプロセッサ等の主制御部を有するC
RT表示端末装置において、CR′r上に表示すべきビ
ットイメージデータを一時格納するリフレッシュメモリ
と表示フォントのビットパターンデータを記憶するパタ
ーンメモリと、表示しようとする表示フォントのパター
ンコードデータ及び表示しようとする表示位置に対応す
るアドレス情報等の表示のためのデータ群を一時格納す
るバッファメモリを有し、表示フォントをCRT上に表
示する場合、主制御部のマイクロプロセッサを介さずバ
ッファメモリよシ表示しようとする表示フォントのパタ
ーンコードデータ及びそのアドレス情報等のデータ群を
読み出し、そのデータ群で指示された表示フォントのビ
ットパターンデータを指示されたアドレス位置にパター
ンメモリからリフレッシュメモリに転送する事により、
表示フォントの表示に関わる処理を、主制御部とは独立
に行ない、またバッファメモリに複数の表示フォントの
表示に関するデータを格納する事により複数の表示フォ
ントの表示を連続的に行う事を実現するものである。
Structure of the Invention The present invention provides a computer system having a main control section such as a microprocessor.
In the RT display terminal device, a refresh memory temporarily stores bit image data to be displayed on CR'r, a pattern memory stores bit pattern data of a display font, and pattern code data of a display font to be displayed and the pattern code data to be displayed. It has a buffer memory that temporarily stores a data group for display such as address information corresponding to the display position, and when displaying a display font on a CRT, the data can be stored from the buffer memory without going through the microprocessor of the main control unit. Reads a data group such as the pattern code data of the display font to be displayed and its address information, and transfers the bit pattern data of the display font specified by the data group from the pattern memory to the refresh memory at the specified address position. According to
Processing related to the display of display fonts is performed independently of the main control unit, and by storing data related to the display of multiple display fonts in the buffer memory, it is possible to continuously display multiple display fonts. It is something.

実施例の説明 本発明によるCRT表示端末装置の一実施例の構成ブロ
ック図を第2図に示し、バッファーメモリ内のデータの
状態を第3図に示す。第2図において、2o1は全体を
制御するマイクロプロセッサ(MPU)、2015は表
示すべきビットイメーシテータを一時格納するリフレッ
シュメモリ、206はリフレッシュメモリからのデータ
221をパラレル−シリアル変換するP/S変換部、2
02はCRTに表示する為に必要な信号を作シ出すCR
T制御部(CRT C)、203はCRTに表示するた
めの同期信号(垂直同期信号212゜水平同期信号21
32表示信号214)及び、画信号216をCRTに表
示するためのビデオ信号215に変換するビデオ制御部
、207は表示フォントのピットパターンデータを記憶
しているパターンメモリを含み、表示しようとする表示
フォントのコードデータと表示しようとする表示位置に
対応するアドレス情報により、データの書込みのだめの
アドレス及びリフレッシュメモリへのデータを制御する
データ書込み制御部、204はリフレッシ−メモリに与
える表示のための読出し用アドレス217とパターンメ
モリからのデータをリフレッシュメモリに転送するため
の書込み用アドレス218のアドレスの切り換えを行な
い、リフレッシュメモリにアドレス219を与えるアド
レス制御部、220は表示しようとする表示フォントの
ピットパターンデータ、225は書込み開始の指示をす
る書込み指示信号、208は表示しようとする表示フォ
ントデータのコードデータと表示しようとする表示位置
に対応するアドレス情報を含む書込み用データ群を一時
格納するバッファーメモリ、224はそのバッファメモ
リに与えるアドレス、222はバッファメモリから続出
されたデータ、223はバッファメモリ208から書込
み用データ群を読出す為のアドレス、2o9はバッファ
メモリに与えるアドレスの切シ換えなどの制御を行なう
バス制御部、210,211はそれぞれマイクロプロセ
ッサのデータバス、アドレスバスである。また、リフレ
ッシュメモリに与えるアドレスは画面上の位置と常に対
応しており、画面上の任意の位置への表示はアドレスの
制御によシ可能になっておシ、表示フォントの表示に必
要なデータは、表示フォントのコードデータと表示位置
に対応するアドレス情報の他に表示フォントが継続しで
あるかどうかを示す継続フラグデータを設ける。第3図
において、パターンコード■。
DESCRIPTION OF THE EMBODIMENTS FIG. 2 shows a block diagram of the structure of an embodiment of the CRT display terminal device according to the present invention, and FIG. 3 shows the state of data in the buffer memory. In FIG. 2, 2o1 is a microprocessor (MPU) that controls the whole, 2015 is a refresh memory that temporarily stores the bit imitator to be displayed, and 206 is a P/S converter that converts data 221 from the refresh memory from parallel to serial. Part, 2
02 is a CR that generates the signals necessary to display on the CRT.
A T control unit (CRT C) 203 outputs synchronization signals (vertical synchronization signal 212, horizontal synchronization signal 21) for display on the CRT.
32 display signal 214) and an image signal 216 into a video signal 215 for display on a CRT; 207 includes a pattern memory storing pit pattern data of a display font; A data write control unit controls the address for writing data and data to the refresh memory based on the font code data and address information corresponding to the display position to be displayed, and 204 is a readout unit for display provided to the refresh memory. 217 and a write address 218 for transferring data from the pattern memory to the refresh memory, and an address control unit that provides an address 219 to the refresh memory; 220 is a pit pattern of the display font to be displayed; data, 225 is a write instruction signal that instructs to start writing, and 208 is a buffer memory that temporarily stores a group of write data including code data of display font data to be displayed and address information corresponding to the display position to be displayed. , 224 is the address to be given to the buffer memory, 222 is the data successively output from the buffer memory, 223 is the address for reading the write data group from the buffer memory 208, and 2o9 is the address for switching the address given to the buffer memory, etc. Bus control units 210 and 211 that perform control are a data bus and an address bus of the microprocessor, respectively. In addition, the address given to the refresh memory always corresponds to the position on the screen, and displaying at any position on the screen can be done by controlling the address. In addition to code data of the display font and address information corresponding to the display position, continuation flag data indicating whether the display font is continuous is provided. In Figure 3, pattern code ■.

■で表示しようとする1つの表示フォントのコードデー
タを表し、アドレスデータ■、■、■、■で表示しよう
とする表示位置に対応するアドレス情報、たとえばデー
タ書込む場合の先頭アドレスなどであシ、修飾データは
例えば拡大あるいは縮小するかどうかの情報であシ、継
続フラグデータは次に続く表示しようとする表示フォン
トのデータがあるかどうかを示すデータであシ、続くデ
ータがある場合は”継続”を示し、ない場合は゛終了”
を示す。第3図中のアドレスは例えばバッファメモリ中
の表示フォントの表示のためのデータの先頭番地のマイ
クロプロセッサにおけるアドレスを$9000とした場
合の表示の為の各データのアドレスを示す。以下に本発
明の詳細な説明をする。第2図においてCRT上に新た
に表示7オントを表示する場合、まずマイクロプロセッ
サ201の制御により、表示しようとする表示7オント
のコードデータ(第3図中のコードデータ■。
■ represents the code data of one display font to be displayed, and address data ■, ■, ■, ■ corresponds to the display position to be displayed, such as the start address when writing data. For example, the modification data is information on whether to enlarge or reduce the size, and the continuation flag data is data indicating whether there is data of the display font to be displayed next. “Continue”, otherwise “End”
shows. The addresses in FIG. 3 indicate, for example, the addresses of each data for display when the address in the microprocessor of the first address of the data for display of the display font in the buffer memory is $9000. A detailed explanation of the present invention will be given below. In FIG. 2, when newly displaying 7 onts on the CRT, the microprocessor 201 first controls the code data of the 7 onts to be displayed (code data 2 in FIG. 3).

■)、表示位置に対応するアドレス情報(第3図中のア
ドレスデータ■、■、■、■)、継続フラグデータなど
の書込み用データ群をバッファメモリ208のあらかじ
め書込み用として決めておい −たア、・い(第。図よ
おい−Cu@e。。。〜′)や書込み、表示しようとす
る表示フォントがいま書き込んだデータ分の他にない場
合は継続フラグデータは6終了”を示し、表示フォント
かある場合は継続フラグデータは“継続”を示すように
しておく。次に書込み制御部207への書込み指示信号
226により、書込み制御部207では読出す為にあら
かじめ書込み用として決めておいたアドレス223をバ
ス切シ換え部209に通してバッファメモリに与え、バ
ッファメモリ208からそのデータ222を読出し、そ
の中の第3図中の表示フォント用データを書込み制御部
のデータ転送するブロックに設定し、継続フラグデータ
によシ継続か終了かの7ラグをカットしておく。次に書
込み制御部207では表示7オント書込み用のアドレス
218をアドレス制御ブロック204を通して、リフレ
ッシュメモリ206にアドレス219として与え、かつ
そのアドレスに同期して表示フォントのビットパターン
データを転送データ220として与え、表示フォントの
ピットパターンデータラリフレッシュメモリ206に書
込む。リフレッシュメモリ206に書き込まれた新たな
表示7オントのビットパターンデータを含む表示データ
はP/S変換部206によシパラレルーシリアル変換し
シリアルな画信号になシ、ビデオ制御部203によりデ
ータ表示するCRT表示装置にあったビデオ信号に変換
され画面上に表示する。1つの表示フォントの表示の為
の処理が終了した後、書込み制御部207において継続
フラグが継続を示している場合は再びバッファーメモリ
208から継続7ラグデータを含む表示フォントのデー
タを読出して、その表示フォントを表示する為のデータ
設定と継続フラグの設定を行なう。その後は前述のよう
な動作です7レツシーメモリ205に表示フォントのビ
ットパターンデータを転送し、CRT上に表示する。こ
のように継続フラグデータを継続に設定し続ける事によ
シ、バッファーメモリの容量の範囲でいくつもの表示フ
ォントを画面上の任意の位置に連続して表示していく事
になる。
■), address information corresponding to the display position (address data ■, ■, ■, ■ in Figure 3), and a group of write data such as continuation flag data are determined in advance for writing in the buffer memory 208. If there is no other display font to write or display than the data you just wrote, the continuation flag data will indicate "6 end". , if there is a display font, the continuation flag data is set to indicate "continuation".Next, in response to the write instruction signal 226 to the write control unit 207, the write control unit 207 predetermines the font for writing in order to read it. The stored address 223 is given to the buffer memory through the bus switching unit 209, the data 222 is read from the buffer memory 208, and the display font data shown in FIG. 3 is transferred to the write control unit. The write control unit 207 sets the display 7 ont writing address 218 to the refresh memory 206 through the address control block 204 and cuts out the 7 lag between continuation and termination based on the continuation flag data. 219, and in synchronization with that address, bit pattern data of the display font is given as transfer data 220 and written into the display font pit pattern data refresh memory 206.The new display 7 bit pattern data written in the refresh memory 206 is The display data including the bit pattern data is converted into a serial image signal by the P/S converter 206, and converted into a video signal suitable for the CRT display device that displays the data by the video controller 203. Display on the screen. After the process for displaying one display font is completed, if the continuation flag in the write control unit 207 indicates continuation, the display font including the continuation 7 lag data is read again from the buffer memory 208. Read the data, set the data to display the display font, and set the continuation flag.After that, the operation is as described above.7 Transfer the bit pattern data of the display font to the receipt memory 205 and display it on the CRT. By continuing to set the continuation flag data to continuation in this way, a number of display fonts can be displayed continuously at arbitrary positions on the screen within the capacity of the buffer memory.

1つの表示フォントの表示が終了し、その時の継続フラ
グが終了を示している場合はバッファーメモリからの表
示フォントの表示の為のデータの読出し及びその表示7
オントのリフレッシュメモリへの転送の一連の動作が終
了する。この実施例において、マイクロプロセッサが行
なう処理はバッファーメモリへの表示フォントの表示の
為のデータの設定と継続フラグデータの設定の他に書込
み指示信号の出力を考えると、表示しようとする表示7
オントが多くある場合はその表示のだめのデータと継続
7ラグデータの設定し書込み指示信号を出力した後、マ
イクロプロセッサは他の処理を実行することも可能であ
シ、また表示しようとする表示フォント、表示位置が同
じであれば、書込み指示信号のみで表示動作を実現でき
る。
When the display of one display font is finished and the continuation flag at that time indicates the end, read data for displaying the display font from the buffer memory and display it 7
The series of operations for transferring the data to the refresh memory ends. In this embodiment, the processing performed by the microprocessor includes setting data for displaying a display font in the buffer memory, setting continuation flag data, and outputting a write instruction signal.
If there are many fonts, the microprocessor can perform other processing after setting the display data and continuation 7 lag data and outputting the write instruction signal, and the display font to be displayed. , if the display positions are the same, the display operation can be realized using only the write instruction signal.

発明の効果 本発明によって次にこのような効果がもたらされる3(
1)マイクロプロセッサ等の制御部を有する高精細度の
CRT表示端末装置において、同一の表示7オント群の
表示を行なう場合、表示に関わる制御部の処理が少なく
て済む。また(2)マイクロプロセッサ等の制御部を有
する無精細度のCRT表示装置において、一度に多くの
表示フォントを表示しようとする場合、制御部の処理が
その表示の為の処理のみに関わらなくて済む。
Effects of the Invention The present invention brings about the following effects3(
1) In a high-definition CRT display terminal device having a control section such as a microprocessor, when displaying the same group of 7 onts, the processing of the control section related to display can be reduced. In addition, (2) in a non-definition CRT display device that has a control unit such as a microprocessor, when trying to display many display fonts at once, the processing of the control unit is not involved only in the processing for display. It's over.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のCRT端末装置の一実施例のプファーメ
モリ内のデータの格納状態を示す図である。 201・・・・・・マイクロプロセッサ、2o2・・・
・・・CRT制御部、203・・・・・・ビデオ制御部
、2o4・・・・・・アドレス制御部、2o6・・・・
・・リフレッシュメモL 206・・・・・・P/E3
変換部、2o7・・・・・・データ書込み制御部、20
8・・・・・・バッファーメモリ、209・・・・・・
バス切換部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
FIG. 1 is a diagram showing the storage state of data in the buffer memory of an embodiment of a conventional CRT terminal device. 201...Microprocessor, 2o2...
... CRT control section, 203 ... Video control section, 2o4 ... Address control section, 2o6 ...
...Refresh memo L 206...P/E3
Conversion unit, 2o7...Data write control unit, 20
8...Buffer memory, 209...
Bus switching section. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2

Claims (1)

【特許請求の範囲】 CRT上に表示すべきと、トイメージデータを一時格納
する第一のメモリと表示フォントのビ。 ドパターンを記憶する第二のメモリを有し、前記第二の
メモリより、表示しようとする表示フォントのビットハ
ターンデータを前記第一のメモリに転送しCRT上に表
示する場合、前記第二のメモリに与えるパターンコード
と前記第一のメモリに与・えるアドレスを発生するアド
レス発生部へのアドレス情報を少なくとも含む表示の為
のデータ群とそのデータ群に続く表示の為のデータ群が
存在するか否かを示す継続フラグデータを1ユニツトと
し、複数ユニットを一時格納出来る第三のメモリを有し
、前記表示の為のデータ群と前記継続フラグデータを前
記第三のメモリより読出す事によ置。
[Scope of Claims] A first memory for temporarily storing image data to be displayed on a CRT, and a display font. If the bit pattern data of the display font to be displayed is transferred from the second memory to the first memory and displayed on a CRT, the second memory stores bit pattern data. There is a data group for display that includes at least a pattern code to be given to the memory and address information for an address generation unit that generates an address to be given to the first memory, and a data group for display that follows the data group. One unit is continuation flag data indicating whether or not the same is true, and a third memory capable of temporarily storing a plurality of units is provided, and the data group for display and the continuation flag data are read from the third memory. Place it aside.
JP58143010A 1983-08-03 1983-08-03 Crt display terminal Pending JPS6032090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58143010A JPS6032090A (en) 1983-08-03 1983-08-03 Crt display terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58143010A JPS6032090A (en) 1983-08-03 1983-08-03 Crt display terminal

Publications (1)

Publication Number Publication Date
JPS6032090A true JPS6032090A (en) 1985-02-19

Family

ID=15328845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58143010A Pending JPS6032090A (en) 1983-08-03 1983-08-03 Crt display terminal

Country Status (1)

Country Link
JP (1) JPS6032090A (en)

Similar Documents

Publication Publication Date Title
JPS61188582A (en) Multi-window writing controller
JPH0141994B2 (en)
JPS6330632B2 (en)
US4924432A (en) Display information processing apparatus
JPS6032090A (en) Crt display terminal
JPS58116585A (en) Display indication control system
JPH0361199B2 (en)
JP3002951B2 (en) Image data storage controller
JPS62127790A (en) Multiwindow display control system
JPS61116387A (en) Image data writing system
JPS61200580A (en) Bit map display control system
JPS60129786A (en) Image memory
JPS628192A (en) Cursor control circuit
JPS61290486A (en) Display controller
JPS6032088A (en) Crt display terminal
JPS6146978A (en) Crt display unit
JPS59148091A (en) Character graphic display unit
JPS6115185A (en) Display decoration controller
JPS60214387A (en) Screen management system of scrol image
JPH02208782A (en) System for storing video signal
JPS6055388A (en) Character/graphic display
JPS61209481A (en) Character display unit
JPS60225889A (en) Ct image display unit having animation display function
JPS5812590B2 (en) display device
JPH0497390A (en) Displaying device