JPS63246987A - デシヤツフルメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明はディジタルビデオテープレコーダのデシャッ
フル用メモリ回路の制御方式に関する。

（従来の技術） ディジタルビデオテープレコーダ（以下ＤＶＴＲと略す
）等の高密度磁気記録装置では再生時に符号誤シが発生
する為、誤シ訂正符号によシ、符号誤シの訂正が行なわ
れる。再生時の符号ｍＤは雑音等によるランダム誤シの
他にテープの傷などＫよシ誤シが一カ所に集中して発生
するいわゆるバースト誤りも多い。このようなバースト
誤シに対しても訂正能力を持たせる為、通常誤シ訂正符
号を時間的にばらつかせる、シャッフリングと呼ばれる
処理をして記録するようにする。このようにすれば再生
信号にパース）！！＠りが生じても再生系においてデー
タを元の時系列に戻すデシャッ７リングを行なうことに
よってバースト誤りをランダム誤シに変換し、誤シ訂正
符号による誤シ訂正や補正を行なうことができる。

このシャラフリングとデシャッフリングには通常ランダ
ムアクセスメモリ（ＲＡＭ）を用いて、このＲＡＭへの
書込みアドレスとＲＡＭからの読み出しアドレスを制御
することで実現している。

スタジオ用ディジタルテレビジョンの符号化標準に基づ
くいわゆる４：２：２デイジタルＶＴＲの規格において
もシャラフリング技術を用い誤シ訂正符号のバースト誤
り訂正能力を高め、かつ特殊再生の画質向上をはかって
いる。上記４：２：２デイジタルＶＴＲの規格について
は、アメリカＯＳＭＰＴＥ　（５ｏｃｉｅｔｙ　ｏｆ　
Ｍｏｔｉｏｎ　Ｐｉｃｔｕｒｅ　ａｎｄＴｅｌｅｖｉｓ
ｉｏｎ　Ｅｎｇｉｎｅｅｒｓ）から刊行された「Ｄｉｇ
ｉｔａｌＴｅｌｅｖｉｓｉｏｎ　Ｔａｐｅ　Ｒｅｃｏｒ
ｄｉｎｇ　＆　０ｔｈｅｒ　Ｎｅｗ　Ｄｅｖｅ−１ｏｐ
ｍｅｎｔｓＪに記載されたＰｒｏｐｏｓｅｄ　Ａｆｎｅ
ｒｉＣａｎＮａｔｉｏｎａｌ　５ｔａｎｄａｒｄｓ　ｏ
ｎ　ｔｈｅ　１９−ｒｒｍ　Ｔｙｐｅ　Ｄ−ＩＦｏｒ　
ｍａｔ並びにＳＭＰＴＢ　２２４Ｍ　〜２２８Ｍで提案
されている。又日本においてもＮＨＫ技研月報（昭和６
１年４月号）のｒＣＣＩＲにおけるディジタルＶ　Ｔ　
Ｒ（７）［単化Ｊ　（Ｐ１３８〜１４５）の欄にこの規
格の概要が記載されている。

上記特殊再生とは、例えばＤＶＴ几においては記録速度
と同等の速度で再生する、いわゆる通常再生以外に必要
とされる記録された速度よシ速い速度で再生する高速再
生と、遅い速度で再生する低速再生のモードである。

しかしながら、この特殊再生時、メモリ内部に特殊再生
速度とトラックピッチ及びシャラフリングの周期によっ
て生ずる長い時間データの更新され々いいわゆる内符号
ブロックが生じてしまう。

この結果、再生画面上には新しいデータによって構成さ
れた画素と古いデータのままの画素とが混在するはなは
だ見づらい画像となってしまう。そこでこの様な状態を
さけるため、本来メモリとして用いられるセクタメモリ
を周期的にクリアする方法がとられていた。

しかし、この様に単純にメモリを周期的にクリヤして行
くと、本来必要のない不要な古いデータばかりではなく
新しいデータまでも一律にクリアしてしまい、再生画像
としてはデータの不足分を補正した極めて品質の悪い画
像しか再現することができなかった。

（発明が解決しようとする問題点） 上記したように、従来の特殊再生時に、個々のセクタメ
モリ内にデータの更新されないブロック部分が生じ、画
像として見づらいものとなっていた。

この様な状態をさける為、セクタメモリを周期的にクリ
アする方法をとっていたが、この方法だと一律に古いデ
ータ、新しいデータ共にクリアしてしまう。このことは
、つまりは再生画面が不足分を補正した分でのみ再生さ
れる故、きわめて画像品質の劣るものであった。

そこで本発明は上述した様な従来の特殊再生時における
画質の劣化を抑えよシ良い画像の再生を実現できるデシ
ャッフルメモリの制御方式を提供することを目的とする
。

〔発明の構成〕

（問題点を解決するための手段） 入力される映像データを第１のメモリ例えばセクタメモ
リに書込んだ時点における時間情報を記憶する第２のメ
モリ、例えば時間フラグメモリを設け、この記憶内容と
第１のメモリ読み出し時点における時間情報とを比較し
、再生スピードに応じて古いデータについてはフラグを
たて、ある一定期間よシ以前に書き込まれた映像データ
については補正を行なうことを特徴とするデシャッフル
メモリ制御方式である。

（作用） 時間フラグメモリにはセクターメモリに映像データが書
き込まれた時の時間情報が内符号ブロック単位で書込ま
れる。周期的に行なわれるセクターメモリの読出し時に
同アドレスの時間フラグメモリの時間情報と、この時点
の時間データを比較器で比較し、判定器によシその時の
再生速度に対応した時間以前のデータについて補正フラ
グを立て後段の補正回路でこのないデータのみ適当な補
正を行なうことによシ、新しいデータについてはクリア
ーしたシするというような悪影Ｗを受けることなく、特
殊再生時に画質の劣化を抑えた品質のよい再生画像が実
現できる。

（実施例） 以下本発明に係る一実施例を図面を参照して詳述する。

ここでは、従来例で示したＳ　Ｍ　Ｐ　Ｔ　ＥのＴｙｐ
ｅ　Ｄ−Ｉ　Ｆｏｒｍａｔヲ例Ｋ　、！：　ッテ説明ヲ
行’）。

まず、本実施例の説明に当り、■テープ上での記録フォ
ーマット、■−セクター内のデータ配列、■記録・再生
回路の構成について説明する。

■テープ上の記録フォーマットについて述べると、 標準テレビ放送の１フイ一ルド期間に記録するライン数
は２５０本であシ、この１１５の５０ラインを画面分割
の一単位としセグメントと呼ぶ。１セグメントの映像信
号を四分割しそれぞれをセクターと呼ぶ。セグメント内
の連続した信号を４つのセクターに分割する時にセクタ
ー間のシャツフルを行なう。この計２０セクターを第２
図に示すフォーマットでヘリカルスキャンの１０トラツ
クに分散配置しテープ上に記録する、と言うものである
。

次に■−セクター内のデータ配列について述べると、 ＳＭＰＴＥ　ｃ：）　Ｔｙｐｅ　Ｄ−Ｉ　Ｆｏｒｍａｔ
　　によれば一つノ映像セクターには１万８千バイト（
１バイトは８ビツト）のデータを記録する。これらのデ
ータは第３図に示す様に水平方向に６００バイト、垂直
方向に３０バイト並べて２次元配列を構成する。

すなわち水平・垂直両方向に符号を構成した積符号にな
っている。水平方向のデータについては６０バイト毎に
４バイトの検査点を加え、このグループを内符号ブロッ
クと呼ぶ。同様に垂直方向の３０バイトに２バイトの検
査点を加え、このグループを外符号ブロックと呼ぶ。−
セクターのデータは第３図の２次元配列における水平方
向及び垂直方向それぞれシャラフリングがなされていて
これをセクター内シャツフリングと呼び第３図の配列に
対応したアドレスを持つＲＡＭの書込み／続出しアドレ
スを制御して行々う、と言うものである。

さらに■記録・再生回路構成について述べる。

Ｔｙｐｅ　Ｄ−ＩＦｏｒｍａｔ　　におけル記録回路の
構成例を第５図に示す。ディジタル映像入力は５０１で
ブリコーディングされ５０２で４つのセクター間でシャ
ツフルされる。ここで５０３において外符号検査点が付
加された後５０４でセクター内のシャツフルが行なわれ
る。次に５０５において内符号検査点が付加され、内符
号ブロック信号を構成する。さらに内符号ブロックが２
つまとまシ第４図に示す同期ブロック信号を構成する。

ここで同期信号４０２と各種識別信号（フィールド、セ
グメント、セクター同期ブロック番号から成る）４０１
が付加されタイミング変換５０６された後変調５０７さ
れテープ上に記録される。

再生回路の構成例を第６図に示す。テープ上よシ磁気ヘ
ッドでひろわれた信号は復調され６０１、内符号の復号
後６０２、セクター内のデシャッフル６０４が行なわれ
る。ところでＤＶＴＦＬにおいては記録速度と同等の速
度で再生するいわゆる通常再生以外に、記録された速度
よシ速い速度で再生する高速再生と遅い速度で再生する
低速再生のいわゆる上述した特殊再生のモードも必要で
ある。

この特殊再生を行なった場合磁気ヘッドは記録されたト
ラックと異なったトラック角度でテープ上をトレースす
る為複数の記録トラックと交叉して信号をひろうので一
度本来のセクター毎の信号に分類するセクター分配回路
６０３が必要となる。

従って特殊再生を考慮したセクター内デシャッフル用メ
モリも（セグメント数）×（セクター数）の２０組必要
となシ第７図に示す構成となる。以後外符号復号６０５
されセクター間のデシャッフル６０６を行ない修正しき
れなかったデータには補正６０７を施し、ソースデコー
ド６０８されディジタル映像信号が再生されるというも
のである。

ここで従来のデシャッフルメモリの構成を第８図に示す
。これは第７図の２０ケあるセクタメモリの内の一つ７
０１に相当する。セクター分配さ−れさらにセグメント
毎に分配された映像データ８０１は同期ブロック信号（
第４図）の状態で入力されるのでこの中の識別番号を書
込みアドレスデコーダ８０２でデコードし、得られたア
ドレスでセクターメモリ８０３に書込む。セクターメモ
リ内のアドレスは第３図に示した２次元配列に対応して
いる。読み出し期間には記録時のシャッフリングと反対
のアルゴリズムでカウントする読出しアドレスカウンタ
８０４でアドレスを発生する。

読出されたデータ８０５はセクター内シャフリングの解
除された信号列となシ外符号復号部８０６へ送られる。

通常再生時は磁気ヘッドは記録されたトラック上をトレ
ースする為セグメント単位でみたデシャッフリングメモ
リへのデータ書込みと読出しは第９図（５）に示す様な
タイミングでシーケンシャルに行なわれる。すなわちセ
グメント０のデータが書込まれ（９０１）、読出される
（９０２）。次にセグメント１はセグメントＯより少し
遅れ（第２図で２トラック分）かつセグメントＯの書込
み期間と１復しながら書込まれ（９０３）、セグメント
Ｏの読出し終了後ひきつづいてセグメント１の読出しく
９０４）が行なわれる。この様にして各セグメント連続
的に行なわれセグメント４からセグメント０へ戻シ連続
して継続する。

特殊再生時は、磁気ヘッドの軌跡は記録トラックと交叉
し、セグメント単位でみたデータの書込みタイミングは
定まらない。しかし読出し期間は画面の溝成上通常再生
と同一周期で行なう為、第９図（Ｂ）及び（ｑのごとく
読出し期間も含め全期間書込み可能としなければならな
い為、結局メモリは読出し／書込み時分割で行なわなく
てはならない。

従って第８図においてＩ１０セレクトスイッチ５８０１
とアドレスセレクトスイッチ５８０２は、第９図（Ｑに
示すタイミングで書込み時はＷ側に、読出し時はＲ側に
切シ変える機制御する。

ここで特殊再生時の個々のセクタメモリ内部には、従来
例の欄でも説明したように特殊再生の速度とトラックピ
ッチ及びシャラフリングの周期によって生ずる。長い時
間データの更新されない内符号ブロックが生ずる。この
結果再生画面上には、新しいデータによって構成された
画素と古いデータのままの画素とが混在することになり
はなはだ見づらい画像が生ずる。この様な状態をさける
為従来はセクタメモリを周期的にクリヤしてしまう方法
をとっていた。たとえば１セグメントは４セクタで構成
されているから１フイールドに１セクタメモリをクリヤ
していけば４フイールドで全セクターが更新される。ク
リヤすべきセクターのメモリについては第９図（ｄ）の
様にデータ書込みの代りに読出したアドレスのデータを
クリヤしてしまうのである。しかしこの様に単純に周期
的にメモリをクリヤしていくと本来必要のない不要の古
いデータばかシでなく新しいデータについても一律にク
リヤしてしまい再生画面は残りの３セクタ一分のデータ
で不足分の補正をしたきわめて品質の悪い画像しか再現
することしかできなかった。

そこで、この問題を屏決した本実施例の特徴部分である
デシャッフルメモリの制御試を以下に示す。

第１図はこのデシャッフルメモリ制御方式を示す構成図
であシ、第７図に示したセクター内デシャッフル回路全
体構成図にあるセクターメモリの内の１つ７０１に相当
する。端子１０１からのセクター毎に分配された映像信
号は書込みアドレスデコーダ１０２においてデータ中の
識別番号をデコードした結果得られたアドレスでセクタ
ーメモリ１０３に書込む。セクターメモリ内のアドレス
は第３図に示した２次元配列に対応した構成となってい
る。この時、時間フラグメモリ１０４にも画像データの
内符号ブロックに対応したアドレスに、端子１０５から
の時間情報としてたとえばテープ上の別トラックに記録
されているタイムコード信号の下位ビットを書き込んで
おく、１フイ一ルド期間に１回行なう映像データの読出
し時には、読み出しアドレスカウンタ１０６で発生した
記録時のシャラフリングと逆のアルゴリズムの読み出し
アドレスでセクタメモリ１０３をアクセスすると共に時
間フラグメモリ１０４もアクセスし各データの書込まれ
た時点の時間情報を読出す。これを比較器１０７で読み
出し時点の時間情報とを比較し、時間差を得る。この時
間差とテープスピードにより以下に述べる端子１０８か
らの判定値とを判定器１０９で判断し古いデータ゛には
補正フラグ１１０を立て次段で補正を行なう。

補正すべき古いデータの判定値は高速再生と低速再生で
異なシ低速再生では（再生速度）／（再生速度）に相当
するフィールド期間たとえば１／３倍速の場合３フイ一
ルド以上の時間差のあるデータについて補正フラグを立
てる。高速再生では、１フイ一ルド期間内に取シ入れた
データを生かし２フイ一ルド期間経過したデータに補正
フラグを立てる。さらに倍速数が大きくなると内符号ブ
ロックの再生率が減少するので１５倍速以上では３フイ
一ルド期間経過したデータに補正フラグを立てるものと
する。

第１図においてＩ１０セレクトスイッチ５８０１、アド
レスセレクトスイッチ８８０２．時間情報セレクトスイ
ッチ５８０３は第９図（Ｃ）に示すタイミングで書込み
時はＷ側に、読み出し時はＲ側に切り変わる機制御する
。５８０４は読出し時のみ閉じ、それ以外は開く。

先の実施例では時間情報として時間フラグメモリに書込
むデータにはタイムコード信号を使用したが、この代り
に同期ブロック信号の識別信号に含まれているフィール
ド信号を使用することもできる。

〔発明の効果〕

以上に述べた様にこの発明によればディジタルＶＴＲの
特殊再生時の画質を格段に向上させることができる。

【図面の簡単な説明】

第１図はこの発明に係る一実施例を示すデシャッフルメ
モリの制御回路構成図、第２図はディジタルＶＴＲのテ
ープ上の記録フォーマットの説明図、第３図は１セクタ
ーにおける映像信号の２次元符号配列を示す説明図、第
４図は同期ブロックのデータ構成を示す説明図、第５図
はディジタルＶＴＲ記録側ブロツク図、第６図は同じく
再生側ブロツク図、第７図はセクター内デシャッフル回
路全体の構成図、第８図は従来例におけるデシャッフル
メモリ制御回路の構成図、第９図はデシャッフルメモリ
の制御のタイミングを示す説明図でＷは書込み、Ｒは読
出しを示す。 主要部分の引用符号の説明 １０３・・・セクターメモリ、１０２・・・書込みアド
レスデコーダ、１０６・・・読出しアドレスカウンタ、
１０４・・・時間フラグメモリ、１０８・・・時間情報
比較器、１０９・・・フラグ判定器。 代理人　弁理士　則　近　憲　佑 代埋入　弁理士　松山光之 第　　２　　図 第　　３　図 第　　５　図 （ｄｌｌテークリでのタイミング　　　　　）弓Ｍ二１
）ＩＩ第　　７　図 第　　８　図

Claims (1)

1. 【特許請求の範囲】 シャッフリング処理されて記録された映像データを、所
   定の補正を施されて再生されるデシャッフルメモリ制御
   方式において、 入力される前記映像データを記憶する第１のメモリと、
   このメモリに前記映像データが記憶された時間データを
   記憶する第２のメモリと、 前記第１のメモリに記憶された映像データの再生時に、
   基準となる時間情報と、前記第２のメモリに記憶された
   時間データとを比較し、時間差を取る比較器と、 この比較器からの時間差と、任意に設定される判定値と
   を比較判定し、前記第１のメモリの映像データが設定時
   間以前に記憶されたと判定された時に補正フラグを出力
   する判定器とを備え、この判定器により補正フラグをた
   てられた前記映像データについては前記所定の補正を施
   すことを特徴とするデシャッフルメモリ制御方式。