JPS63244090A - Vector scan/raster scan display device - Google Patents

Vector scan/raster scan display device

Info

Publication number
JPS63244090A
JPS63244090A JP7995987A JP7995987A JPS63244090A JP S63244090 A JPS63244090 A JP S63244090A JP 7995987 A JP7995987 A JP 7995987A JP 7995987 A JP7995987 A JP 7995987A JP S63244090 A JPS63244090 A JP S63244090A
Authority
JP
Japan
Prior art keywords
vector
pixel
video memory
scan
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7995987A
Other languages
Japanese (ja)
Inventor
行信 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP7995987A priority Critical patent/JPS63244090A/en
Publication of JPS63244090A publication Critical patent/JPS63244090A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ultra Sonic Daignosis Equipment (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 皇1上皇■J豆! 本発明は、ベクトルスキャン表示とラスタースキャン表
示との双方の表示を行う表示装置に関する。
[Detailed description of the invention] Emperor 1 Retired Emperor ■J Bean! The present invention relates to a display device that performs both vector scan display and raster scan display.

盗m克逝 ヘッドアップディスプレイラスタースキャンでは、シン
ボルの描画を行うのに、ベクトルスキャンによる方法が
主として用いられているが、カメラ等によって撮影され
た画像とシンボルとを同時に表示する必要がある場合に
は、ラスタースキャンによる表示が用いられている。こ
のラスタースキャンを行っている時にシンボルを表示す
る方法としては、例えば512 X512の画素からな
るグラフインク用のビデオメモリにシンボルの書込みを
行い、この書込こまれたシンボルの表示を行う構成が採
用されている。そして書込みの方法としてはベクトルス
キャン時のアドレスをビデオメモリの画素のアドレスと
対応させ、ベクトルをビデオメモリに書き込むスキャン
コンバージョンと呼ばれる方法が用いられている・ 明が解決しようとする口 占 ビデオメモリの画素数は、ベクトルスキャン時の指定可
能なアドレス数より少なく設定されているため、ビデオ
メモリの1つの画素は多くのベクトルスキャン用のアド
レスに対応している。そのため、ビデオメモリでは同一
の画素からベクトルが始まっているように表示される場
合であっても、ベクトルスキャン上でのベクトルが始ま
っているように表示される場合であっても、ベクトルス
キャン上でのベクトルの始まるアドレスは異なっている
ことがある。この始まりのアドレスが異なっていると、
斜めベクトルの場合には次々と通過するビデオメモリ上
の画素位置が2つ横に連なったり、1ビツト上下にずれ
こんだりすることがある。
In raster scanning, a vector scanning method is mainly used to draw symbols, but when it is necessary to simultaneously display an image taken by a camera, etc. and a symbol, uses a raster scan display. As a method for displaying symbols during this raster scan, a configuration is adopted in which, for example, symbols are written in a video memory for graph ink consisting of 512 x 512 pixels, and the written symbols are displayed. has been done. As a writing method, a method called scan conversion is used, in which the address during vector scanning corresponds to the address of the pixel in the video memory, and the vector is written into the video memory. Since the number of pixels is set to be smaller than the number of addresses that can be specified during vector scanning, one pixel of the video memory corresponds to many addresses for vector scanning. Therefore, even if vectors appear to start from the same pixel in video memory, or even if vectors appear to start from the same pixel on vector scan, The starting addresses of the vectors may be different. If this starting address is different,
In the case of diagonal vectors, the pixel positions on the video memory that pass one after another may be two horizontally connected, or may be shifted up or down by one bit.

つまりベクトルとしては同一のシンボルを描いているに
もかかわらず、ビデオメモリには少しずつ異なった形状
のシンボルが書き込まれることとなり、ベクトルスキャ
ンのシンボルとビデオメモリ上のシンボルとの対応が不
均一となっていた。
In other words, even though the same symbol is drawn as a vector, symbols with slightly different shapes are written into the video memory, and the correspondence between the vector scan symbols and the symbols on the video memory is uneven. It had become.

本発明は上記の問題点を解消するために創案されたもの
で、その目的はベクトルの開始位置の差異に影響される
ことなく均一なシンボルをビデオメモリに書き込むこと
のできるベクトルスキャン・ラスタースキャン併用表示
装置を提供することにある。
The present invention was devised to solve the above problems, and its purpose is to combine vector scanning and raster scanning to write uniform symbols into video memory without being affected by differences in the starting positions of vectors. The purpose of this invention is to provide a display device.

■ 占  ′ るための 上記目的を達成するため本発明のベクトルスキャン・ラ
スタースキャン併用表示装置は、Nを2以上の自然数と
するとき、キャラクタ−をベクトルで示すキャラクタ−
コードが予め格納されたキャラクタメモリと、このキャ
ラクタメモリの出力に従いキャラクタ−を示す描画アド
レス信号とアンブランキング信号を送出するシンボルジ
ェネレータと、このシンボルジェネレータのNXN(固
の描画アドレスに1つの画素が対応し、描画アドレス信
号がアドレスを示す信号として入力され、アンブランキ
ング信号がデータを示す信号として入力されたビデオメ
モリと、少なくともシンボルジェネレータの出力が斜め
ベクトルであるとき、シンボルジェネレータがN回の描
画アドレスの移動を行う毎に前記ビデオメモリに書込み
パルスを送出する書込み制御部とを備える。
■ In order to achieve the above object of divination, the vector scan/raster scan combination display device of the present invention provides a vector scan/raster scan combination display device in which characters are represented by vectors, where N is a natural number of 2 or more.
A character memory in which a code is stored in advance, a symbol generator that sends a drawing address signal indicating a character and an unblanking signal according to the output of this character memory, and an NXN (one pixel corresponds to a specific drawing address) of this symbol generator. When the drawing address signal is input as a signal indicating an address and the unblanking signal is input as a signal indicating data, and at least the output of the symbol generator is a diagonal vector, the symbol generator inputs the drawing address N times. and a write control section that sends a write pulse to the video memory each time the video memory is moved.

狙 ビデオメモリの1つの画素がベクトルスキャン用のNX
N個の描画アドレスに対応していることから、ベクトル
の開始点と、この開始点からN(両目に当たる描画アド
レスとのそれぞれに対応するビデオメモリの2つの画素
は、その互いの相対的な位置関係が決まっていて、この
位置関係はベクトルの開始点に影響されない。このこと
はa (自然数)XN個目の描画アドレスに対応する画
素の全てに共通する。この性質に基づき、書込制御部に
よって、シンボルジェネレータの出力がN回の描画アド
レスの移動を行う毎に、この描画アドレスに対応するビ
デオメモリの画素にシンボルの書込みを行う。
One pixel of the target video memory is NX for vector scanning.
Since they correspond to N drawing addresses, the two pixels of the video memory corresponding to the starting point of the vector and the drawing addresses from this starting point to N (corresponding to both eyes) are determined by their relative positions to each other. The relationship is fixed, and this positional relationship is not affected by the starting point of the vector.This is common to all pixels corresponding to the a (natural number) XNth drawing address.Based on this property, the write control unit Accordingly, each time the output of the symbol generator moves through the drawing address N times, a symbol is written to the pixel of the video memory corresponding to this drawing address.

尖族皿 第1図は本発明の一実施例の電気的構成を示すブロック
線図である。
Figure 1 is a block diagram showing the electrical configuration of an embodiment of the present invention.

図において、表示のためのキャラクタをベクトルで示す
キャラクタコードが格納されたキャラクタメモリ15と
、キャラクタ制御部11とは、双方向性の接続となって
いる。このキャラタ制御部11には、外部に設けられた
ホストコンピュータ等からの信号が入力されており、シ
ンボルジェネレータに向けてキャラクタコードを出力す
る信号線が送出されている。
In the figure, a character memory 15 in which a character code indicating a character for display as a vector is stored and a character control section 11 are bidirectionally connected. Signals from an externally provided host computer or the like are input to the character control section 11, and a signal line for outputting a character code is sent out to the symbol generator.

シンボルジェネレータ12からベクトルスキャン時13
とビデオメモリ18とには、描画アドレスを示す2つの
描画アドレス信号121−X 、121−Y 、及び輝
線の表示を指示するアンブランキング信号122が送出
されている。描画アドレス信号信号121−X 、 1
21−Yのそれぞれの下位3ビツトの信号はビデオメモ
リ18に対しては接続されていない。つまりビデオメモ
リ18の1つの画素は、8×8の64の画素アドレスに
対応する構成となっている。
When vector scanning from symbol generator 12 13
Two drawing address signals 121 - Drawing address signal signal 121-X, 1
The lower three bit signals of each of 21-Y are not connected to the video memory 18. In other words, one pixel of the video memory 18 is configured to correspond to 64 (8×8) pixel addresses.

書込制御部16には、シンボルジェネレータ12から送
出されるクロック信号123及び斜めベクトルの描画を
示す斜めベクトル信号124とアンブランキング信号1
22とが導入されていて、ビデオメモリ18に対し書込
み信号161の送出を行っている。
The write control unit 16 receives a clock signal 123 sent from the symbol generator 12, a diagonal vector signal 124 indicating drawing of a diagonal vector, and an unblanking signal 1.
22 has been introduced and sends a write signal 161 to the video memory 18.

加算部17にはカメラ等からの映像信号170と、ビデ
オメモ1月8の出力とが導かれ、ベクトルラスク切換部
13へ画像信号の送出を行っている。そしてベクトルラ
スク切換部13の出力は、ディスプレイユニット14に
導かれ、さらにCRT19へと送出されている。
A video signal 170 from a camera or the like and the output of the video memo January 8 are guided to the adder 17, and an image signal is sent to the vector rask switching unit 13. The output of the vector rask switching section 13 is guided to a display unit 14 and further sent to a CRT 19.

以下に本発明に係る表示装置の動作について説明する。The operation of the display device according to the present invention will be explained below.

ベクトルスキャン表示を行う場合には、外部からの信号
線100によって指示されたキャラクタに対応するキャ
ラクタコードを、キャラクタメモリ15から読み出し、
シンボルジェネレータ12に送出する。
When performing vector scan display, the character code corresponding to the character specified by the external signal line 100 is read from the character memory 15,
It is sent to the symbol generator 12.

シンボルジェネレータには、キャラクタコードに対応す
る画素ベクトルを描画アドレス121−X 。
The symbol generator draws a pixel vector corresponding to the character code at an address 121-X.

121−Yに送り出す。この描画ベクトルは、ベクトル
ラスク切換部13を介し、ディスプレイユニットに送ら
れ、CRT19によって表示される。
Send it to 121-Y. This drawing vector is sent to the display unit via the vector rask switching section 13 and displayed on the CRT 19.

以上の動作を行いつつ、ビデオメモリ18にシンボルを
書き込む場合の動作について説明する。
The operation for writing symbols into the video memory 18 while performing the above operations will be described.

ビデオメモリ18の1つの画素には8×8の描画アドレ
スに対応しているため、第2図に示すように、水平方向
のベクトルv3については、ひとつの画素184に8つ
の描画アドレス1841が対応している。この画素18
4に対しては、描画アドレスが1841−8へと移動す
る間に、クロック信号123に送出される8つのパルス
に従って8回の書込みが行われる。このときに書き込ま
れるデータは、CRT19上で光る画素となるように指
示するデータであって、例えばHレベルである0画素1
85についても同様の書込みが行われる0画素181に
は5回の書込みが行われている。つまり3つの画素18
11184.185は光る画素となる。
Since one pixel of the video memory 18 corresponds to 8×8 drawing addresses, as shown in FIG. 2, for the horizontal vector v3, eight drawing addresses 1841 correspond to one pixel 184. are doing. This pixel 18
4, eight writes are performed according to eight pulses sent to clock signal 123 while the drawing address moves to 1841-8. The data written at this time is data that instructs the pixels to shine on the CRT 19, for example, 0 pixels 1 which are at H level.
Writing is performed five times in the 0 pixel 181 where similar writing is performed for pixel 85 as well. That is, three pixels 18
11184.185 becomes a shining pixel.

上記と同様の動作を斜めベクトルv1について行った場
合には、この斜めベクトルv1が横切るずべての画素1
81.184.182.186.183が光る画素とな
る。また画素181から始まる斜めベクトルであるがそ
の開始点が異なる斜めベクトルv2では、181.18
7.182.188.183の画素が光る画素となって
、斜めベクトルv1とv2とでは開始点が同じ画素18
1であるにもかかわらず、ビデオメモリ18上では異な
って記憶されることになる。
When the same operation as above is performed for diagonal vector v1, all pixels 1 that this diagonal vector v1 crosses
81.184.182.186.183 become pixels that shine. In addition, the diagonal vector v2, which is a diagonal vector starting from pixel 181 but has a different starting point, is 181.18
The pixel 7.182.188.183 becomes the shining pixel, and the starting point is the same pixel 18 for diagonal vectors v1 and v2.
1, they will be stored differently on the video memory 18.

そのため斜めベクトル信号124によって斜めベクトル
の描画の行われることが示されると、第3図のタイミン
グチャートに示すように、まずアンブランキング信号の
始まった時T1に、クロック信号123のパルスP1に
同期して書込みパルスWPIをビデオメモリ18に送出
する。斜めベクトルv1は、画素181から画素184
を横切り、画素182へと移動することになるが、次の
書込みパルス−P2は、クロック信号123のパルスP
1から数えて8つ後のパルスP2と同期して送出される
。この書込みパルス計2が送出されるときには、斜めベ
クトルv1は画素184を横切りおえでいて、画素18
2に対応する画素アドレスv1−2に達している。その
ため画素182が光る画素となり、画素184はブラン
キングとなる。同様にして、描画アドレスがvl−3と
なったとき(クロック信号123に、パルスP2から数
えて8つ目のパルスであるP3が送出されるとき)に、
書込みパルス計3が送出される。そのために画素181
.182.183が光る画素となる。
Therefore, when it is indicated by the diagonal vector signal 124 that a diagonal vector is to be drawn, as shown in the timing chart of FIG. and sends a write pulse WPI to the video memory 18. Diagonal vector v1 is from pixel 181 to pixel 184
The next write pulse -P2 crosses the clock signal 123 and moves to the pixel 182.
It is sent out in synchronization with pulse P2, which is eight pulses after counting from 1. When the write pulse meter 2 is sent out, the diagonal vector v1 crosses the pixel 184 and reaches the pixel 18.
The pixel address v1-2 corresponding to 2 has been reached. Therefore, the pixel 182 becomes a shining pixel, and the pixel 184 becomes a blanking pixel. Similarly, when the drawing address becomes vl-3 (when the eighth pulse P3 counting from pulse P2 is sent to the clock signal 123),
The write pulse meter 3 is sent out. Therefore, pixel 181
.. 182 and 183 become pixels that shine.

また、斜めベクトルv2の場合にも同様のタイミングに
従ってビデオメモリ18に書込みパルスが送出される。
Also, in the case of the diagonal vector v2, a write pulse is sent to the video memory 18 according to the same timing.

つまり描画アドレスがv2−1、v2−2、V2−3と
なった時に書込みが行われるのである。そのために光る
画素は181.182.183となって、斜めベクトル
v1の場合と同じシンボルが、斜めベクトルv2の場合
にもビデオメモリ18に書き込まれる。
In other words, writing is performed when the drawing address becomes v2-1, v2-2, or V2-3. Therefore, the pixels that light up are 181.182.183, and the same symbols as in the case of the diagonal vector v1 are written into the video memory 18 also in the case of the diagonal vector v2.

以上のように、斜めベクトルがビデオメモリ18の同一
画素から始まる場合には、その同−画素内での描画アド
レスの差異にもかかわりな(、同じシンボルがビデオメ
モリ18に書き込まれることになる。
As described above, if the diagonal vector starts from the same pixel in the video memory 18, the same symbol will be written to the video memory 18 regardless of the difference in drawing address within the same pixel.

そしてアンブランキング信号122の送出が終了した時
点T2で書込みパルスの送出も終了する・以上のように
してビデオメモリ18に書き込まれたシンボルは、その
出力が100に加算され、ベクトルラスク切換部13を
介してディスプレイユニット14に導かれる。このとき
描画アドレス信号121−X 、121−Yには、ラス
タースキャン用の水平スイープ信号と垂直スイープ信号
とが送出され、CRT19上にはラスタースキャンによ
るシンボルと映像の表示が行われる。
Then, at the time T2 when the sending of the unblanking signal 122 ends, the sending of the write pulse also ends.The output of the symbol written to the video memory 18 in the above manner is added to 100, and the output of the symbol is added to the vector rask switching unit 13. and is led to the display unit 14 through the display unit 14. At this time, a horizontal sweep signal and a vertical sweep signal for raster scanning are sent to the drawing address signals 121-X and 121-Y, and symbols and images are displayed on the CRT 19 by raster scanning.

なお、本発明は上記実施例に限定されず、ビデオメモリ
18の1つの画素がその他の描画アドレスや16 X 
16ラスタースキヤンの描画アドレスに対応する場合に
ついても適応することが可能である。
Note that the present invention is not limited to the above embodiments, and one pixel of the video memory 18 may be assigned to another drawing address or 16
It is also possible to apply the present invention to the case where it corresponds to a drawing address of 16 raster scans.

また、書込み制御部16は、斜めベクトルの描画が行わ
れる時にのみ、クロック信号123に送出される8つ日
毎のパルスに同期して、書込みパルスの送出を行うよう
になっているが、水平や垂直ベクトルの描画時において
、斜めベクトルの描画時と同じタイミングで書込みパル
スを送出する構成とすることが可能である。
In addition, the write control unit 16 is configured to send out write pulses in synchronization with the eight daily pulses sent to the clock signal 123 only when drawing a diagonal vector, but when writing a horizontal vector, It is possible to adopt a configuration in which a write pulse is sent out at the same timing when drawing a vertical vector as when drawing a diagonal vector.

また、アンブランキング信号122の送出の終了時点が
、最終の書込みパルスの送出が行われて後、ある一定の
越える場合には、書込みパルスを追加して送出する構成
とすることが可能である。ただし一定時間内の判断には
クロック信号123のパルス数が例えば6パルス以上等
となったときにのみ、書込みパルスの送出を行う。また
この書込みパルスの送出はアンブランキング信号の終了
後となるため、アンブランキング信号122の送出の終
了直前の描画アドレスを記憶するラッチ部を設け、この
ラッチ部の出力をビデオメモリ18に与えて書き込む。
Further, if the end point of sending out the unblanking signal 122 exceeds a certain point after sending out the final write pulse, it is possible to adopt a configuration in which an additional write pulse is sent out. However, for determination within a certain period of time, the write pulse is sent only when the number of pulses of the clock signal 123 is, for example, 6 pulses or more. Furthermore, since this write pulse is sent after the unblanking signal ends, a latch section is provided to store the drawing address immediately before the end of sending the unblanking signal 122, and the output of this latch section is given to the video memory 18 for writing. .

λ1Δ洟果 本発明のベクトルスキャン・ラスタースキャン併用表示
装置は、ビデオメモリの1つの画素を、シンボルジェネ
レータのNXNの描画アドレスに対応させ、斜めベクト
ルの描画アドレスが出力されるとき、シンボルジェネレ
ータがN回の描画アドレスの移動を行う毎に、ビデオメ
モリに書込みパルスを送出する構成となっているので、
ベクトルの開始位置に影響されることなく均一な形状の
シンボルをビデオメモリに書き込むことが可能になる。
λ1 Δ The combined vector scan/raster scan display device of the present invention makes one pixel of the video memory correspond to a NXN drawing address of a symbol generator, and when a diagonal vector drawing address is output, the symbol generator The structure is such that a write pulse is sent to the video memory every time the drawing address is moved.
It becomes possible to write uniformly shaped symbols into the video memory without being affected by the starting position of the vector.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の電気的構成を示すブロック
線図、第2図はビデオメモリの画素と描画アドレスとの
関係を示す説明図、第3図は主要信号のタイミングを示
すタイミングチャートである。 12・・・シンボルジェネレータ、15・・・キャラク
タメモリ、16・・・書込み制御部、18・・・ビデオ
メモリ、121−X  ・・・描画アドレス信号、12
1−Y  ・・・描画アドレス信号、122  ・・・
アンブランキング信号。
Fig. 1 is a block diagram showing the electrical configuration of an embodiment of the present invention, Fig. 2 is an explanatory diagram showing the relationship between pixels of the video memory and drawing addresses, and Fig. 3 is a timing diagram showing the timing of main signals. It is a chart. 12... Symbol generator, 15... Character memory, 16... Write control section, 18... Video memory, 121-X... Drawing address signal, 12
1-Y...Drawing address signal, 122...
Unblanking signal.

Claims (1)

【特許請求の範囲】[Claims] (1)ベクトルスキャン表示とラスタースキャン表示の
併用を行う表示装置において、Nを2以上の自然数とす
るとき、キャラクターをベクトルで示すキャラクターコ
ードが予め格納されたキャラクタメモリと、このキャラ
クタメモリの出力に従い前記キャラクターを示す描画ア
ドレス信号とアンブランキング信号を送出するシンボル
ジェネレータと、このシンボルジェネレータのN×N個
の描画アドレスに1つの画素が対応し、前記描画アドレ
ス信号がアドレスを示す信号として入力され、前記アン
ブランキング信号がデータを示す信号として入力された
ビデオメモリと、少なくともシンボルジェネレータの出
力が斜めベクトルであるとき、前記シンボルジェネレー
タがN回の描画アドレスの移動を行う毎に前記ビデオメ
モリに書込みパルスを送出する書込制御部とを備えたこ
とを特徴とするベクトルスキャン・ラスタースキャン併
用表示装置。
(1) In a display device that uses both vector scan display and raster scan display, when N is a natural number of 2 or more, there is a character memory in which a character code indicating a character as a vector is stored in advance, and the output of this character memory is a symbol generator that sends out a drawing address signal and an unblanking signal indicating the character; one pixel corresponds to N×N drawing addresses of the symbol generator; and the drawing address signal is input as a signal indicating the address; When the unblanking signal is input as a signal indicating data to a video memory and at least the output of a symbol generator is a diagonal vector, a write pulse is sent to the video memory every time the symbol generator moves the drawing address N times. A vector scan/raster scan combined display device comprising: a write control unit that sends out a vector scan/raster scan display device.
JP7995987A 1987-03-31 1987-03-31 Vector scan/raster scan display device Pending JPS63244090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7995987A JPS63244090A (en) 1987-03-31 1987-03-31 Vector scan/raster scan display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7995987A JPS63244090A (en) 1987-03-31 1987-03-31 Vector scan/raster scan display device

Publications (1)

Publication Number Publication Date
JPS63244090A true JPS63244090A (en) 1988-10-11

Family

ID=13704844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7995987A Pending JPS63244090A (en) 1987-03-31 1987-03-31 Vector scan/raster scan display device

Country Status (1)

Country Link
JP (1) JPS63244090A (en)

Similar Documents

Publication Publication Date Title
US4564915A (en) YIQ Computer graphics system
US5543824A (en) Apparatus for selecting frame buffers for display in a double buffered display system
KR920001931A (en) Apparatus for coupling a video signal represented by an interlaced video to a non-interlaced video display means and a method for displaying the video signal by the means
US4570161A (en) Raster scan digital display system
GB2137857A (en) Computer Graphics System
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
GB2073997A (en) Computer graphics system
JPS5912176B2 (en) Cursor circuit for digital television display
JP2952780B2 (en) Computer output system
JPH1115463A (en) Graphic processor and graphic processing method
JPS6073575A (en) Data display
JPS63244090A (en) Vector scan/raster scan display device
US4754966A (en) Circuit for forming objects in a video picture
JP2502492B2 (en) Device for storing video data
EP0466935B1 (en) Still picture display device and external memory cartridge used therefor
JPS6362750B2 (en)
KR100207781B1 (en) Display device and its method for enhancing pixel resolution
JPS595276A (en) Signal conversion system for computer image
SU1529279A1 (en) Device for presentation of information
JP2903949B2 (en) Signal processing device for raster image display system
SU1543442A1 (en) Device for display of information on screen of television indicator
SU1495780A1 (en) Device for display of data on video monitor unit
JP3431925B2 (en) Image display control apparatus and method
SU1015423A1 (en) Device for displaying data on cathode-ray tube crt screen
JPS63141462A (en) Scan converter