JPS63240687A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS63240687A JPS63240687A JP62075122A JP7512287A JPS63240687A JP S63240687 A JPS63240687 A JP S63240687A JP 62075122 A JP62075122 A JP 62075122A JP 7512287 A JP7512287 A JP 7512287A JP S63240687 A JPS63240687 A JP S63240687A
- Authority
- JP
- Japan
- Prior art keywords
- program
- routine
- test program
- executed
- application program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 101100222880 Diacronema lutheri Plesd1 gene Proteins 0.000 description 1
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 102100037416 Sphingolipid delta(4)-desaturase DES1 Human genes 0.000 description 1
- 235000011389 fruit/vegetable juice Nutrition 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、応用プログラムとテストプログラムを内部
のメ七りに格納したＩＣカードに関する。
のメ七りに格納したＩＣカードに関する。
第２図は従来のＩＣカードの機能ブロック図である。同
図において、１はＣＰＵ、２は不変のデータおよびプロ
グラムを格納するためのＲＯＭ。
図において、１はＣＰＵ、２は不変のデータおよびプロ
グラムを格納するためのＲＯＭ。
３は可変のデータを格納するためのＥＥＰＲＯＭ、４は
一時的記憶に用いるＲ Ａ Ｍ、５は外部の入出力機器
とデータのやりとりを行なうＩ１０ボートであり、各々
１〜５はバス６を介してつながっている１、また］〕１
は正電源入力端子、Ｐ２は電源用接地喘子、Ｐ３はＣＰ
Ｕ’ １の初期化を行なうリセッＩ・信号を与えるた
めのりヒツト信号端子、ＰｌＩＣ五ＣＰＵに所定の動作
クロックを句えるためのり１］ツク端子、１〕５は外８
１１の入出力Ｉｆｆ 鼎Ｊ：リデータの入出力を行なう
ためのＩ１０端子である。
一時的記憶に用いるＲ Ａ Ｍ、５は外部の入出力機器
とデータのやりとりを行なうＩ１０ボートであり、各々
１〜５はバス６を介してつながっている１、また］〕１
は正電源入力端子、Ｐ２は電源用接地喘子、Ｐ３はＣＰ
Ｕ’ １の初期化を行なうリセッＩ・信号を与えるた
めのりヒツト信号端子、ＰｌＩＣ五ＣＰＵに所定の動作
クロックを句えるためのり１］ツク端子、１〕５は外８
１１の入出力Ｉｆｆ 鼎Ｊ：リデータの入出力を行なう
ためのＩ１０端子である。
このような構成のＩＣカードにおけるＦ＜ ＯＭ ２内
にユーザ（ＩＣカード発行元等）の応用プログラムある
いはメーカー（ＩＣカード製ｊ青元）がＣＰＵ１．メ〔
す２〜４の動作試験用のテストを行なうためのデス１〜
プログラムを格納し、大換え可能なＥＥＰＲＯＭａ内に
ＩＣカード利用者の情報等を格納するのが通常である。
にユーザ（ＩＣカード発行元等）の応用プログラムある
いはメーカー（ＩＣカード製ｊ青元）がＣＰＵ１．メ〔
す２〜４の動作試験用のテストを行なうためのデス１〜
プログラムを格納し、大換え可能なＥＥＰＲＯＭａ内に
ＩＣカード利用者の情報等を格納するのが通常である。
第３１閾は、上記した応用プログラムとテスト７０グラ
ムの選択の処理手順を示した図である９、同図にＪ３い
て７は応用プ１コグラムににる処理、８（，１テストプ
ログラムによる処理を示す。テストプログラム８０は０
ｒ１述したようにメーカーが作成し、ＲＯＭ２内の所定
のテストプログラム領域に格納し、’ｔのスタート番地
および格納領域を予めユ−ザに知らＵておく。このテス
トプログラム領域及びそこに格納されたテストプログラ
ム８ａを考慮してコーリ′は所望の応用プログラムを、
ＲＯＭ２内のＯη記テストプログラム領域以外の領域を
応用プログラム１ｎ域として、同図に示すような流れに
沿って初期化ルーブーン７ａ、コマンド受付ルーチン７
ｂ、ｌ理プログラム７Ｃ〜７０′８を作成し格納ヂる訳
である。以Ｆ同図を参照しつつプログラム動作の説明を
行なう。
ムの選択の処理手順を示した図である９、同図にＪ３い
て７は応用プ１コグラムににる処理、８（，１テストプ
ログラムによる処理を示す。テストプログラム８０は０
ｒ１述したようにメーカーが作成し、ＲＯＭ２内の所定
のテストプログラム領域に格納し、’ｔのスタート番地
および格納領域を予めユ−ザに知らＵておく。このテス
トプログラム領域及びそこに格納されたテストプログラ
ム８ａを考慮してコーリ′は所望の応用プログラムを、
ＲＯＭ２内のＯη記テストプログラム領域以外の領域を
応用プログラム１ｎ域として、同図に示すような流れに
沿って初期化ルーブーン７ａ、コマンド受付ルーチン７
ｂ、ｌ理プログラム７Ｃ〜７０′８を作成し格納ヂる訳
である。以Ｆ同図を参照しつつプログラム動作の説明を
行なう。
まず、リセッｉ・信号端子Ｐ３よりリセット信号が受信
されると１、応用プログラムの初期化ルーチン７ａを実
行し、所定の初期化を行なう。次にコマンド受付ルーチ
ン７ｂに移り、このルーチン７ｂでＩ１０端子Ｐ５を介
して、外部の入出力装置からのコマンド入力を持つ、し
かる後コマンド入力が行なわれると、そのコマンド入力
値に従い、処理プログラム７Ｃ〜７ｅのいずれか、ある
いはテストプログラム８ａを実行し、処理プログラム７
Ｃ〜７０実行後は再びコマンド受付ルーチン７ｂに戻る
。
されると１、応用プログラムの初期化ルーチン７ａを実
行し、所定の初期化を行なう。次にコマンド受付ルーチ
ン７ｂに移り、このルーチン７ｂでＩ１０端子Ｐ５を介
して、外部の入出力装置からのコマンド入力を持つ、し
かる後コマンド入力が行なわれると、そのコマンド入力
値に従い、処理プログラム７Ｃ〜７ｅのいずれか、ある
いはテストプログラム８ａを実行し、処理プログラム７
Ｃ〜７０実行後は再びコマンド受付ルーチン７ｂに戻る
。
（発明が解決しようとする問題点）
以−１−説明したように、従来のテストプログラムを内
蔵したＩＣカードでは、第３図のコマンド受イ・［ルー
チン７ｂにＪ３ける所定のコマンド入力でテストプログ
ラム８ａのスタート番地へ分岐してテストプログラム８
ａを実行するように応用プログラムを作成しなｔプれば
ならない。このため、ユーリ゛の応用プログラムの自由
な作成を妨げることになる。また、テスＩ・プログラム
８ａのスター１一番地の変更により、コマンド受付ルー
チン７ｂの変更が゛皮求される等ユーザにかかる負担が
人さ′くなってしまう問題点があった。
蔵したＩＣカードでは、第３図のコマンド受イ・［ルー
チン７ｂにＪ３ける所定のコマンド入力でテストプログ
ラム８ａのスタート番地へ分岐してテストプログラム８
ａを実行するように応用プログラムを作成しなｔプれば
ならない。このため、ユーリ゛の応用プログラムの自由
な作成を妨げることになる。また、テスＩ・プログラム
８ａのスター１一番地の変更により、コマンド受付ルー
チン７ｂの変更が゛皮求される等ユーザにかかる負担が
人さ′くなってしまう問題点があった。
この発明は、上述のＪ：うな問題点を解決りるためにな
されたもので、デス１−プ［１グラムを考慮することな
く応用プログラムの開発を自由に行なうことができると
ともに、テストプログラムの変更が応用プログラムに影
響を及ぼすことがないＩＣカードを得ることを目的とす
る。
されたもので、デス１−プ［１グラムを考慮することな
く応用プログラムの開発を自由に行なうことができると
ともに、テストプログラムの変更が応用プログラムに影
響を及ぼすことがないＩＣカードを得ることを目的とす
る。
この発明にかかるＩＣカードは、リセ′ツ１〜信号受信
後のデータ入出力端子より得られる信号に従い、応用プ
ログラムまたはテストプログラムの実行の選択を行なう
」；うにしている。
後のデータ入出力端子より得られる信号に従い、応用プ
ログラムまたはテストプログラムの実行の選択を行なう
」；うにしている。
〔作用］
この発明においては、データ入出力端子より得られる信
号に従い、応用プログラム、テストプログラムの実行の
選択を行なうため、応用プログラム内にテストプログラ
ムへの分岐ルーチンを作成する必要はない。
号に従い、応用プログラム、テストプログラムの実行の
選択を行なうため、応用プログラム内にテストプログラ
ムへの分岐ルーチンを作成する必要はない。
第１図は、この発明の一実施例であるＩＣカードのメモ
リ内の応用プログラムとテストプログラムの選択の処理
手順を示した図である。同図に示すようにテストプログ
ラムによる処理８に新たに分岐ルーチン８ｂを設け、リ
セット信号入力後、このルーチン８ｂへ実行が移るよう
に設計する。
リ内の応用プログラムとテストプログラムの選択の処理
手順を示した図である。同図に示すようにテストプログ
ラムによる処理８に新たに分岐ルーチン８ｂを設け、リ
セット信号入力後、このルーチン８ｂへ実行が移るよう
に設計する。
このため、コマンド受付ルーチン７ｂにテストプログラ
ム８ａに分岐するプログラムを作成する必要がなくなっ
た。以下同図を参照しつつプログラム動作の説明を行な
う。
ム８ａに分岐するプログラムを作成する必要がなくなっ
た。以下同図を参照しつつプログラム動作の説明を行な
う。
まず、リゼット信号端子Ｐ３よりリレット信号が入力さ
れると、デス１〜ブ１コグラムによるｌｌ！ｌ理８にお
ける分岐ルーチン８ｂを実行し、分岐ルーチン８ ｂ
′ｃｌ ／ ＯＯ；ｉ ’ｆ Ｐ ｂ Ｊ： ｌ’）、
テストブ［１グラムε３ａを指示する信号以外の１３号
を受信した時は応用プログラムににる処Ｌ！Ｉ！７にお
ける初期化ルーチン７ａを実行し、所定の初期化を行／
、ｔう。次に、コマンド受付ルーチン７ｂに移り、この
ルーチン７ｂＴ”Ｉ１０喘子Ｐ５を介して、外部の入出
力装置からのコマンド入力を待つ。しかる後コマンド入
力が行なわれると、その＝１マント入力舶に従い処理プ
ログラム７０〜７ｅのいずれかを実行し、実行後は再び
コマンド受付ルーチン７ｂに戻る。
れると、デス１〜ブ１コグラムによるｌｌ！ｌ理８にお
ける分岐ルーチン８ｂを実行し、分岐ルーチン８ ｂ
′ｃｌ ／ ＯＯ；ｉ ’ｆ Ｐ ｂ Ｊ： ｌ’）、
テストブ［１グラムε３ａを指示する信号以外の１３号
を受信した時は応用プログラムににる処Ｌ！Ｉ！７にお
ける初期化ルーチン７ａを実行し、所定の初期化を行／
、ｔう。次に、コマンド受付ルーチン７ｂに移り、この
ルーチン７ｂＴ”Ｉ１０喘子Ｐ５を介して、外部の入出
力装置からのコマンド入力を待つ。しかる後コマンド入
力が行なわれると、その＝１マント入力舶に従い処理プ
ログラム７０〜７ｅのいずれかを実行し、実行後は再び
コマンド受付ルーチン７ｂに戻る。
一方、分岐ルーチン８ｂにおいてＩ１０端子Ｐ５よりテ
ストプログラム８ａを実行Ｕよという所定の指令信号を
受信すれば、テストプログラム８ａを実行するのである
。つまり、テストプロゲラｔ％ ８ Ｆｌを格納すべき
ＲＯＭ２の領域内に分岐ルーチン８ｂを併せて設け、こ
の分岐ルーチン８ｂをメーカーが作成することで、ユー
ザは分岐ルーチン８ｂの応用プログラム飛び先番地を初
朋化ルーヂン７ａのスタート番地として設定するだけで
、デス１〜プログラムを考慮することなく自由なブ０グ
ラム作成ができる。
ストプログラム８ａを実行Ｕよという所定の指令信号を
受信すれば、テストプログラム８ａを実行するのである
。つまり、テストプロゲラｔ％ ８ Ｆｌを格納すべき
ＲＯＭ２の領域内に分岐ルーチン８ｂを併せて設け、こ
の分岐ルーチン８ｂをメーカーが作成することで、ユー
ザは分岐ルーチン８ｂの応用プログラム飛び先番地を初
朋化ルーヂン７ａのスタート番地として設定するだけで
、デス１〜プログラムを考慮することなく自由なブ０グ
ラム作成ができる。
なＪ３、上記した応用プログラムは一例であって、ニー
ＩＦの任意の設計が可能であることは勿論である。
ＩＦの任意の設計が可能であることは勿論である。
（発明の効宋）
以上説明したにうに、この発明ににれば、リセット信号
受信後のデータ入出力端子より１ｑられる信号に従い、
応用プログラム、テストプログラムの実行の選択を行な
うため、テストプログラムを青虫ぜずに自由に応用プロ
グラムの開発が行なえるととしに、デスドブログラムの
変更が応用プログラムに影響を及ぼすことらないＩＣカ
ードが１汁られる。
受信後のデータ入出力端子より１ｑられる信号に従い、
応用プログラム、テストプログラムの実行の選択を行な
うため、テストプログラムを青虫ぜずに自由に応用プロ
グラムの開発が行なえるととしに、デスドブログラムの
変更が応用プログラムに影響を及ぼすことらないＩＣカ
ードが１汁られる。
第１図はこの発明の一実施例であるＩＣカード内の応用
プログラムとテストプログラムの選択の処理手順を示す
図、第２図はＩＣカードの機能ブロック図、第３図は従
来のＩＣカード内の応用プログラムとデス１〜プログラ
ムの選択の処理手順を示す図である。 図において、７は応用プログラムににる処理、８はデス
１〜プログラムにＪ：る処１甲、８ ａはデス１〜プロ
グラム、Ｅ３ ｂは分岐ルーチン、１〕３はリセット信
号端子、Ｐ５は１１０端子″（・ある。 なお、各図中同一符号は同一または相当部分を示？１．
。 代理人 大 岩 増 ｌＩｉ［Ｐ３−〜−
−リヒシトイ菖号賜） Ｐ５−−− ｉ
ｌｏ ４）第２ 図 第３図 １．事件の表示 特願昭６２−０７５１２２＠２、
発明の名称 ＩＣカード ３、補正をする者 代表者 志 岐 守 哉 ４、ｆ（埋入 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 ？（層・・、 ５、補正の対象 明細用 Ｇ、？＋ｌｉ正の内容 （１） 明細内筒２頁第９行の「あるいは」を「およ
び］に訂正する。 以上
プログラムとテストプログラムの選択の処理手順を示す
図、第２図はＩＣカードの機能ブロック図、第３図は従
来のＩＣカード内の応用プログラムとデス１〜プログラ
ムの選択の処理手順を示す図である。 図において、７は応用プログラムににる処理、８はデス
１〜プログラムにＪ：る処１甲、８ ａはデス１〜プロ
グラム、Ｅ３ ｂは分岐ルーチン、１〕３はリセット信
号端子、Ｐ５は１１０端子″（・ある。 なお、各図中同一符号は同一または相当部分を示？１．
。 代理人 大 岩 増 ｌＩｉ［Ｐ３−〜−
−リヒシトイ菖号賜） Ｐ５−−− ｉ
ｌｏ ４）第２ 図 第３図 １．事件の表示 特願昭６２−０７５１２２＠２、
発明の名称 ＩＣカード ３、補正をする者 代表者 志 岐 守 哉 ４、ｆ（埋入 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 ？（層・・、 ５、補正の対象 明細用 Ｇ、？＋ｌｉ正の内容 （１） 明細内筒２頁第９行の「あるいは」を「およ
び］に訂正する。 以上
Claims (1)
- （１）リセット信号受信後のデータ入出力端子より得ら
れる信号に従い、応用プログラムまたはテストプログラ
ムの実行の選択を行なうことを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075122A JPS63240687A (ja) | 1987-03-27 | 1987-03-27 | Ｉｃカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075122A JPS63240687A (ja) | 1987-03-27 | 1987-03-27 | Ｉｃカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63240687A true JPS63240687A (ja) | 1988-10-06 |
Family
ID=13567081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62075122A Pending JPS63240687A (ja) | 1987-03-27 | 1987-03-27 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63240687A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02302889A (ja) * | 1989-05-18 | 1990-12-14 | Mitsubishi Electric Corp | 非接触ｉｃカード |
| FR2663441A1 (fr) * | 1990-06-15 | 1991-12-20 | Mitsubishi Electric Corp | Carte de circuit integre. |
-
1987
- 1987-03-27 JP JP62075122A patent/JPS63240687A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02302889A (ja) * | 1989-05-18 | 1990-12-14 | Mitsubishi Electric Corp | 非接触ｉｃカード |
| JPH0755593B2 (ja) * | 1989-05-18 | 1995-06-14 | 三菱電機株式会社 | 非接触ｉｃカード |
| FR2663441A1 (fr) * | 1990-06-15 | 1991-12-20 | Mitsubishi Electric Corp | Carte de circuit integre. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4050058A (en) | Microprocessor with parallel operation | |
| JP2682700B2 (ja) | Ｉｃカード | |
| US4672534A (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
| JPH0612527B2 (ja) | 割込み処理装置 | |
| US5701506A (en) | Microcomputer having ROM program which can be altered | |
| JPH0212486A (ja) | Ｉｃカード | |
| JPH03268005A (ja) | プログラマブルコントローラ | |
| US5960190A (en) | In-circuit emulation system with minimal impact on target environment | |
| JPS63240687A (ja) | Ｉｃカ−ド | |
| US6240377B1 (en) | Integrated circuit with embedded reprogrammable EEPROM and emulation method to facilitate debugging | |
| JP2000284964A (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| US7340575B2 (en) | Method and a circuit for controlling access to the content of a memory integrated with a microprocessor | |
| US5291603A (en) | Microprocessor system with multiple interrupts masked for use in electronic control or monitoring of various solid-state products | |
| US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
| JPH06324906A (ja) | シングルチップマイクロコンピュータ | |
| CN111352878B (zh) | 数字信号处理系统及方法 | |
| KR950006585B1 (ko) | 마이크로프로그램 제어장치 및 그 제어방법 | |
| JP2972930B2 (ja) | コンピュータシステムの最適環境設定装置 | |
| JPH05100901A (ja) | マイクロコンピユータ | |
| JPH02176882A (ja) | 半導体集積回路 | |
| JPH07271750A (ja) | ワンチップマイコン | |
| JPS59121440A (ja) | 集積回路 | |
| KR0159720B1 (ko) | 마이크로 컴퓨터의 프로그램영역 크기 확장회로 | |
| JPH01292443A (ja) | マイクロコンピュータ | |
| JPH0782407B2 (ja) | マイクロプロセッサのリセット処理方法 |