JPS63237455A - Plastic molded type semiconductor device - Google Patents
Plastic molded type semiconductor deviceInfo
- Publication number
- JPS63237455A JPS63237455A JP7220787A JP7220787A JPS63237455A JP S63237455 A JPS63237455 A JP S63237455A JP 7220787 A JP7220787 A JP 7220787A JP 7220787 A JP7220787 A JP 7220787A JP S63237455 A JPS63237455 A JP S63237455A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- suspension
- resin
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000007747 plating Methods 0.000 claims abstract description 30
- 239000000725 suspension Substances 0.000 claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 15
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 238000004080 punching Methods 0.000 claims abstract description 10
- 238000000465 moulding Methods 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 abstract description 13
- 239000004332 silver Substances 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 12
- 230000005012 migration Effects 0.000 abstract description 7
- 238000013508 migration Methods 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract 3
- 239000002184 metal Substances 0.000 abstract 3
- 230000002950 deficient Effects 0.000 abstract 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- 230000007547 defect Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、樹脂封１ト型半導体装置に関し、さらに詳
しくは、バックアップバイアスを必要とする樹脂封止型
半導体装置において、吊リードと隣接リード間に生ずる
リーク不良防止のための改良構造に係るものである。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a resin-sealed one-piece semiconductor device, and more specifically, in a resin-sealed semiconductor device that requires a backup bias, a hanging lead and an adjacent lead are connected to each other. This relates to an improved structure to prevent leakage defects that occur between the two.
従来例によるこの種の樹脂封止型半導体装置の概要構成
を第３図に示し、また、同上第３図■−■線部の拡大し
た平断面を第４図に、同を第４図ｖ−Ｖ線部の拡大した
横断面を第５図にそれぞれ示しである。A schematic configuration of this type of resin-sealed semiconductor device according to a conventional example is shown in FIG. An enlarged cross section of the -V line section is shown in FIG. 5, respectively.
すなわち、これらの従来例各図において、符号１は半導
体集積回路（以下、ＩＣと呼ぶ）チップであり、２は同
ＩＣチップＩ ｔ−Ｒ載する。リードフレーム部分とし
てのアイランド、３は同アイランド２を支持する。同様
にリードフレーム部分としての吊リード、４は同アイラ
ンド２を囲繞するように一端部を配芒させ、他端部を外
部に取出した３回様にリードフレーム部分としての外部
リード、５はこれらを封１卜するモールド樹脂、８はリ
ードフレームに対する内部のメッキ範囲、７ａは前記吊
リード３部分および外部リード４部分に施される内部の
メッキ層部分の状態である。That is, in each of the figures of these conventional examples, reference numeral 1 is a semiconductor integrated circuit (hereinafter referred to as IC) chip, and reference numeral 2 is an IC chip It-R mounted thereon. The island 3 as a lead frame part supports the island 2. Similarly, 4 is a suspension lead as a lead frame part, 4 is an external lead as a lead frame part, with one end arranged so as to surround the island 2, and the other end taken out to the outside. 5 is an external lead as a lead frame part. 8 is the internal plating range for the lead frame, and 7a is the condition of the internal plating layer applied to the suspension lead 3 portion and the external lead 4 portion.
しかして、前記従来例構成による樹脂材＋Ｆ型半導体装
置においては、よく知られているように、通常の場合、
パンチング金型によりリードフレームを所定通りにパン
チング加工成形した上で、このリードフレームの吊リー
ド３および外部リード４を含む内部側のメッキ範囲θ内
に、銀などの内部メッキ層７ａを施しておき、その後、
このリードフレームのアイランド２に、ＩＣチップ１を
半田付けなどで搭載して固定させ、かつＩＣチップｌの
各端子と各外部リード４の一端部との間を金線などで電
気的に接続させる。However, as is well known, in the resin material + F-type semiconductor device having the conventional structure, in the normal case,
After a lead frame is punched and formed in a predetermined manner using a punching mold, an internal plating layer 7a of silver or the like is applied to an internal plating range θ including the hanging leads 3 and external leads 4 of the lead frame. ,after that,
The IC chip 1 is mounted and fixed on the island 2 of this lead frame by soldering or the like, and each terminal of the IC chip 1 and one end of each external lead 4 are electrically connected with a gold wire or the like. .
ついで、前記ＩＣチップ１を固定したアイランド２．吊
リード３および各外部リード４のそれぞれ内側部分を、
モールド金型内に固定した状態で、この金型内に高温、
高圧のモールド樹脂５を注入充填して硬化させ、これら
を図示状悪道りに樹脂封止して完成する。Next, the island 2. to which the IC chip 1 was fixed. The inner parts of the hanging lead 3 and each external lead 4 are
While fixed in the mold, high temperature,
A high-pressure molding resin 5 is injected and cured, and these are sealed with the resin as shown in the figure to complete the process.
そして１以上の各構成による従来例装置にあっては、そ
の使用に際して、樹脂封止型半導体装置にバックアップ
バイアスをかける必要があるために、吊リード３の電位
を隣接する各外部リード４に対して、マイナス電位に保
持させているのである。In the conventional device having one or more of the above configurations, it is necessary to apply a backup bias to the resin-sealed semiconductor device when using the device, so that the potential of the hanging lead 3 is set to the voltage of each adjacent external lead 4. Therefore, it is held at a negative potential.
しかしながら、前記のようにバックアップバイアスを必
要とする樹脂刃１ヒ型半導体装置においては、吊リード
３とモールド樹脂５との接着封止部分に損傷などを生じ
た場合、吊リード３の電位を隣接する各外部リード４に
対してマイナス電位に保持させているために、これらの
両す−ド３，４間にリーク不良をきたすことがあり、殊
に内部メッキ７ａに銀材料を用いているときには、その
イオン化による銀の移行、つまり銀のマイグレーション
を生ずることがあって、リーク不良を発生する惧れがあ
り、また、リードフレームのパンチング加工成形後に、
そのメッキ範囲６への銀などによる内部メッキ層７ａを
施すようにしているために、吊リード３と隣接外部リー
ド４間での電界強度が最も高い対向面にもメッキ層７ａ
が存在することになって、こへでもリーク不良を発生す
る惧れがあると云う問題点があった。However, in the resin blade 1 type semiconductor device that requires a backup bias as described above, if damage occurs to the adhesive sealing part between the suspension lead 3 and the molded resin 5, the potential of the suspension lead 3 is Since each external lead 4 is held at a negative potential, leakage defects may occur between these two leads 3 and 4, especially when silver material is used for the internal plating 7a. , silver migration may occur due to its ionization, and there is a risk of leakage defects.
Since the internal plating layer 7a made of silver or the like is applied to the plating range 6, the plating layer 7a is also applied to the opposing surface where the electric field strength between the suspension lead 3 and the adjacent external lead 4 is highest.
There was a problem in that there was a risk of leak failure occurring even here.
この発明は、従来のこのような問題点を改善するために
なされたものであって、その目的とするところは、吊リ
ードとこれに隣接する各外部リード間でのリーク不良を
防１ヒし得るようにした。この種の樹脂材＋ｈ型半導体
装置を提供することである。This invention was made to improve these conventional problems, and its purpose is to prevent leakage defects between the suspension lead and each external lead adjacent to it. I tried to get it. It is an object of the present invention to provide this type of resin material + h-type semiconductor device.
前記目的を達成させるために、この発明に係る樹脂封止
型半導体装置は、吊リードの電位を隣接する各外部リー
ドの電位に対して、マイナス電位にならないようにさせ
ると共に、リードフレームのパンチング加工成形前に、
このリードフレームに内部メッキを施すようにしたもの
である。In order to achieve the above object, the resin-sealed semiconductor device according to the present invention prevents the potential of the hanging lead from becoming a negative potential with respect to the potential of each adjacent external lead, and punches the lead frame. Before molding,
This lead frame is plated internally.
すなわち、この発明においては、吊リードの電位を隣接
する各外部リードの電位に対して、マイナス電位になら
ないようにさせたので、内部メッキの材料に銀を用いた
場合、そのイオン化によるマイグレーションを防止でき
、また、リードフレームのパンチング加工成形前に、こ
のリードフレームに内部メッキを施すようにしたから、
内部メッキ後のパンチング加工によって、吊リードと隣
接外部リード間が打抜き除去されることになり、このた
めに両リードの対向面には、メッキ層が存在せず、この
ようにして、これらの吊リードと隣接外部リード間での
リーク不良を効果的に防止し得るのである。In other words, in this invention, the potential of the hanging lead is prevented from becoming negative potential with respect to the potential of each adjacent external lead, so when silver is used as the internal plating material, migration due to ionization is prevented. In addition, we applied internal plating to the lead frame before punching and forming it.
By punching after internal plating, the area between the suspension lead and the adjacent external lead is punched and removed, so there is no plating layer on the opposing surfaces of both leads, and in this way, the area between the suspension lead and the adjacent external lead is removed. This makes it possible to effectively prevent leakage defects between the lead and the adjacent external lead.
以下、この発明に係る樹脂刃１ヒ型半導体装置の一実施
例につき、第１図を参照して詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the resin blade 1H type semiconductor device according to the present invention will be described in detail below with reference to FIG.
第１図はこの実施例を適用した樹脂封止型半導体装置の
前記第４図に対応する平断面図であり、また、第２図は
同上第１図■−■線部の拡大した横断面図である。FIG. 1 is a plan sectional view corresponding to FIG. 4 of the resin-sealed semiconductor device to which this embodiment is applied, and FIG. 2 is an enlarged cross-sectional view of the section taken along line ■-■ in FIG. It is a diagram.
すなわち、これらの：ｊＩＪ１図、第２図に示す実施例
構成においても、符号ｌはＩＣチップであり、２は同Ｉ
Ｃチップｌを搭載するアイランド、３は同アイランド２
を支持する吊リード、４は同アイランド２を囲繞するよ
うに一端部を配置させ、他端部を外部に取出した外部リ
ード、５はこれらを封１ヒするモールド樹脂、８はリー
ドフレームに対する内部のメッキ範囲、７は前記吊リー
ド３部分および外部リード４部分に施される内部メッキ
層部分の状態である。That is, also in the embodiment configurations shown in FIG. 1 and FIG.
Island equipped with C chip l, 3 is island 2 of the same
4 is an external lead with one end placed so as to surround the island 2 and the other end taken out to the outside; 5 is a molded resin for sealing these; 8 is an internal lead for the lead frame; The plating range 7 is the condition of the inner plating layer portion applied to the suspension lead 3 portion and the outer lead 4 portion.
しかして、この実施例構成の場合には、まず、リードフ
レーム基材のパンチング加工成形に先立って、該当リー
ドフレーム基材内部側のメッキ範囲６．つまり同基材の
表、裏面の所要部分内に、銀材料などを用いた内部メッ
キ層７を施しておき、この状態で、パンチング金型によ
って、メッキ済みのリードフレームを所定通りにパンチ
ング加工成形し、アイランド２．吊リード３および外部
リード４の各部をそれぞれに打抜き成形させるのである
。Therefore, in the case of this embodiment, first, prior to punching and forming the lead frame base material, the plating area 6. In other words, an internal plating layer 7 using a silver material or the like is applied to the required portions of the front and back surfaces of the same base material, and in this state, the plated lead frame is punched and formed as specified using a punching mold. Island 2. Each part of the suspension lead 3 and the external lead 4 is individually stamped and formed.
このために前記のように打抜き成形加工された状態では
、アイランド２．吊リード３および外部リード４の各部
について、共に打抜かれた端面部。For this reason, in the state of being stamped and formed as described above, the island 2. The end faces of each part of the hanging lead 3 and the external lead 4 are punched out.
つまり換言すると、のちに相互に対向面となる端面部が
切落されて、同端面部にはメッキ層７が存在しない。In other words, the end face portions that will later become mutually opposing surfaces are cut off, and the plating layer 7 is not present on the end face portions.
ついで、このパンチング成形加工されたリードフレーム
のアイランド２に、ＩＣチップｌを半田付けなどで搭載
して固定させると共に、ＩＣチップ１の各端子と各外部
リード４の一端部との間を金線など、で電気的に接続さ
せた後、これらのＩＣチップ１を固定したアイランド２
．吊リード３および各外部リード４のそれぞれ内側部分
を、モールド金型内に固定した状態で、この金型内に高
温。Next, the IC chip l is mounted and fixed on the island 2 of the punched lead frame by soldering, etc., and a gold wire is connected between each terminal of the IC chip 1 and one end of each external lead 4. After electrically connecting these IC chips 1 with
．． With the inner parts of the suspension lead 3 and each external lead 4 fixed in a mold, the mold is heated to a high temperature.
高圧のモールド樹脂５を注入充填して硬化させ。High-pressure mold resin 5 is injected and cured.
これらを図示状悪道りに樹脂封止して完成させるのであ
る。These are sealed with resin as shown in the diagram to complete the process.
そして、この実施例装置では、吊リード３の電位を隣接
する各外部リード４の電位に対し、マイナス電位になら
ないようにバックアップバイアスをかけて使用する。In the device of this embodiment, a backup bias is applied to the potential of the suspension lead 3 to prevent it from becoming a negative potential with respect to the potential of each adjacent external lead 4.
従って、この実施例？１置にあっては、たとえ吊リード
３とモールド樹脂５との接着封ＩＩ一部分に損傷などを
生じた場合でも、吊リード３の電位を隣接する各外部リ
ード４の電位に対し、マイナス電位にならないようにバ
ックアップバイアスさせているために、内部メッキ層７
に銀材料を用いたとしても、これがイオン化して移行し
たすせず、このために銀のマイグレーションなどを生ず
る惧れがなく、そしてまた一方では、これらの吊リード
３と隣接外部リード４との対向面、つまり吊リード３と
隣接外部リード４間での電界強度が最も高い対向面にメ
ッキ層７が存在せず、このようにして、両す−ド３，４
間でのリーク不良を効果的に防１卜し得るのである。Therefore, this example? In the case of one position, even if a part of the adhesive seal II between the suspension lead 3 and the molded resin 5 is damaged, the potential of the suspension lead 3 will be set to a negative potential with respect to the potential of each adjacent external lead 4. Because the internal plating layer 7 is backed up biased to prevent
Even if a silver material is used, there is no risk of ionization and migration of silver, and on the other hand, there is no risk of silver migration occurring between the suspension leads 3 and the adjacent external leads 4. The plating layer 7 is not present on the opposing surface, that is, the opposing surface where the electric field strength between the hanging lead 3 and the adjacent external lead 4 is highest.
This can effectively prevent leakage defects between the two.
〔発明の効果〕
以北詳述したように、この発明によれば、樹脂対１Ｆ型
半導体装置において、吊リードの電位を隣接する各外部
リードの電位に対して、マイナス電位にならないように
させ、かつリードフレームのパンチング加工成形前に、
このリードフレームに内部メッキを施すようにしたので
、吊リードと隣接外部リード間での電界強度が最も高い
対向面にメッキ層が存在せず、このため内部メッキの材
料に銀を用いた場合にも、そのイオン化によるマイグレ
ーションを防止でき、これらの吊リード、隣接外部リー
ド相ｍ間でのリーク不良を効果的に阻１にし得るのであ
り、しかも、製造工程上、また構造的にも従来の場合と
大差がなく、容易かつ安価に実施できるなどの優れた特
長を有するものである。[Effects of the Invention] As described in detail below, according to the present invention, in a resin-paired 1F type semiconductor device, the potential of the hanging lead is prevented from becoming a negative potential with respect to the potential of each adjacent external lead. , and before punching and forming the lead frame,
Since internal plating is applied to this lead frame, there is no plating layer on the opposing surface where the electric field strength between the suspended lead and the adjacent external lead is highest, and therefore, when silver is used as the internal plating material, However, it is possible to prevent migration due to ionization, and to effectively prevent leakage defects between these suspended leads and adjacent external lead phases m.Moreover, in terms of manufacturing process and structure, it is possible to prevent the migration caused by ionization. It has excellent features such as being easy and inexpensive to implement.
第１図はこの発明に係る樹脂封止型半導体装置の一実施
例を適用した場合の概要構成を示す平断面図、第２図は
同上第１図ＩＩ −ＴＩ線部の拡大した横断面図であり
、また、第３図は従来例による樹脂ｔｌＷ型半導体装置
の概要構成を示す斜視図、第４図は同第３図■−ＩＴ線
部の拡大した平断面図、第５図は同第４図ｖ−ｖｖ；Ａ
部の拡大した横断面図である。
１・・・・半導体集積回路チップ、２・・・・アイラン
ド、３・・・・吊リード、４・・・・外部リード、５・
・・・モールド樹脂、６・・・・メッキ範囲、７・・・
・メッキ層。
代理人 大 岩 増 雄
第１図
７：メツキ１FIG. 1 is a plan sectional view showing the general configuration of a resin-sealed semiconductor device according to an embodiment of the present invention, and FIG. 2 is an enlarged cross-sectional view taken along line II-TI in FIG. 1. 3 is a perspective view showing the general structure of a conventional resin tlW type semiconductor device, FIG. 4 is an enlarged plan cross-sectional view of the IT line section in FIG. 3, and FIG. Figure 4 v-vv;A
It is an enlarged cross-sectional view of the section. DESCRIPTION OF SYMBOLS 1...Semiconductor integrated circuit chip, 2...Island, 3...Hanging lead, 4...External lead, 5...
...Mold resin, 6...Plating range, 7...
・Plating layer. Agent Masuo Oiwa Figure 1 7: Metsuki 1
Claims (1)
、吊リード、およびこの吊リードに隣接する各外部リー
ドの各部を形成させ、これらの各部の所要箇所に内部メ
ッキを施し、かつ前記アイランドに搭載させた半導体集
積回路チップを、前記各外部リードに接続させると共に
、これらを樹脂封止して構成する樹脂封止型半導体装置
において、前記吊リードの電位を隣接する各外部リード
の電位に対し、マイナス電位にならないようにさせ、ま
た、リードフレームのパンチング加工成形前に、リード
フレームに内部メッキを施すようにしたことを特徴とす
る樹脂封止型半導体装置。A lead frame is punched and formed to form an island, a suspension lead, and each part of each external lead adjacent to the suspension lead, internal plating is applied to required parts of each part, and a semiconductor is mounted on the island. In a resin-sealed semiconductor device configured by connecting an integrated circuit chip to each of the external leads and sealing them with resin, the potential of the hanging lead is set to a negative potential with respect to the potential of each adjacent external lead. 1. A resin-sealed semiconductor device characterized in that internal plating is applied to the lead frame before punching and molding the lead frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7220787A JPS63237455A (en) | 1987-03-25 | 1987-03-25 | Plastic molded type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7220787A JPS63237455A (en) | 1987-03-25 | 1987-03-25 | Plastic molded type semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63237455A true JPS63237455A (en) | 1988-10-03 |
Family
ID=13482563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7220787A Pending JPS63237455A (en) | 1987-03-25 | 1987-03-25 | Plastic molded type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63237455A (en) |
-
1987
- 1987-03-25 JP JP7220787A patent/JPS63237455A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100198685B1 (en) | Method and apparatus for encapsulating a semiconductor device | |
| JPH04102338A (en) | Method and apparatus for manufacture of resin-sealed semiconductor device | |
| JPS63237455A (en) | Plastic molded type semiconductor device | |
| JPH0237761A (en) | Hybrid integrated circuit device | |
| JPH01201945A (en) | Lead frame | |
| JPH04139868A (en) | Lead frame for semiconductor device | |
| JP2503646B2 (en) | Lead frame and semiconductor integrated circuit device | |
| JPH01216563A (en) | Manufacture of lead frame | |
| JPS62198143A (en) | Lead frame | |
| JPH01123426A (en) | Manufacture of resin sealed electronic component | |
| JPH0582975B2 (en) | ||
| JPH03152964A (en) | Resin sealed type semiconductor device lead frame | |
| JPH02246143A (en) | Lead frame | |
| JPH04124842A (en) | Transfer mold for tape carrier | |
| JPH04329650A (en) | Tab tape | |
| JPH0547835A (en) | Mounting structure of semiconductor device | |
| JPH09134929A (en) | Manufacture of semiconductor integrated circuit device, and mold device and lead frame used for it, and semiconductor integrated circuit device using it | |
| JPH033354A (en) | Semiconductor device | |
| JPH04276648A (en) | Frame for electronic-component manufacture use; manufacture of electronic component using it; electronic component manufactured by same manufacture | |
| JPH02263444A (en) | Carrier tape | |
| JPH0493057A (en) | Manufacture of electronic parts lead frame and electronic parts using the same | |
| JPH11163243A (en) | Manufacture of semiconductor device | |
| JPS63181358A (en) | Semiconductor device and its manufacture | |
| JPS60177656A (en) | Semiconductor device | |
| JPH01207936A (en) | Manufacture of resin-sealed semiconductor device |