JPS63237392A - Discharge lamp lighter - Google Patents

Discharge lamp lighter

Info

Publication number
JPS63237392A
JPS63237392A JP7276887A JP7276887A JPS63237392A JP S63237392 A JPS63237392 A JP S63237392A JP 7276887 A JP7276887 A JP 7276887A JP 7276887 A JP7276887 A JP 7276887A JP S63237392 A JPS63237392 A JP S63237392A
Authority
JP
Japan
Prior art keywords
inductance
lit
circuit
transistor
separately excited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7276887A
Other languages
Japanese (ja)
Inventor
勝己 佐藤
稔 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP7276887A priority Critical patent/JPS63237392A/en
Publication of JPS63237392A publication Critical patent/JPS63237392A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (技術分野) 本発明は、1石他励式インバータ回路を用いて複数の放
電灯を高周波で並列点灯させるようにした放電灯点灯装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a discharge lamp lighting device that lights a plurality of discharge lamps in parallel at high frequency using a single-turn separately excited inverter circuit.

(背景技術) 第6図は従来の放電灯点灯装置の回路図である。(Background technology) FIG. 6 is a circuit diagram of a conventional discharge lamp lighting device.

交流電源ACの電源電圧は、ダイオードブリッジDBに
て整流され、コンデンサC0にて平滑され、直流電圧と
される。この直流電圧は、発振トランスOTの1次側と
トランジスタTrlとの直列回路に印加される0発振l
・ランスOTの2次側には、コンデンサC2とバランサ
ーT1を介して放電灯DL、、DL2が並列接続され、
放電灯DL、、DL2の非電源側にはりアクタンス素子
(コンデンサCコ。
The power supply voltage of the alternating current power supply AC is rectified by the diode bridge DB, smoothed by the capacitor C0, and made into a direct current voltage. This DC voltage is applied to the series circuit of the primary side of the oscillation transformer OT and the transistor Trl.
・Discharge lamps DL, DL2 are connected in parallel to the secondary side of the lance OT via a capacitor C2 and a balancer T1.
An actance element (capacitor C) is attached to the non-power side of the discharge lamps DL, DL2.

C,)が接続され、放電灯フィラメントの予熱回路が構
成されている。トランジスタTrIには、゛ダイオード
電流が逆並列接続される。また、回路のインダクタンス
成分と共振状態を呈するコンデンサC8をトランジスタ
Tr、の両端に並列接続する。
C,) are connected to constitute a discharge lamp filament preheating circuit. A diode current is connected in antiparallel to the transistor TrI. Further, a capacitor C8 that exhibits a resonance state with the inductance component of the circuit is connected in parallel to both ends of the transistor Tr.

このコンデンサCIの接続される位置は、発振トランス
OTの1次コイルの両端でも構わない。トランジスタT
r+の制御極には、他励信号発生回路1の出力がドライ
ブ回路3を介して入力されている。
The capacitor CI may be connected to both ends of the primary coil of the oscillation transformer OT. transistor T
The output of the separately excited signal generating circuit 1 is inputted to the control pole of r+ via the drive circuit 3.

第6図回路において、バランサーT1は、2灯の放電灯
D L + 、 D L 2が共に点灯している時は、
巻線111,112に誘起される電圧が互いに打ち消し
合って、インダクタンス成分をほとんど持たず、片方の
放電灯が不点灯の場合には、巻線nI、n2に流れる電
流の違いによりインダクタンス成分を持つようになるも
のである。
In the circuit shown in FIG. 6, when the two discharge lamps DL + and DL 2 are both lit, the balancer T1 performs the following:
The voltages induced in the windings 111 and 112 cancel each other out and have almost no inductance component, and when one of the discharge lamps is not lit, there is an inductance component due to the difference in the currents flowing through the windings nI and n2. This is what happens.

このような構成における2灯点灯時における各部の動作
波形を第7図に示す9同図(ハ)はトランジスタTr、
をオン・オフ制御するためのベースドライブ信号(”H
igh”レベルのとき他励オン信号、Low”レベルの
とき他励オフ信号と呼ぶことにする)を示す、他励オン
信号にてトランジスタTr。
Figure 7 shows the operating waveforms of each part when two lamps are lit in such a configuration.
Base drive signal (“H”) to control on/off
The transistor Tr is activated by a separately excited ON signal, which indicates a separately excited ON signal (when it is at "High" level, it is called a separately excited ON signal, and when it is at a LOW" level, it is called a separately excited OFF signal).

がオンされると、発振トランスOTの1次側を介して5
、第7図(ロ)に示されるような電流Icがトランジス
タTr+に流れる。他励オフ信号にてトランジスタTr
、がオフされると、回路のLC成分に蓄えられたエネル
ギーのために、発振トランスOTはコンデンサC1と共
振し、共振コンデンサ電流が流れ、トランジスタTr+
の両端には、第7図(イ)に示されるような共振電゛圧
が生じる。この共振電圧がゼロになると、共振電流はダ
イオードD1を介して流れ、また、ダイオード電流がゼ
ロになると、他励オン信号によりトランジスタT’rl
に前サイクルと同様に電流Icが流れる(第7図(ロ)
)。このようにして、発振を継続して行く、そして、こ
の共振によって発振トランスOTの2次側に生じる電圧
を発振トランスOTのリーケージインダクタンスとコン
デンサC2を介して放電灯に印加して、点灯させる。
When turned on, 5
, a current Ic as shown in FIG. 7(b) flows through the transistor Tr+. Transistor Tr with separately excited off signal
, is turned off, the oscillating transformer OT resonates with the capacitor C1 due to the energy stored in the LC component of the circuit, a resonant capacitor current flows, and the transistor Tr+
A resonant voltage as shown in FIG. 7(a) is generated at both ends of the line. When this resonant voltage becomes zero, the resonant current flows through the diode D1, and when the diode current becomes zero, the separately excited ON signal causes the transistor T'rl to flow.
As in the previous cycle, current Ic flows through (Fig. 7 (b)).
). In this way, oscillation continues, and the voltage generated on the secondary side of the oscillation transformer OT due to this resonance is applied to the discharge lamp via the leakage inductance of the oscillation transformer OT and the capacitor C2, thereby lighting the discharge lamp.

ところで、第6図に示すような回路構成において、何ら
かの原因(例えば、放電灯の寿命や接続不確実等)によ
り1灯が不点灯状態になった場合、バランサーT、がイ
ンダクタンス成分を持ち、それにより回路の固有振動周
期が長くなり、トランジスタTrlの両端電圧vcεの
巾が広くなる。このように、1灯不点灯時に回路の固有
振動周期が長くなった場合においても、他励式のインバ
ータ回路では他励信号の周期に従ってトランジスタTr
lがオンするために、第8図に示されるように、トラン
ジスタTrlの両端電圧V。E、すなわち、共振コンデ
ンサC1の電圧が高い状態でトランジスタTr+がオン
することになり、コンデンサC1からのラッシュ電流が
トランジスタTrlに流れて、大きな電力損失を発生し
、またトランジスタTr、の破損を生じることもある。
By the way, in the circuit configuration shown in Fig. 6, if one lamp is not lit due to some reason (for example, the life of the discharge lamp or connection uncertainty), the balancer T has an inductance component and As a result, the natural vibration period of the circuit becomes longer, and the width of the voltage vcε across the transistor Trl becomes wider. In this way, even if the natural oscillation period of the circuit becomes long when one lamp is not lit, in a separately excited inverter circuit, the transistor Tr will change according to the period of the separately excited signal.
In order to turn on the transistor Trl, the voltage V across the transistor Trl increases as shown in FIG. E, that is, the transistor Tr+ is turned on when the voltage of the resonant capacitor C1 is high, and the rush current from the capacitor C1 flows to the transistor Trl, causing a large power loss and also causing damage to the transistor Tr. Sometimes.

そこで、第9図の回路では、トランジスタTr。Therefore, in the circuit of FIG. 9, the transistor Tr.

の両端電圧を検出する素子電圧検出回路4を設けてあり
、トランジスタTr+の両端電圧が高いときには、ゲー
ト回路2により他励オン信号の通過を阻止して、トラン
ジスタTrlの導通を禁止するようにしている。したが
って、1灯不点灯時において、第10図(ロ)に示すよ
うに、トランジスタTrlの両端電圧VcEの巾が長く
なっても、第10図(ホ)に示すように、VcB>Oの
期間中のドライブ信号を禁止して、トランジスタTr+
の導通を禁止することができる。vcE検出信号■(第
10図(ニ))は、vo5検出信号■(第10図(ハ)
)の反転信号である。ゲート回路2は、このVcE検出
信号■と他励信号(第10図(イ))との論理績を取る
ANDゲートにより簡単に構成することができる。
An element voltage detection circuit 4 is provided to detect the voltage across the transistor Tr+, and when the voltage across the transistor Tr+ is high, the gate circuit 2 blocks passage of the separately excited ON signal and prohibits conduction of the transistor Trl. There is. Therefore, when one lamp is not lit, even if the width of the voltage VcE across the transistor Trl becomes longer as shown in FIG. 10(b), the period of VcB>O as shown in FIG. 10(e) By inhibiting the drive signal inside the transistor Tr+
conduction can be prohibited. The vcE detection signal ■ (Figure 10 (d)) is the vo5 detection signal ■ (Figure 10 (c)).
) is the inverted signal. The gate circuit 2 can be easily constituted by an AND gate that takes the logical result of this VcE detection signal (2) and the separately excited signal (FIG. 10 (a)).

このように制御すれば、トランジスタTr+に突入電流
が流れることによる損失の増大や素子の破壊に至ること
がなくなる。ところが、2灯点灯時の動作波形(第7図
)と1灯点灯時の動作波形(第10図)とを比較してみ
れば分かるように、2灯点灯時と1灯点灯時において、
動作周波数が大きく異なり、1灯点灯時には2灯点灯時
に比べて1/2の周波数となる。したがって、1灯点灯
時と、2灯点灯時とで共に雑音を低減させるような雑音
防止対策を施すことが困難になり、それに伴い、装置自
体の価格が高くなってしまうという問題がある。また、
例えば、2灯点灯時には、光リモコン干渉が起こらない
周波数に設定していても、1灯点灯時には光リモコン干
渉が生じ、光リモコン機器に誤動作を引き起こす可能性
がある。
By controlling in this manner, an increase in loss and destruction of the element due to a rush current flowing through the transistor Tr+ can be avoided. However, as can be seen by comparing the operating waveform when two lamps are lit (Figure 7) and the operating waveform when one lamp is lit (Figure 10), when two lamps are lit and when one lamp is lit,
The operating frequency is significantly different, and when one lamp is lit, the frequency is 1/2 compared to when two lamps are lit. Therefore, it becomes difficult to take noise prevention measures that reduce noise both when one lamp is turned on and when two lamps are turned on, and there is a problem in that the price of the device itself increases accordingly. Also,
For example, even if the frequency is set so that optical remote control interference does not occur when two lamps are turned on, optical remote control interference occurs when one lamp is turned on, which may cause malfunction of the optical remote control device.

さらにまた、第10図の動作波形においては、ゲート回
路2から出力されるトランジスタTr、のベースドライ
ブ信号(第10図(ホ))が″High″レベルになっ
た後で、トランジスタTr+のコレクタ電流Ic(第1
0図(へ))が流れているが、例えば、第11図の動作
波形に示すように、振動電流がトランジスタTrlのコ
レクタに流れようとしたとき(時刻1+)に、トランジ
スタTr+がオン状態になっていないと、インバータの
動作が停止し、1灯点灯時には放電灯が点灯しなくなる
場合がある。
Furthermore, in the operating waveform of FIG. 10, after the base drive signal (FIG. 10 (e)) of the transistor Tr output from the gate circuit 2 becomes "High" level, the collector current of the transistor Tr+ Ic (1st
For example, as shown in the operating waveform of FIG. 11, when the oscillating current is about to flow to the collector of the transistor Trl (time 1+), the transistor Tr+ turns on. If not, the operation of the inverter may stop and the discharge lamps may not turn on when one lamp is lit.

(発明の目的) 本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、並列点灯される複数の放電灯
のうち少なくとも1灯が不点灯になった場合においても
、半導体スイッチ素子等に不所望なストレスが加わらず
、且つ、点灯周波数が大きく変化しないようにした放電
灯点灯装置を提供するにある。
(Object of the invention) The present invention has been made in view of the above points, and
The purpose of this is to prevent undesired stress from being applied to semiconductor switch elements, etc., and to prevent the lighting frequency from changing significantly even if at least one of the multiple discharge lamps that are lit in parallel goes out. To provide a discharge lamp lighting device which avoids

(発明の開示〉 本発明に係る放電灯点灯装置を第1図実施例について説
明すると、直流電源Eと、直流電源Eに対して順方向で
あるトランジスタTr+と、直流電源Eに対して逆方向
でトランジスタTr+に並列接続されたダイオードD、
と、トランジスタTr、に直列接続されたインダクタン
ス要素(発振トランスOTの1次側インダクタンス)と
、インダクタンス要素と共振状態を呈する共振用コンデ
ンサC1と、トランジスタTr、を繰り返し導通制御す
るための他励信号を発生する他励信号発生回路1と、ト
ランジスタTr、の両端に振動電圧が存在する期間は、
他励信号が前記トランジスタTr、のベースに入力され
ることを禁止する回路(ゲート回路2)と、トランジス
タTrlのオン・オフにより発生する振動電圧を安定要
素を介して印加される複数の並列接続された放電灯DL
、、DL2とを含み、前記安定要素は、負荷電流を制限
するための第1の安定要素(発振トランスOTのリーケ
ージインダクタンス)と、複数の放電灯を並列接続する
ための第2の安定要素(バランサーT、)とから成り、
第2の安定要素は複数の放電灯が点灯しているときはほ
とんどインダクタンスを持たず、少なくとも1灯が不点
灯になると所定のインダクタンス値を持つ安定要素であ
り、前記所定のインダクタンス値は、複数の放電灯のう
°ち少なくとも1灯が不点灯になってもトランジスタT
rlの両端における振動電圧の発生期間が他励信号の1
周期よりも短くなるように設定して成るものである。
(Disclosure of the Invention) The discharge lamp lighting device according to the present invention will be described with reference to the embodiment shown in FIG. A diode D connected in parallel to the transistor Tr+,
, an inductance element (primary side inductance of the oscillation transformer OT) connected in series with the transistor Tr, a resonant capacitor C1 that exhibits a resonance state with the inductance element, and a separately excited signal for repeatedly controlling the conduction of the transistor Tr. The period during which an oscillating voltage exists across the transistor Tr and the separately excited signal generating circuit 1 that generates the
A circuit (gate circuit 2) that prohibits a separately excited signal from being input to the base of the transistor Tr, and a plurality of parallel connections to which an oscillating voltage generated by turning on and off the transistor Trl is applied via a stabilizing element. discharge lamp DL
, DL2, the stability elements include a first stability element (leakage inductance of the oscillation transformer OT) for limiting the load current, and a second stability element (leakage inductance of the oscillation transformer OT) for connecting a plurality of discharge lamps in parallel. It consists of a balancer T, ),
The second stable element has almost no inductance when a plurality of discharge lamps are lit, and has a predetermined inductance value when at least one lamp is not lit. Even if at least one of the discharge lamps goes out, the transistor T
The generation period of the oscillating voltage at both ends of rl is 1 of the separately excited signal.
It is set to be shorter than the period.

上述の第9図に示す従来例回路において、1灯が不点灯
になった場合に点灯周波数が大きく変化する原因は、バ
ランサーT1がインダクタンス成分を持つことにより、
回路の振動周期が長くなり、トランジスタTrlの両端
電圧VCεが正弦波状に上昇して再びゼロに戻るまでの
期間が他励信号の1周期分よりも長くなるためである0
本発明はこの点に着自したものであり、複数の放電灯の
うち少なくとも1灯が不点灯になってもトランジスタT
r、の両端における振動電圧の発生期間が他励信号の1
周期よりも短くなるように、バランサーT。
In the conventional circuit shown in FIG. 9 described above, the reason why the lighting frequency changes greatly when one lamp goes out of operation is because the balancer T1 has an inductance component.
This is because the oscillation period of the circuit becomes longer, and the period during which the voltage VCε across the transistor Trl increases sinusoidally and returns to zero again becomes longer than one cycle of the separately excited signal.
The present invention is based on this point, and even if at least one of the plurality of discharge lamps goes out, the transistor T
The generation period of the oscillating voltage at both ends of r is 1 of the separately excited signal.
Balancer T so that it is shorter than the cycle.

のインダクタンス値を設定することにより、点灯周波数
が大きく変化することを防止したものである。
By setting the inductance value of , it is possible to prevent the lighting frequency from changing significantly.

以下、本発明の実施例について説明する。なお、実施例
回路において、従来例回路と同一の要素については同一
の符号を付して重複する説明は省略する。
Examples of the present invention will be described below. Note that in the example circuit, the same elements as those in the conventional example circuit are given the same reference numerals and redundant explanations will be omitted.

火11 第1図は本発明の一実施例の回路図である。第1図の回
路構成は、第9図に示す従来例回路と同じであるが、第
1図回路においては、1灯点灯時においても、発振トラ
ンスOTとコンデンサ01〜C2、放電灯DL、、DL
、、及び、バランサーT1のインダクタンス値によって
決まる振動周期に基づいて、トランジスタTr+に印加
される正弦波状の電圧の発生期間が他励信号発生回路1
により送出されるオン・オフ信号の1周期よりも短くな
るように、バランサーT1のインダクタンス値を設定し
である。すなわち、2灯点灯時、及び、1灯点灯時にお
ける動作波形が、それぞれ第2図(a)、(b)に示す
動作波形となるように、バランサーT8のインダクタン
ス値を設定してい、る。
Figure 1 is a circuit diagram of an embodiment of the present invention. The circuit configuration of FIG. 1 is the same as the conventional circuit shown in FIG. 9, but in the circuit of FIG. 1, even when one lamp is lit, the oscillation transformer OT, capacitors 01 to C2, discharge lamp DL, DL
, , and the generation period of the sinusoidal voltage applied to the transistor Tr+ is determined by the separately excited signal generating circuit 1 based on the vibration period determined by the inductance value of the balancer T1.
The inductance value of the balancer T1 is set so that it is shorter than one period of the on/off signal sent by the balancer T1. That is, the inductance value of the balancer T8 is set so that the operating waveforms when two lamps are lit and when one lamp is lit are as shown in FIGS. 2(a) and 2(b), respectively.

このようにすれば、第2図(a) 、 (b)から明ら
かなように、2灯点灯時と1灯点灯時の動作周波数を同
一にすることができ、従来例で述べたような、雑音及び
光リモコン干渉といった問題に対する対策を容易に行う
ことが可能となる。また、第2図(b)を見れば分かる
ように、1灯点灯時には、バランサーT、のインダクタ
ンス分がコンデンサC2と直列に接続されることにより
、回路の振動周期が長くなるが、素子電圧検出回路4に
よりトランジスタ7r1に電圧が印加されている期間は
、ゲート回路2により他励信号(他励信号発生回路1か
らの出力)によるトランジスタTr+の導通制御を禁止
しているので、トランジスタTr、に突入電流が流れる
ようなことはない。
In this way, as is clear from FIGS. 2(a) and 2(b), the operating frequency can be made the same when two lamps are lit and when one lamp is lit, and as described in the conventional example, It becomes possible to easily take measures against problems such as noise and optical remote control interference. Furthermore, as can be seen from Figure 2(b), when one lamp is lit, the inductance of the balancer T is connected in series with the capacitor C2, which lengthens the circuit's oscillation period; During the period when the voltage is applied to the transistor 7r1 by the circuit 4, the gate circuit 2 prohibits conduction control of the transistor Tr+ by the separately excitation signal (output from the separately excitation signal generation circuit 1). There is no rush current.

なお、第2図(b)に示す波形では、他励信号の“Hi
gl+”レベルの期間とV。E検出信号の“’Higl
+”レベルの期間とが一部重なっているが、これは特に
重ならなくても良く、また、第2図(a)において、2
灯点灯時に他励信号の’High”レベルの期間とVC
E検出信号の“High”レベルの期間とが一部重なる
ようになっていても構わない、すなわち、2灯点灯時及
び1灯点灯時において、トランジスタTrlの両端に振
動電圧が印加されている期間が他励信号の1周期よりも
、共に短くなるように、バランサーT、のインダクタン
ス値を選べば良い、もっとも、実際には、トランジスタ
Tr+のドライブ信号が“High”レベルの期間中に
は、トランジスタTr、のコレクタ電流が流れる程度に
、トランジスタTr+に振動電圧が印加されている期間
を短くすることが望ましい。
In addition, in the waveform shown in FIG. 2(b), the separately excited signal “Hi”
gl+” level period and the V.E detection signal’s “’Higl+” level period.
+” level period partially overlaps, but this does not need to overlap, and in Figure 2 (a), 2
'High' level period of separately excited signal and VC when lighting the lamp
It does not matter if the period of the "High" level of the E detection signal partially overlaps, that is, the period during which the oscillating voltage is applied to both ends of the transistor Trl when two lamps are lit and when one lamp is lit. It is sufficient to select the inductance value of the balancer T so that both of them are shorter than one period of the separately excited signal.However, in reality, during the period when the drive signal of the transistor Tr+ is at the "High" level, the transistor It is desirable to shorten the period during which the oscillating voltage is applied to the transistor Tr+ to such an extent that the collector current of the transistor Tr flows.

K1匠l 第3図は本発明の他の実施例の回路図である。K1 Takumi FIG. 3 is a circuit diagram of another embodiment of the present invention.

本実施例にあっては、バランサーT + 、 T 2を
用いることにより、3つの放電灯DL、〜DL、を並列
点灯できるようにしている。トランジスタTr、のオン
・オフ制御を行うための回路構成は、第1図に示すもの
と同様である0本実施例にあっては、放電灯DL、が不
点灯の場合、放電灯DL2には、バランサーT1の巻線
n12によるインダクタンス成分が直列に接続されるこ
とになり、それに件い、放電灯DL2と放電灯DL、の
ランプ電流がアンバランスになるため、バランサーT2
の巻線n21.11□2もインダクタンス成分を有する
ようになる。したがって、各巻線の持つインダクタンス
値を仮にLとすれば、放電灯DL2には2L、放電灯D
L、にはLのインダクタンスが直列に接続されることに
なる。また、放電灯DL、が不点灯のi:j ’erに
は、放電灯DL、にし、放電灯DL、に2Lのインダク
タンスが直列に接続されることになる。放電灯DL2が
不点灯の場合には、放電灯DL、、放電灯DL、に各々
Lのインダクタンスが直列に接続されることになる。
In this embodiment, three discharge lamps DL, -DL can be lit in parallel by using balancers T + and T 2 . The circuit configuration for on/off control of the transistor Tr is the same as that shown in FIG. 1. In this embodiment, when the discharge lamp DL is not lit, the discharge lamp DL2 is , the inductance component due to the winding n12 of balancer T1 is connected in series, and the lamp currents of discharge lamp DL2 and discharge lamp DL become unbalanced.
The winding n21.11□2 also has an inductance component. Therefore, if the inductance value of each winding is L, the discharge lamp DL2 has an inductance of 2L, and the discharge lamp D
The inductance of L is connected in series with L. Further, at i:j'er where the discharge lamp DL is not lit, the discharge lamp DL is connected to the discharge lamp DL, and an inductance of 2L is connected in series to the discharge lamp DL. When the discharge lamp DL2 is not lit, an inductance L is connected in series to each of the discharge lamps DL, DL, and DL.

また、3本の放電灯DL、〜DL、のうち、2本が不点
灯になった場合には、放電灯DL2のみ力(点灯してい
る場きには、直列に2Lが接続され、放電灯DL、又は
放電灯D L sのみが点灯している場合には、各々に
Lのインダクタンスが直列に接続されることになる。
In addition, if two of the three discharge lamps DL, -DL are not lit, only the discharge lamp DL2 is turned on (when it is lit, 2L are connected in series and discharged). When only the electric lamp DL or the discharge lamp DLs is lit, an inductance L is connected to each in series.

以上のような組み自わせにおいても、トランジスタTr
、の両端に印加される振動電圧が他励信号の1周期以内
にゼロに戻るようにバランサーT + 。
Even in the above combination, the transistor Tr
, balancer T + such that the oscillating voltage applied across it returns to zero within one period of the separately excited signal.

T2のインダクタンス値を選んでおけば、1灯点灯時、
2灯点灯時、及び、3灯点灯時の動1ヤ周波数を全て同
一にすることができ、実施例1と同様の効果が期待でき
る。
If you select the inductance value of T2, when one lamp is lit,
The dynamic frequency when two lamps are lit and when three lamps are lit can be made the same, and the same effect as in the first embodiment can be expected.

叉1」Lと 第4図は本発明のさらに他の実施例の回路図である0本
実施例にあっては、1灯点灯状態になったときに、2灯
点灯状態に比べて暗くなるため、1灯点灯状態での光出
力を大きくするように、トランジスタTr+のオン期間
を広げる制御を行うものである。
Figure 4 is a circuit diagram of yet another embodiment of the present invention. In this embodiment, when one lamp is lit, it becomes darker than when two lamps are lit. Therefore, control is performed to widen the on period of the transistor Tr+ so as to increase the light output when one lamp is lit.

他励信号発生回路1において、tm、、tm2は汎用の
タイマーIC(NEC製μPD15555)である、こ
のタイマーICは、周知のように、トリガ端子(2番端
子)がl / 3 V ec以下になると、トリガされ
て出力端子(3番端子)が“Higll”レベルとなり
、放電端子(7番端子)は高インピーダンスとなる。ま
た、スレショルド端子(6番端子)が2/3Vccにな
ると出力端子(3番端子)が“Low″レベルとなり、
放電端子(7番端子)も“Low”しにルとなる。なお
、8番端子は電源端子、1番端子はアース端子、4番端
子はリセット端子、5番端子は周波数制御端子である。
In the separately excited signal generation circuit 1, tm, tm2 are general-purpose timer ICs (μPD15555 manufactured by NEC).As is well known, this timer IC has a trigger terminal (terminal 2) that is set to 1/3 V ec or less. Then, it is triggered and the output terminal (terminal No. 3) becomes the "Highll" level, and the discharge terminal (terminal No. 7) becomes high impedance. Also, when the threshold terminal (terminal 6) becomes 2/3 Vcc, the output terminal (terminal 3) becomes "Low" level,
The discharge terminal (terminal 7) also becomes "Low". Note that the No. 8 terminal is a power supply terminal, the No. 1 terminal is a ground terminal, the No. 4 terminal is a reset terminal, and the No. 5 terminal is a frequency control terminal.

タイマーICtmlの時定数回路を構成する抵抗Rコ、
 R<とコンデンサC5の直列回路には、制御部電源電
圧Vccが印加されている。抵抗R5と抵抗R1の接続
点は、タイマーICte++の放電端子(7番端子)に
接続されている。抵抗R1とコンデンサC6の接続点は
、タイマーICt++++のスレショルド端子(6番端
子)及びトリガ端子(2番端子)に接続されている。こ
れによって、タイマーICtm+は、他励信号の発振周
期を決める無安定マルチバイブレータを構成している。
A resistor R constituting the time constant circuit of the timer ICtml,
The control unit power supply voltage Vcc is applied to the series circuit of R< and the capacitor C5. The connection point between the resistor R5 and the resistor R1 is connected to the discharge terminal (terminal 7) of the timer ICte++. The connection point between the resistor R1 and the capacitor C6 is connected to the threshold terminal (terminal 6) and trigger terminal (terminal 2) of the timer ICt++++. Thereby, the timer ICtm+ constitutes an astable multivibrator that determines the oscillation period of the separately excited signal.

タイ’/ −I Ctm2の時定数回路を構成する抵抗
R1とコンデンサC8の直列回路には、制御部電源電圧
Vccが印加されている。抵抗R6とコンデンサC5の
接続点は、タイマーICtmlのスレショルド端子(6
番端子)及び放電端子(7番端子)に接続されている。
A control unit power supply voltage Vcc is applied to a series circuit of a resistor R1 and a capacitor C8 forming a time constant circuit of tie'/-I Ctm2. The connection point between resistor R6 and capacitor C5 is the threshold terminal (6
(Terminal No. 7) and the discharge terminal (Terminal No. 7).

タイマーICtm、のトリガ端子(2番端子)は、タイ
マーICtm+の出力端子(3番端子)に接続されてい
る。これによって、タイマーICtm2は、他励オフ信
号の幅を決める単安定マルチバイブレータを構成してい
る。
The trigger terminal (terminal 2) of the timer ICtm is connected to the output terminal (terminal 3) of the timer ICtm+. Thereby, the timer ICtm2 constitutes a monostable multivibrator that determines the width of the separately excited off signal.

他励信号発生回路1の出力は、ゲート回路2におけるN
ORゲートG2を介して、ANDゲートG、の一方の入
力に接続されている。ANDゲー) a +の他方の入
力には、素子電圧検出回路4の検出出力がインバータI
、にて論理を反転されて入力されている。ANDゲート
G、の出力は、ドライブ回路3におけるバッファB、、
及び、抵抗R11とコンデンサC,の並列回路よりなる
スピードアップ回路を介してトランジスタTrlのベー
スに入力されている。
The output of the separately excited signal generation circuit 1 is N in the gate circuit 2.
It is connected to one input of an AND gate G via an OR gate G2. AND game) The other input of a + is the detection output of the element voltage detection circuit 4 connected to the inverter I.
, the logic is inverted and input. The output of the AND gate G is sent to the buffer B in the drive circuit 3.
It is also input to the base of the transistor Trl via a speed-up circuit consisting of a parallel circuit of a resistor R11 and a capacitor C.

素子電圧検出回路4としては、抵抗R,,R2による電
圧分圧回路を用いている。抵抗R2には素子電圧検出回
路4の出力を規制するためのツェナダイオードZD、が
並列接続されている。素子電圧検出回路4の検出出力は
、ANDゲー) G 3の一方の入力に接続されている
。ANDゲートG 3の他方の入力には、NORゲー)
 G 2の出力が接続されている。ANDゲートG3の
出力は、R,SフリップフロップFF、のリセット人力
Rに接続されている。
As the element voltage detection circuit 4, a voltage dividing circuit including resistors R, , R2 is used. A Zener diode ZD for regulating the output of the element voltage detection circuit 4 is connected in parallel to the resistor R2. The detection output of the element voltage detection circuit 4 is connected to one input of the AND game G3. The other input of AND gate G3 is a NOR gate)
The output of G2 is connected. The output of the AND gate G3 is connected to the reset input R of the R,S flip-flop FF.

抵抗R6とコンデンサC7の直列回路には、制御部電源
電圧Vccが印加されている。コンデンサC7の端子電
圧はインバータエ2の入力に印加されている。制御部電
源電圧Vccが投入されると、一定時間はコンデンサC
1の電圧が低レベルであるので、インバータI2の出力
は高レベルであり、R1Sフリップフロッ1FF、がセ
ットされると共に、NORゲートG2の一方の入力が高
レベルとなるので、その出力は低レベルとなる。前記一
定時間の経過後は、コンデンサC7の端子電圧が高くな
るので、インバータI2の出力は低レベルに保持   
゛される。抵抗R6には、電源オフ時にコンデンサ° 
C,の電荷を放電するためのダイオードD2が並列接続
されている。
Control unit power supply voltage Vcc is applied to the series circuit of resistor R6 and capacitor C7. The terminal voltage of capacitor C7 is applied to the input of inverter 2. When the control unit power supply voltage Vcc is turned on, the capacitor C is turned on for a certain period of time.
1 is at a low level, the output of inverter I2 is at a high level, R1S flip-flop 1FF is set, and one input of NOR gate G2 is at a high level, so its output is at a low level. Become. After the certain period of time has elapsed, the terminal voltage of capacitor C7 becomes high, so the output of inverter I2 is maintained at a low level.
It will be done. Resistor R6 is connected to a capacitor when the power is turned off.
A diode D2 for discharging the charge of C, is connected in parallel.

抵抗R8と抵抗R9の直列回路には、制御部電源電圧V
ccが印加されている。抵抗R8と抵抗R,との接続点
の電圧は、オペアンプ○Pの非反転入力端子に入力され
ている。オペアンプOPの反転入力端子には、オペアン
プOPの出力電圧が帰還されている。オペアンプOPの
出力電圧は、タイマICtmlの5番端子に入力されて
いる。抵抗R1にはトランジスタTr2を介して抵抗R
10が並列接続されている。トランジスタTrzのベー
スは、抵抗R7を介してRSフリップフロップFF、の
Q出力が接続されている。
The series circuit of resistor R8 and resistor R9 has a control unit power supply voltage V
cc is applied. The voltage at the connection point between the resistor R8 and the resistor R is input to the non-inverting input terminal of the operational amplifier ○P. The output voltage of the operational amplifier OP is fed back to the inverting input terminal of the operational amplifier OP. The output voltage of the operational amplifier OP is input to the No. 5 terminal of the timer ICtml. A resistor R1 is connected to the resistor R1 via a transistor Tr2.
10 are connected in parallel. The base of the transistor Trz is connected to the Q output of the RS flip-flop FF via a resistor R7.

以下、・本実施例の動作について説明する。第5図(a
)、(b)は本実施例の動作波形図である。同図(a)
は2灯点灯時の動作波形を示している。また、同図(b
)はl灯点灯時の動作波形を示している。
The operation of this embodiment will be explained below. Figure 5 (a
) and (b) are operational waveform diagrams of this embodiment. Figure (a)
shows the operating waveform when two lamps are lit. Also, the same figure (b
) shows the operating waveform when the l lamp is turned on.

いずれの波形図においても、左側の波形は電源投入時の
動作波形を示しており、右側の波形は定常時の波形を時
間スケールを引き伸ばして示している。
In both waveform diagrams, the waveform on the left side shows the operating waveform when the power is turned on, and the waveform on the right side shows the waveform during steady state with the time scale expanded.

まず、電源投入時には、RSフリップフロップFF、の
セット人力Sが一瞬“High”レベルとなり、そのQ
出力は“High″レベルに保持、される、したがって
、トランジスタTr、がONとなり、オペアンプOPの
非反転入力電圧は となり、この電圧がそのままタイマーIC1st+の5
番端子電圧となる。オペアンプOPは、ここでは、イン
ピーダンス変換器として働いている。
First, when the power is turned on, the set force S of the RS flip-flop FF becomes "High" level for a moment, and its Q
The output is held at the "High" level. Therefore, the transistor Tr is turned on, and the non-inverting input voltage of the operational amplifier OP becomes, and this voltage remains as it is at 5 of the timer IC1st+.
No. terminal voltage. The operational amplifier OP is working here as an impedance converter.

タイマーICt帽の動作周波数は、抵抗Rコ、R。The operating frequency of the timer IC is determined by the resistors R and R.

及びコンデンサCgの時定数と、5番端子電圧とで決ま
り、5番端子電圧が高くなる程、その動作周波数が低く
なる。一方、タイマーICtn2は、2番端子電圧が電
源電圧Vccの1/3以下になることによりトリガされ
、抵抗R6とコンデンサC6の時定数によって決まる一
定期間、3番端子出力が“Hig!+″レベルとなる。
It is determined by the time constant of the capacitor Cg and the voltage at the No. 5 terminal, and the higher the No. 5 terminal voltage, the lower the operating frequency becomes. On the other hand, the timer ICtn2 is triggered when the voltage at the second terminal becomes 1/3 or less of the power supply voltage Vcc, and the output from the third terminal is at the "High!+" level for a certain period determined by the time constant of the resistor R6 and the capacitor C6. becomes.

2灯点灯時には、インバータ■1の出力がHigh”レ
ベルの間、ANDゲートG、の出力にはNORゲートG
2の出力がそのまま得られる。この信号をドライブ回路
3を介して、トランジスタTr+のベースに供給する。
When two lamps are lit, while the output of inverter 1 is at High level, the output of AND gate G is connected to NOR gate G.
The output of 2 can be obtained as is. This signal is supplied via the drive circuit 3 to the base of the transistor Tr+.

次に、1灯点灯時には、トランジスタTr、の両端に振
動電圧が印加されている区間が長くなり、インバータエ
、の入力電圧が“High”レベルである期間と、NO
RゲートG2の出力が“’Higl+”レベルとなって
いる期間とが一部重なり、その間、ANDゲー) G 
2の出力が°“)iigl+″レベルとなり、RSフリ
ップ70ツブFF、のリセット入力Rが“High″レ
ベルとなる。これによって、RSフリップフロップFF
、のQ出力がu L o、ITレベルになり、トランジ
スタTr2はオフされる。したがって、オペアンプOP
の非反転入力電圧及びタイマーICtm、の5番端子電
圧は、Rs ・V cc/ (Rs + n *)とな
り、2灯点灯時に比べて高い値となり、動作周波数が低
くなる。それに伴い、NORゲートG2の出力信号が“
Higb”レベルである期間が2灯点灯時に比べて長く
なる。
Next, when one lamp is lit, the period in which the oscillating voltage is applied to both ends of the transistor Tr becomes long, and the period in which the input voltage of the inverter is at the "High" level and the period in which the input voltage of the inverter Tr is
There is a partial overlap with the period in which the output of R gate G2 is at the "'Higl+" level, and during that period, the AND game)
The output of the RS flip 70-tube FF becomes the ")iigl+" level, and the reset input R of the RS flip 70-tube FF becomes the "High" level. As a result, the RS flip-flop FF
The Q output of , becomes u L o, IT level, and the transistor Tr2 is turned off. Therefore, op amp OP
The non-inverting input voltage and the voltage at the fifth terminal of the timer ICtm are Rs · V cc/ (Rs + n *), which are higher values than when two lamps are lit, and the operating frequency becomes lower. Accordingly, the output signal of NOR gate G2 becomes “
The period during which the lights are at the "Highb" level is longer than when two lamps are turned on.

以上のように、本実施例にあっては、1灯点灯時におい
て光出力を増すために、2灯点灯時よりも他励信号の’
Higb”レベルの期間を長くしているから、動作周波
数は2灯点灯時よりも1灯点灯時の方が低くなる。した
がって、1灯点灯時及び2灯点灯時での動作周波数が完
全に同一にはならないが、従来例で述べたように動作周
波数が1/2になるほど大きく変化することはないため
、従来例と比較すれば点灯周波数の変化は少なくなるも
のである。
As described above, in this embodiment, in order to increase the optical output when one lamp is lit, the separately excited signal is lower than when two lamps are lit.
Because the period of "Highb" level is made longer, the operating frequency is lower when one lamp is lit than when two lamps are lit. Therefore, the operating frequency when one lamp is lit and when two lamps are lit are completely the same. However, as described in the conventional example, since the operating frequency does not change so much as to be halved, the change in the lighting frequency is smaller compared to the conventional example.

(発明の効果) 上述のように、本発明にあっては、振動電圧が印加され
ているときに半導体スイッチ素子の導通を禁止して半導
体スイッチ素子の保護を行うようにした共振型の1石他
励式インバータ回路において、複数の放電灯を並列接続
するための第2の安定要素のインダクタンス値を、半導
体スイッチ素子に振動電圧が印加されている期間が他励
信号の1周期よりも短くなるように設定しているので、
放電灯の点灯数によって動作周波数が大きく変化するこ
とはなく、雑音や光リモコン干渉に対する対策を容易か
つ安価に行い得るという効果があり、また、半導体スイ
ッチ素子に突入電流が流れることがなく、損失の増大や
素子の破壊を招くことがないという効果がある。
(Effects of the Invention) As described above, the present invention provides a resonant single-stone switch that protects the semiconductor switch element by prohibiting conduction of the semiconductor switch element when an oscillating voltage is applied. In a separately excited inverter circuit, the inductance value of the second stabilizing element for connecting multiple discharge lamps in parallel is set so that the period during which the oscillating voltage is applied to the semiconductor switch element is shorter than one cycle of the separately excited signal. Since it is set to
The operating frequency does not change significantly depending on the number of discharge lamps lit, which has the effect of making it easy and inexpensive to take measures against noise and optical remote control interference.In addition, no inrush current flows through the semiconductor switch element, reducing loss. This has the effect of not causing an increase in the amount of water or damage to the device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の回路図、第2図は同上の動
作波形図、第3図は本発明の他の実施例の回路図、第4
図は本発明の更に他の実施例の回路図、第5図は同上の
動作波形図、第6図は従来例の回路図、第7図及び第8
図は同上の動作波形図、第9図は他の従来例の回路図、
第10図及び第11図は同上の動作波形図である。 1は他励信号発生回路、2はゲート回路、4は素子電圧
検出回路、Eは直流電源、T r +はトランジスタ、
DIはダイオード、C5はコンデンサ、OTは発振トラ
ンス、DLI、DI2は放電灯、T、はバランサーであ
る。
Fig. 1 is a circuit diagram of one embodiment of the present invention, Fig. 2 is an operation waveform diagram of the same as above, Fig. 3 is a circuit diagram of another embodiment of the present invention, and Fig. 4 is a circuit diagram of an embodiment of the present invention.
The figure is a circuit diagram of still another embodiment of the present invention, FIG. 5 is an operation waveform diagram of the same as above, FIG. 6 is a circuit diagram of a conventional example, and FIGS.
The figure is the same operating waveform diagram as above, and Figure 9 is a circuit diagram of another conventional example.
FIGS. 10 and 11 are operation waveform diagrams of the same as above. 1 is a separately excited signal generation circuit, 2 is a gate circuit, 4 is an element voltage detection circuit, E is a DC power supply, T r + is a transistor,
DI is a diode, C5 is a capacitor, OT is an oscillation transformer, DLI and DI2 are discharge lamps, and T is a balancer.

Claims (2)

【特許請求の範囲】[Claims] (1)直流電源と、直流電源に対して順方向である半導
体スイッチ素子と、直流電源に対して逆方向で半導体ス
イッチ素子に並列接続されたダイオードと、半導体スイ
ッチ素子に直列接続されたインダクタンス要素と、イン
ダクタンス要素と共振状態を呈する共振用コンデンサと
、半導体スイッチ素子を繰り返し導通制御するための他
励信号を発生する他励信号発生回路と、半導体スイッチ
素子の両端に振動電圧が存在する期間は、他励信号が前
記半導体スイッチ素子の導通制御極に入力されることを
禁止する回路と、半導体スイッチ素子のオン・オフによ
り発生する振動電圧を安定要素を介して印加される複数
の並列接続された放電灯とを含み、前記安定要素は、負
荷電流を制限するための第1の安定要素と、複数の放電
灯を並列接続するための第2の安定要素とから成り、第
2の安定要素は複数の放電灯が点灯しているときはほと
んどインダクタンスを持たず、少なくとも1灯が不点灯
になると所定のインダクタンス値を持つ安定要素であり
、前記所定のインダクタンス値は、複数の放電灯のうち
少なくとも1灯が不点灯になっても半導体スイッチ素子
の両端における振動電圧の発生期間が他励信号の1周期
よりも短くなるように設定して成ることを特徴とする放
電灯点灯装置。
(1) A DC power supply, a semiconductor switching element in the forward direction with respect to the DC power supply, a diode connected in parallel to the semiconductor switching element in the reverse direction with respect to the DC power supply, and an inductance element connected in series with the semiconductor switching element. , a resonant capacitor that exhibits a resonance state with the inductance element, a separately excited signal generation circuit that generates separately excited signals for repeatedly conducting conduction control of the semiconductor switch element, and a period during which an oscillating voltage exists across the semiconductor switch element. , a circuit that prohibits a separately excited signal from being input to the conduction control pole of the semiconductor switch element, and a plurality of parallel-connected circuits that apply an oscillating voltage generated by turning on and off the semiconductor switch element via a stabilizing element. the stabilizing element includes a first stabilizing element for limiting load current and a second stabilizing element for connecting a plurality of discharge lamps in parallel; is a stable element that has almost no inductance when a plurality of discharge lamps are lit, and has a predetermined inductance value when at least one lamp is not lit. A discharge lamp lighting device characterized in that the period of generation of an oscillating voltage at both ends of a semiconductor switch element is set to be shorter than one period of a separately excited signal even if at least one lamp goes out of lighting.
(2)インダクタンス要素はリーケージ型の発振トラン
スの1次側から見たインダクタンスよりなり、第1の安
定要素は該発振トランスのリーケージインダクタンスか
らなることを特徴とする特許請求の範囲第1項記載の放
電灯点灯装置。
(2) The inductance element is composed of an inductance seen from the primary side of a leakage type oscillation transformer, and the first stable element is composed of a leakage inductance of the oscillation transformer. Discharge lamp lighting device.
JP7276887A 1987-03-26 1987-03-26 Discharge lamp lighter Pending JPS63237392A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7276887A JPS63237392A (en) 1987-03-26 1987-03-26 Discharge lamp lighter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7276887A JPS63237392A (en) 1987-03-26 1987-03-26 Discharge lamp lighter

Publications (1)

Publication Number Publication Date
JPS63237392A true JPS63237392A (en) 1988-10-03

Family

ID=13498883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7276887A Pending JPS63237392A (en) 1987-03-26 1987-03-26 Discharge lamp lighter

Country Status (1)

Country Link
JP (1) JPS63237392A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006082849A1 (en) * 2005-02-01 2006-08-10 Sanken Electric Co., Ltd. Discharge lamp operating device
KR100848758B1 (en) 2005-02-01 2008-07-25 산켄덴키 가부시키가이샤 Discharge lamp operating device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006082849A1 (en) * 2005-02-01 2006-08-10 Sanken Electric Co., Ltd. Discharge lamp operating device
KR100848758B1 (en) 2005-02-01 2008-07-25 산켄덴키 가부시키가이샤 Discharge lamp operating device

Similar Documents

Publication Publication Date Title
US5493181A (en) Capacitive lamp out detector
US5438243A (en) Electronic ballast for instant start gas discharge lamps
US4370601A (en) High pressure discharge lamp apparatus
JPS63237392A (en) Discharge lamp lighter
JPH0473893A (en) Discharge lamp lighting device
JPS62163292A (en) Invweter
JP2617478B2 (en) Discharge lamp lighting device
JP2552280B2 (en) Discharge lamp lighting device
JP2643945B2 (en) Discharge lamp lighting device
JP2721523B2 (en) Inverter circuit
JP2828646B2 (en) One-stone inverter device
JPH10294186A (en) Discharge lamp lighting device
JPS63207096A (en) Discharge lamp lighter
JPH0449865A (en) Inverter device
JPS63207093A (en) Discharge lamp lighter
JPH0313831B2 (en)
JPS63207099A (en) Discharge lamp lighter
JPS6334893A (en) Discharge lamp lighter
JPS62296396A (en) Discharge lamp lighter
JPH0665174B2 (en) Discharge lamp lighting device
JPH04163890A (en) Discharge lamp lighting device
JPS61210877A (en) Drive circuit of inverter
JPS6016079B2 (en) discharge lamp lighting device
JPS60133698A (en) Power source
JPH06163166A (en) Inverter device