JPS61210877A - Drive circuit of inverter - Google Patents

Drive circuit of inverter

Info

Publication number
JPS61210877A
JPS61210877A JP60051090A JP5109085A JPS61210877A JP S61210877 A JPS61210877 A JP S61210877A JP 60051090 A JP60051090 A JP 60051090A JP 5109085 A JP5109085 A JP 5109085A JP S61210877 A JPS61210877 A JP S61210877A
Authority
JP
Japan
Prior art keywords
circuit
current
switching transistor
switching
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60051090A
Other languages
Japanese (ja)
Inventor
Akinori Hiramatsu
明則 平松
Futoshi Okamoto
太志 岡本
Koji Yamada
晃司 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP60051090A priority Critical patent/JPS61210877A/en
Publication of JPS61210877A publication Critical patent/JPS61210877A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To prevent a surge voltage from being applied to a drive switch element by flowing a phase advancing current by a capacitive load, and absorbing the surge voltage by a surge absorber through a diode when a circulating diode is conducted. CONSTITUTION:Surge voltages are generated in the secondary windings L11, L21 through the secondary windings L12, L22 and feedback windings L13, L23 of current transformers T1, T2 when a discharge lamp is started and fired or when the phase of the current flowed to the lamp is advanced. The surge voltage is applied through a closed circuit of diodes D3, D4 to a surge absorber 9, a current is flowed through the diodes D3, D4, a surge absorber 9, a capacitor C8 and a resistor R5, and clamped.

Description

【発明の詳細な説明】 [技術分野] 本発明は、直流電圧を高周波電圧に変換するインバータ
装置の駆動回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a drive circuit for an inverter device that converts direct current voltage into high frequency voltage.

[背景技術] 従来、この種の放電灯用インバータ装置としては第9図
に示すものがあり、これは直流電源Eの両端にコンデン
サC1、C2の直列回路を接続すると共に、スイッチン
グトランジスタQ、、Q2の直列回路を接続し、コンデ
ンサCIVC2の接続点とスイッチングトランジスタQ
2、C2の接続、αとの間にコンデンサC2、チロ−ク
コイルLl、及び放電灯αの直列回路を挿入してあり、
放電灯tに並列にコンデンサC4が接続されている。こ
こで、コンデンサC1、C4、及びチロ−クコイルL、
は限流要素であり、上記回路の他にはBis図に示す回
路にで放電灯のに流れる電流の限流を行ってもよい、ま
た、コンデンサC3〜C1、チロ−クコイルL1、及び
放電灯αで振動回路を構成している。そして、スイッチ
ングトランジスタQ、、C2の両端には夫々還流用ダイ
オードDISD2が接続され、スイッチングトランジス
タQ、、C2のベースには駆動回路1が接続されでいる
。このインバータ装置の概略動作は次のようになる。こ
こで、直流電源Eはたとえば商用電源を整流平滑して作
成され、駆動回路1の直流電源E1も一般には同様にし
て作成される。したがって、直流電源Eがインバータ装
置に印加されたとすると、直流電源E1も同時に駆動回
路1に印加され、駆動回路1はスイッチングトランジス
タQ1、C2を交互に駆動する。そして、スイッチング
トランジスタQ1が駆動されたとすると、スイッチング
トランジスタQ1、限流要素、放電灯t、コンデンサC
2と電流が流れ、スイッチングトランジスタQ2が駆動
されると、コンデンサCI、放電灯t、限流要素、スイ
ッチングトランジスタQ2と上記電流と逆向きの電流が
流れることにより、放電灯αに高周波電流を流し、放電
灯αの始動及び点灯維持を行うものである。ここで、還
流用ダイオードD1、D2はスイッチングトランジスタ
Q2、C2の両方がオンすることがないように設けられ
たデッドオフタイム期間中にコンデンサC,,C,に充
電された電荷を放電すると共に点灯電流iに休止区間が
生じないようにするためのものである。上述のスイッチ
ングトランジスタQ1、C2を駆動する駆動回路1は第
10図に示す回路構成となっており、タイマ回路2.7
リツプ70ツブ3、アンド回路6.7、バッフr4.5
、電流トランスT、ST、、及び駆動用トランジスタQ
コ、Ql等で構成されている。駆動回路1は概略的に次
のように動作する。
[Background Art] Conventionally, there is an inverter device of this type for discharge lamps as shown in FIG. 9, in which a series circuit of capacitors C1 and C2 is connected to both ends of a DC power source E, and switching transistors Q, . Connect the series circuit of Q2 and connect the connection point of the capacitor CIVC2 and the switching transistor Q
2. Connection of C2, a series circuit of capacitor C2, Chirok coil Ll, and discharge lamp α is inserted between α and
A capacitor C4 is connected in parallel to the discharge lamp t. Here, capacitors C1, C4, and Chirok coil L,
is a current limiting element, and in addition to the above circuit, the circuit shown in the Bis diagram may be used to limit the current flowing through the discharge lamp. α constitutes a vibration circuit. Freewheeling diodes DISD2 are connected to both ends of the switching transistors Q, C2, respectively, and a drive circuit 1 is connected to the bases of the switching transistors Q, C2. The general operation of this inverter device is as follows. Here, the DC power source E is created, for example, by rectifying and smoothing a commercial power source, and the DC power source E1 of the drive circuit 1 is generally created in the same manner. Therefore, if DC power E is applied to the inverter device, DC power E1 is also applied to drive circuit 1 at the same time, and drive circuit 1 alternately drives switching transistors Q1 and C2. Then, assuming that the switching transistor Q1 is driven, the switching transistor Q1, the current limiting element, the discharge lamp t, and the capacitor C
When a current flows through the capacitor CI, the discharge lamp t, the current limiting element, and the switching transistor Q2, a current in the opposite direction to the above current flows through the capacitor CI, the discharge lamp t, the current limiting element, and the switching transistor Q2, causing a high-frequency current to flow through the discharge lamp α. , which starts and maintains the lighting of the discharge lamp α. Here, the freewheeling diodes D1 and D2 discharge the electric charge stored in the capacitors C, , C, and turn on during the dead-off time period, which is provided so that both the switching transistors Q2 and C2 are not turned on. This is to prevent a pause section from occurring in the current i. The drive circuit 1 that drives the switching transistors Q1 and C2 described above has the circuit configuration shown in FIG.
Lip 70 tube 3, AND circuit 6.7, buffer r 4.5
, current transformer T, ST, and driving transistor Q
It consists of Q, Ql, etc. The drive circuit 1 operates roughly as follows.

直流電源E1が供給されると、タイマ回路2は非安定マ
ルチパイプレーク動作を行い、出力端子■より矩形波出
力を生じる。ここで、矩形波出力のオンオフ周期はコン
デンサC5、抵抗R,,R2で決まる時定数にて決定さ
れる。このタイム回路2の出力端子■出力は7リツプ7
0ツブ3のクロックパルスとして用いられる。ここで、
タイマ回路2としてはインターンル社製ICM7555
を用いることができる。このクロックパルスは7リツプ
70ツブ3の入力端子■に入力され、7リツプ70ツブ
3はQ出力端子■、q出力端子■より互いにハイレベル
とローレベルとが反転した矩形波を出力する。ここで7
リツプ70ツブ3としては例えばデュアルD7リツププ
ロツプであるモトローラ社製MC14013Bを用いる
ことができる。
When the DC power source E1 is supplied, the timer circuit 2 performs an unstable multi-pipe rake operation and produces a rectangular wave output from the output terminal (2). Here, the on/off cycle of the rectangular wave output is determined by a time constant determined by the capacitor C5 and the resistors R, , R2. Output terminal of this time circuit 2 ■ Output is 7 rip 7
It is used as a clock pulse of 0/3. here,
Timer circuit 2 is ICM7555 manufactured by Intern.
can be used. This clock pulse is input to the input terminal (2) of the 7-rip 70 tube 3, and the 7-rip 70 tube 3 outputs a rectangular wave whose high level and low level are inverted from each other from the Q output terminal (2) and the q output terminal (3). here 7
As the lip 70 tube 3, for example, a dual D7 lip prop MC14013B made by Motorola can be used.

更にアンド回路6.7にてこのQ、Q出力はバッフ74
.5を介したクロックパルスと論理積が行われる。この
アンド回路6.7としてはクワッド2−インプラトツン
ドデートであるモトローラ社1110/’ I A Q
 Q I pat田ts L h L  J−1チ”P
 ンl/回路6.7出力はベース抵抗R3、R1を介し
て駆動用のトランジスタQ、、Q、のベースに印加され
る。ここで、駆動用トランジスタQ、、Q、のベース抵
抗R,、R,に並列に接続されたコンデンサC8、C7
はスピーディングアップコンデンサであり、タイマ回路
2.7リツプ70ツブ3、アンド回路6.7等が制御回
路81.82を構成している。
Furthermore, in the AND circuit 6.7, the Q and Q outputs are sent to the buffer 74.
.. 5 is ANDed with the clock pulse through 5. This AND circuit 6.7 is a Motorola 1110/' I A Q quad 2-implant circuit.
Q I pat ts L h L J-1chi”P
The output of circuit 6.7 is applied to the bases of driving transistors Q, , Q, via base resistors R3 and R1. Here, capacitors C8 and C7 are connected in parallel to the base resistors R,,R, of the driving transistors Q,,Q,.
is a speeding up capacitor, and a timer circuit 2.7, a lip 70 tube 3, an AND circuit 6.7, etc. constitute a control circuit 81.82.

このように駆動用トランジスタQ、、Q、にパルス電圧
が印加されると、駆動用トランジスタQ1、Q、は交互
にオンオフを繰り返し、電流トランスT、%T2の一次
巻線LII% L21に電流を流す、ここで、電流トラ
ンスT1、T2と直列に挿入されたコンデンサCI、C
,は駆動用トランジスタQ1、C4がオンしたとき一次
巻線り1、L 21に急激にエネルギを蓄積するために
突入電流を流す働きをするコンデンサであり、抵抗R1
、R6はコンデンサC@、C1の放電用の抵抗である。
When a pulse voltage is applied to the driving transistors Q, Q, in this way, the driving transistors Q1, Q, alternately turn on and off, supplying current to the primary winding LII% L21 of the current transformer T, %T2. Here, capacitors CI, C inserted in series with current transformers T1, T2
, are capacitors that function to cause a rush current to flow in order to rapidly store energy in the primary windings 1 and L21 when the driving transistors Q1 and C4 are turned on, and the resistor R1
, R6 are resistors for discharging the capacitors C@, C1.

そして、電流トランスT、%T2は一次巻線Lll、L
SIの他に帰還巻AIL、コ、L23と二次巻線り、□
、L22とが巻回さM−f貧n−一土臭謔T、、−T、
−か1ノウ手ンゲトランジスタQ1、Q!と直列に挿入
し、帰還巻線L13、L2.をスイッチングトランジス
タQI、Qzのベース・エミッタ間に接続し、両it線
り、□、L22、L1コ、L23は一次巻線L l l
、L21と巻回方向を異ならせている。したがって、駆
動用トランジスタQ1、Q4がオフのときに一次巻線り
目、L2+に発生する逆起電力にて帰還巻線L13、L
zsに電圧を誘起し、この誘起電圧にてトランジスタQ
、、Q2が駆動される。ここで、スイッチングトランジ
スタQ、、Q、のスイッチングについて第11図及び第
12図に従って詳述すると次のようになる。
And the current transformer T, %T2 has the primary winding Lll, L
In addition to SI, there are feedback windings AIL, C, L23 and secondary winding, □
, L22 is wound M-f poor n- one earth smell T,, -T,
- or 1 know-how transistor Q1, Q! and feedback windings L13, L2 . is connected between the base and emitter of the switching transistors QI and Qz, and both IT wires, □, L22, L1, and L23 are the primary windings L l l
, L21 and the winding direction is different. Therefore, when the driving transistors Q1 and Q4 are off, the feedback windings L13 and L are generated by the back electromotive force generated at the primary winding joint L2+.
A voltage is induced in zs, and this induced voltage causes the transistor Q to
, , Q2 are driven. Here, the switching of the switching transistors Q, , Q will be explained in detail with reference to FIGS. 11 and 12 as follows.

動作は上述の回路と同様であるので説明を省略し、ここ
ではスイッチングトランジスタQ、、Q、のスイッチン
グに関してのみ説明する。まず、制御回路81にて$1
2図(b)に示すように駆動用トランジスタQ、のベー
スに電圧が印加されると、駆動用トランジスタQ、がオ
ンし、直流電!IE、にて主にコンデンサC1、電流ト
ランスT、の一次巻線り1、駆動用トランジスタQ、と
第12図(e)に示すように突入電流が流れ、第12図
(h)に示すようにコンデンサC8は急激に充電され、
以降は抵抗R3を介して駆動用トランジスタQ3には一
定のコレクタ電流が流れる。このとき、電流トランスT
、の鉄芯は一方向に励磁され、−次巻線L 1 Hの両
端電圧は同図(d)に示すように一定電圧を保持する。
Since the operation is similar to the circuit described above, the explanation will be omitted, and only the switching of the switching transistors Q, , Q, will be explained here. First, in the control circuit 81, $1
As shown in Figure 2(b), when a voltage is applied to the base of the driving transistor Q, the driving transistor Q is turned on and direct current is generated! In the IE, an inrush current flows mainly through the capacitor C1, the primary winding 1 of the current transformer T, and the driving transistor Q as shown in Fig. 12(e), and as shown in Fig. 12(h). capacitor C8 is rapidly charged,
Thereafter, a constant collector current flows through the driving transistor Q3 via the resistor R3. At this time, the current transformer T
The iron core of , is excited in one direction, and the voltage across the negative winding L 1 H is maintained at a constant voltage as shown in FIG. 4(d).

そして、第12図(h)に示す時間1.にて駆動用トラ
ンジスタQ、がオフしたとすると、−次巻線L 、Hに
蓄積されたエネルギによる逆起電力にて電流トラ゛ンス
T、の帰還巻線L13にはスイッチングトランジスタQ
、を駆動する向かに誘起電圧が発生し、同図(g)に示
すようにベース電流が流れる。すると、スイッチングト
ランジスタQ、のコレクタ電流が僅かに流れることによ
り1、二次巻線L+2にもコレクタ電流が流れ、帰還巻
線L1コにスイッチングトランジスタQ、をオンするよ
うに正帰還がかかり、スイッチングトランジスタQ。
Then, the time 1 shown in FIG. 12(h). When the driving transistor Q is turned off, the switching transistor Q is turned off in the feedback winding L13 of the current transformer T due to the back electromotive force caused by the energy stored in the negative windings L and H.
, an induced voltage is generated in the opposite direction, and a base current flows as shown in FIG. Then, the collector current of the switching transistor Q flows slightly, so that the collector current also flows in the first and secondary windings L+2, and positive feedback is applied to the feedback winding L1 to turn on the switching transistor Q, and the switching Transistor Q.

は急激にオン状態に移行する。このスイッチングトラン
ジスタQ1の完全にオンまでの移行するまでの時間が遅
れ時間tdである。そして、駆動用トランジスタQ、が
オフと同時にコンデンサC6に充電された電荷は抵抗R
6にて徐々に放電され、第12図(h)の時開t、乃至
t、に示すようになる。この時間1.にて駆動用トラン
ジスタQ、が再びオンされたとすると、電流トランスT
1の一次8#EL+1に電流が流れ、この電流にて帰還
巻線L l 2にスイッチングトランジスタQ、をオフ
する向きに誘起電圧が発生し、スイッチングトランジス
タQ1のベース電流を減少させる。すると、スイッチン
グトランジスタQ、のコレクタ電流も減少し、二次巻線
L+2による帰還巻線L1.への正帰還電圧も減少して
、スイッチングトランジスタQ、はオフするようにに移
行する。そして、以降上述の動作を繰り返すものである
0以上がスイッチングトランジスタQ、側の動作である
。一方スイツチングトランジスタQ、@ではスイッチン
グトランジスタQ、側とはオンオフ逆の動作を行う、そ
して、スイッチングトテンジスタトランノスタQ2のオ
ン期間がスイッチングトランジスタQ、のオン期間と重
ならないように駆動用トランジスタQ1、Q、のベース
には第12図(a)(b)に示すように制御回路81.
82にて電圧が印加されている。ここで、第12図(、
)が駆動用トランジスタQ4のベースに印加される電圧
を示し、両方の駆動用トランジスタQコ、Q、が同時に
オンしている期間がデッドオフタイムtsである。上述
のようにスイッチングトランジスタQ1、Q2とを交互
にオンオフすることで、直流電圧を交流電圧に変換して
放電灯のを点灯するものである。ここで、放電灯のに流
れる電流iには2モードがある。113図(a)に示す
ように放電灯αの両端電圧に対して電流iの位相が進相
の場合と、第14図(、)に示すように遅相の場合とが
ある。そして、進相の場合にはスイッチングトランジス
タQ1、Q2が両方オフのデッドオフタイムtsの期間
には還流用ダイオードD1、D2を介して電流が流れ、
還流用ダイオードD1、D2はオン状態となっているが
、このときスイッチングトランジスタQ、、Q、がオン
すると、スイッチングトランジスタQ2がオンしたとき
には還流用ダイオードD1を介してスイッチングトラン
ジスタQ2に第13図(c)に示すように短絡電流が流
れ、スイッチングトランジスタQ1がオンしたときには
還流用ダイオードD2を介してスイッチングトランジス
タQ1に第13図(b)に示すように短絡電流が流れる
。この短絡電流はスイッチングトランジスタQ、、Q2
のみならず、電流トランスT3、T2の二次巻線LI2
、L22を流れ、さらに二次巻線L12、L22に短絡
電流が流れることにより帰還巻線L+2、Li2にも大
トな電流が流れる。このため、第15図(b)に示すよ
うに一次巻線L + +、L21にサージ電圧が発生し
、駆動用トランジスタQ1、Q、にもサーク電流が流れ
、駆動用トランジスタQ3、Q4が破損するという欠点
を有していた。
suddenly transitions to the on state. The time required for the switching transistor Q1 to turn on completely is the delay time td. At the same time as the driving transistor Q is turned off, the electric charge charged in the capacitor C6 is transferred to the resistor R.
The battery is gradually discharged at 6, and the state becomes as shown at time t to t in FIG. 12(h). This time 1. If the driving transistor Q is turned on again at , the current transformer T
A current flows through the primary 8#EL+1 of the switch 1, and this current generates an induced voltage in the feedback winding L l 2 in the direction of turning off the switching transistor Q, thereby reducing the base current of the switching transistor Q1. Then, the collector current of the switching transistor Q also decreases, and the feedback winding L1 . The positive feedback voltage to Q also decreases, causing the switching transistor Q to turn off. Thereafter, the above-mentioned operation is repeated, and the operation of the switching transistor Q is the operation of the switching transistor Q. On the other hand, the switching transistor Q, @ performs the on/off operation opposite to that of the switching transistor Q, and the driving transistor Q1 is arranged so that the on period of the switching transistor Q2 does not overlap with the on period of the switching transistor Q. , Q, as shown in FIGS. 12(a) and 12(b), a control circuit 81.
A voltage is applied at 82. Here, Fig. 12 (,
) indicates the voltage applied to the base of the driving transistor Q4, and the period during which both driving transistors Q and Q are turned on simultaneously is the dead-off time ts. As described above, by alternately turning on and off the switching transistors Q1 and Q2, a DC voltage is converted to an AC voltage and the discharge lamp is lit. Here, the current i flowing through the discharge lamp has two modes. As shown in FIG. 113(a), there are cases in which the phase of the current i is leading with respect to the voltage across the discharge lamp α, and cases in which the phase is lagging as shown in FIG. 14(, ). In the case of phase advance, current flows through the freewheeling diodes D1 and D2 during the dead-off time ts when both the switching transistors Q1 and Q2 are off.
The freewheeling diodes D1 and D2 are in the on state, but when the switching transistors Q, , Q are turned on at this time, when the switching transistor Q2 is turned on, a signal is transmitted to the switching transistor Q2 via the freewheeling diode D1 (see FIG. 13). A short-circuit current flows as shown in c), and when the switching transistor Q1 is turned on, a short-circuit current flows through the freewheeling diode D2 to the switching transistor Q1 as shown in FIG. 13(b). This short circuit current is caused by switching transistors Q, , Q2
As well as the secondary winding LI2 of current transformer T3, T2
, L22, and further flows through the secondary windings L12 and L22, a large current also flows through the feedback windings L+2 and Li2. Therefore, as shown in Fig. 15(b), a surge voltage is generated in the primary windings L + + and L21, and a surge current also flows in the drive transistors Q1 and Q, damaging the drive transistors Q3 and Q4. It had the disadvantage of

この状態は遅相の場合は第14図(b)(c)に示すよ
うに還流用ダイオードD、%D2とスイッチングトラン
ジスタQ、、Q、とのオン状態が重なることがないため
生じない、そこで、遅相にて動作するようにすると、今
度は放電灯tの始動が困難となる欠点があり、始動時の
放電灯αの始動を容易とするため、放電灯α、コイルL
1、及びコンデンサC,−C,からなる振動回路が容量
性になるように定数を選択しなければならない、このた
め、始動点灯時は進相モードにて動作させ、通常点灯時
には駆動用トランジスタQ3、Q、の劣化を防止するよ
うに遅相モードにて動作させる方式が通常行なわれてい
る。しかし、始動時には進相であるため、駆動用トラン
ジスタQ3、Q、の劣化や破損の危険性は解消されでい
ないという欠点を有していた。
This state does not occur in the case of a slow phase because the on states of the freewheeling diodes D, %D2 and the switching transistors Q, , Q, do not overlap, as shown in Fig. 14(b) and (c). , if the discharge lamp t is operated in a slow phase, there is a drawback that it becomes difficult to start the discharge lamp t.
Constants must be selected so that the oscillating circuit consisting of 1 and capacitors C and -C becomes capacitive.For this reason, the drive transistor Q3 is operated in phase-advance mode at the time of starting lighting, and the driving transistor Q3 is activated during normal lighting. , Q, is normally operated in a slow phase mode to prevent deterioration of the signals. However, since the phase advances at the time of starting, there is a drawback that the risk of deterioration or damage to the drive transistors Q3, Q remains unresolved.

[発明の目的] 本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、放電灯を流れる電流の位相が進相で
あるときにも駆動用トランジスタにサージ電圧が印加さ
れることのないインバータ装置の駆動回路を提供するこ
とにある。
[Object of the Invention] The present invention has been made in view of the above points, and its object is to prevent surge voltage from being applied to the drive transistor even when the phase of the current flowing through the discharge lamp is advanced. An object of the present invention is to provide a drive circuit for an inverter device that does not require any voltage applied.

■発明の開示] (実施例1) 第1図は本発明の一実施例を示すものであり、電流トラ
ンスT1、T2の一次巻ML L1%Litに発生する
サージ電圧を夫々の電流トランスThT2の一次巻線L
 + +、L 21から見て夫々のスイッチングトラン
ジスタQ、、Q、と並列的に接続されたサージ吸収回路
9により抑制するものである・本実施例では電流トラン
スTI、T2の一次巻AIL、、・L2Iと駆動用トラ
ンジスタQ、、Q4との接続点よりグイオー)’D、、
D4を介してサーク吸収回路9を接続し、他端を直流電
IIEのプラス側に接続しである。ここで駆動用スイッ
チング素子としては駆動用トランジスタQ5、Q4を用
いているが、サイリスタでもよいことは言うまでもない
■Disclosure of the Invention] (Embodiment 1) Fig. 1 shows an embodiment of the present invention, in which the surge voltage generated in the primary windings ML L1%Lit of current transformers T1 and T2 is transferred to the respective current transformers ThT2. Primary winding L
+ +, L This is suppressed by a surge absorption circuit 9 connected in parallel with each switching transistor Q, , Q when viewed from 21. In this embodiment, the primary winding AIL of current transformer TI, T2, .・From the connection point between L2I and driving transistors Q,,Q4)'D,,
The circuit 9 is connected to the circuit D4, and the other end is connected to the positive side of the DC current IIE. Here, driving transistors Q5 and Q4 are used as driving switching elements, but it goes without saying that thyristors may also be used.

上述の回路構成の動作は次のようになる。ここでサーク
吸収回路9の回路動作以外は従来例と同様であるので説
明を省略し、サージ吸収回路9の動作のみについて説明
する。放電灯αの始動点灯時であり、放電灯αに流れる
電流iの位相が進相であるとき、従来例にて説明したよ
うにして電流トランスT、、T2の二次巻#! L l
 2、Lzt、及び帰還巻線L13、Li2を介して一
次巻線LII、L21にサージ電圧が発生する。このと
終、このサージ電圧はダイオードD、、D、にてサーク
吸収回路9に8図(a)に示す抵抗Rや、同図(b)に
示す抵抗RとコンデンサCとを並列接続したものや、同
図(c)に示す抵抗RとコンデンサCとの並列回路に直
列にダイオードDを接続したもの等が用いられる。
The operation of the above circuit configuration is as follows. Here, since the circuit operation other than the circuit operation of the surge absorption circuit 9 is the same as that of the conventional example, the explanation will be omitted, and only the operation of the surge absorption circuit 9 will be explained. When the discharge lamp α is started and lit, and the phase of the current i flowing through the discharge lamp α is advanced, the secondary winding # of the current transformers T, T2 is processed as explained in the conventional example. L l
A surge voltage is generated in the primary windings LII and L21 via Lzt and the feedback windings L13 and Li2. Finally, this surge voltage is transmitted to the circuit 9 using diodes D, , D, which are connected in parallel to the resistor R shown in Figure 8 (a) or the resistor R and capacitor C shown in Figure 8 (b). Alternatively, a diode D is connected in series to a parallel circuit of a resistor R and a capacitor C as shown in FIG. 3(c).

すると、電流トランスT1、T、の−次巻線L 10、
L!+に発生したサージ電圧はダイオードD −、D 
4、サージ吸収回路9、コンデンサC1及び抵抗R3の
閉回路ないで還流されることによりクランプされ、駆動
用トランジスタQ、、Q4にサージ電圧が印加されるこ
とを防止するものである。
Then, the negative winding L10 of the current transformer T1,T,
L! The surge voltage generated on + is connected to diodes D- and D
4. The surge voltage is clamped by being circulated through the closed circuit of the surge absorption circuit 9, the capacitor C1, and the resistor R3, and prevents the surge voltage from being applied to the driving transistors Q, Q4.

(実施例2) 第2図は本発明の他の実施例を示す図であり、電流トラ
ンスT、、T、の一次巻線LII% L21と駆動用ト
ランジスタQ1、Q、との接続点よりダイオードD1、
D、を介してサージ吸収回路9を接続し、他端を直流電
源Eのマイナス側に接続してある。
(Embodiment 2) FIG. 2 is a diagram showing another embodiment of the present invention, in which a diode is D1,
A surge absorption circuit 9 is connected to the power supply D through D, and the other end is connected to the negative side of the DC power supply E.

実施例1においては電流トランスT1、T2の一次巻4
1 L 目、L 21に発生したサージ電圧をサージ吸
収回路9にでクランプしていたが、本実施例におエミッ
タ間に絶対最大定格電圧以上の電圧が印加されないよう
にサージ吸収回路9にて電流をバイパスするものであり
、他は実施例1と略同様であるので説明を省略する。
In the first embodiment, the primary winding 4 of current transformers T1 and T2
The surge voltage generated at L 21 was clamped by the surge absorption circuit 9, but in this embodiment, the surge absorption circuit 9 was used to prevent a voltage exceeding the absolute maximum rated voltage from being applied between the emitters. This is for bypassing the current, and the other aspects are substantially the same as in the first embodiment, so a description thereof will be omitted.

(実施例3) 第3図は本発明の更に他の実施例を示す図であり、実施
例1にで電流トランスT1、T2の一次巻線Lll、L
21と保持回路10との直列回路の両端の電圧をクラン
プしていたが、本実施例では電流トランスT■、T2の
両端電圧のみをクランプするようにし、コンデンサC8
と抵抗R9との並列回路を電流トランスT3、T2とに
共用しである。本実施例の動作についても実施例1と略
同様であるので説明は省略する。
(Embodiment 3) FIG. 3 is a diagram showing still another embodiment of the present invention.
21 and the holding circuit 10, but in this embodiment, only the voltage across the current transformers T and T2 is clamped, and the capacitor C8
The parallel circuit of the resistor R9 and the resistor R9 is shared by the current transformers T3 and T2. The operation of this embodiment is also substantially the same as that of the first embodiment, so the explanation will be omitted.

(実施例4) 第4図は本発明の更に他の実施例を示す図であり、実施
例3の回路において実施例2のようにして駆動用トラン
ジスタQ、、Q、のベース・エミッタ間に絶対最大定格
電圧以上の電圧が印加されないように電流をバイパスす
るものである。
(Embodiment 4) FIG. 4 is a diagram showing still another embodiment of the present invention. This bypasses the current so that a voltage higher than the absolute maximum rated voltage is not applied.

(実施例5) 第5図は本発明の更に他の実施例を示す図であり、コン
デンサC1と抵抗R6との並列回路を電流トランスT 
+ 、 T zに共用し、さらに回路構成が同じ上記並
列回路をサージ吸収回路9と兼用しているものである。
(Embodiment 5) FIG. 5 is a diagram showing still another embodiment of the present invention, in which a parallel circuit of a capacitor C1 and a resistor R6 is connected to a current transformer T.
+, Tz, and the above-mentioned parallel circuit having the same circuit configuration is also used as the surge absorption circuit 9.

(実施例6) 第6図は実施例1の回路においで、トランジスタQ、、
Q、のコレクタ・エミッタ間に直接にサージ吸収回路9
を接続したものである。
(Embodiment 6) FIG. 6 shows the circuit of Embodiment 1, with transistors Q,...
A surge absorption circuit 9 is connected directly between the collector and emitter of Q.
is connected.

(実施例7) 第7図は上記並列回路を電流トランスT1、T2に共用
し、実施例6のように駆動用トランジスタQ、、Q、の
コレクタ・エミッタ間にサージ吸収回路9を接続したも
のである。
(Embodiment 7) In Fig. 7, the above parallel circuit is shared by current transformers T1 and T2, and a surge absorption circuit 9 is connected between the collectors and emitters of drive transistors Q, Q, as in Embodiment 6. It is.

[発明の効果] 本発明は上述のように、直流電源の両端に直列に接続さ
れ負荷に交流電流を流すように交互にオンオフする2個
のスイッチングトランジスタと、夫々のスイッチングト
ランジスタの両端に接続され負荷に流れる電流に休止区
間が生じないようにする還流用ダイオードと、上記スイ
ッチングトランジスタの接続点と直流電源との間に挿入
されると共にLC回路及び負荷とで構成され容量性モー
ドを呈する振動回路と、スイッチングトランジスタに対
応して設けられ帰還巻線をスイッチングトランジスタの
ベース・エミッタ間に接続されると共に二次巻線をスイ
ッチングトランジスタと直列に挿入された電流トランス
と各電流トランスの一次巻線と直列に挿入され対応する
スイッチングトランジスタを電流トランスを介して駆動
する駆動用スイッチング素子と、該駆動用スイッチング
素子のスイッチング制御を行う制御回路と、上記夫々の
電流トランスの一次巻線から見て夫々のスイッチングト
ランジスタと並列的に接続されたサージ吸収回路とを備
ているので、容量性の負荷により進相電流が流れ、還流
用ダイオードが導通時にスイッチングトランジスタがオ
ンすることによりスイッチングトランジスタに短絡電流
が流れ、電流トランスの一次巻線にサージ電圧が発生し
でもサージ吸収回路にて駆動用スイッチング素子に絶対
最大定格電圧以上の電圧が印加されないようにでき、駆
動用スイッチング素子の破壊を防止することができる効
果を奏する。
[Effects of the Invention] As described above, the present invention includes two switching transistors connected in series to both ends of a DC power source and turned on and off alternately so as to flow an AC current to a load, and two switching transistors connected to both ends of each switching transistor. A oscillation circuit that is inserted between a connection point of the switching transistor and a DC power source, an LC circuit, and a load, and exhibits a capacitive mode, including a freewheeling diode that prevents the current flowing through the load from having a rest period. and a current transformer provided corresponding to the switching transistor, with a feedback winding connected between the base and emitter of the switching transistor, and a secondary winding inserted in series with the switching transistor, and a primary winding of each current transformer. A driving switching element that is inserted in series and drives a corresponding switching transistor via a current transformer, a control circuit that performs switching control of the driving switching element, and a respective Since it is equipped with a surge absorption circuit connected in parallel with the switching transistor, a leading phase current flows due to the capacitive load, and when the freewheeling diode is conductive, the switching transistor is turned on and a short-circuit current flows to the switching transistor. Even if a surge voltage occurs in the primary winding of the current transformer, the surge absorption circuit can prevent voltage exceeding the absolute maximum rated voltage from being applied to the drive switching element, thereby preventing damage to the drive switching element. be effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の要部を示す回路構成図、#
12図は本発明の他の実施例の要部を示す回路構成図、
第3図乃至第7図は本発明の更に他の実施例の要部を示
す回路構成図、第8図は同上のサージ吸収回路を示す回
路図、第9図は従来例を示す回路構成図、第10図同上
の要部を示す回路構成図、修11図は同上の他の要部を
示す回路構成図、第12図乃至第15図は同上の動作説
明図、第16図は同上の他の限流要素を示す回路図であ
る。 1は駆動回路、9はサージ吸収回路、C6はコンンデン
サ、81.82は制御回路、Q、〜Q、はトランジスタ
、T1、T2は電流トランス、Lll〜L13、L21
〜L23は巻線、ESE+は直流電源、D、〜D4はダ
イオードである。
FIG. 1 is a circuit configuration diagram showing the main part of an embodiment of the present invention, #
FIG. 12 is a circuit configuration diagram showing the main part of another embodiment of the present invention,
3 to 7 are circuit configuration diagrams showing main parts of still other embodiments of the present invention, FIG. 8 is a circuit diagram showing the same surge absorption circuit, and FIG. 9 is a circuit diagram showing a conventional example. , Figure 10 is a circuit diagram showing the main parts of the same as above, Figure 11 is a circuit diagram showing other main parts of the same as above, Figures 12 to 15 are operation explanatory diagrams of the same as above, and Figure 16 is the same as above. FIG. 7 is a circuit diagram showing another current-limiting element. 1 is a drive circuit, 9 is a surge absorption circuit, C6 is a capacitor, 81.82 is a control circuit, Q, ~Q are transistors, T1, T2 are current transformers, Lll ~ L13, L21
~L23 is a winding, ESE+ is a DC power supply, and D and ~D4 are diodes.

Claims (3)

【特許請求の範囲】[Claims] (1)直流電源の両端に直列に接続され負荷に交流電流
を流すように交互にオンオフする2個のスイッチングト
ランジスタと、夫々のスイッチングトランジスタの両端
に接続され負荷に流れる電流に休止区間が生じないよう
にする還流用ダイオードと、上記スイッチングトランジ
スタの接続点と直流電源との間に挿入されると共にLC
回路及び負荷とで構成され容量性モードを呈する振動回
路と、スイッチングトランジスタに対応して設けられ帰
還巻線がスイッチングトランジスタのベース・エミッタ
間に接続されると共に二次巻線がスイッチングトランジ
スタと直列に挿入された電流トランスと各電流トランス
の一次巻線と直列に挿入され対応するスイッチングトラ
ンジスタを電流トランスを介して駆動する駆動用スイッ
チング素子と、該駆動用スイッチング素子のスイッチン
グ制御を行う制御回路と、上記夫々の電流トランスの一
次巻線から見て夫々のスイッチングトランジスタと並列
的に接続されたサージ吸収回路とを備て成るインバータ
装置の駆動回路。
(1) Two switching transistors that are connected in series to both ends of a DC power supply and turn on and off alternately so that alternating current flows to the load, and two switching transistors that are connected to both ends of each switching transistor so that there are no rest periods in the current flowing to the load. A freewheeling diode is inserted between the connection point of the switching transistor and the DC power supply, and the LC
An oscillating circuit consisting of a circuit and a load and exhibiting a capacitive mode, and a feedback winding provided corresponding to the switching transistor and connected between the base and emitter of the switching transistor, and a secondary winding connected in series with the switching transistor. an inserted current transformer, a driving switching element that is inserted in series with the primary winding of each current transformer and drives a corresponding switching transistor via the current transformer, and a control circuit that performs switching control of the driving switching element; A drive circuit for an inverter device comprising a surge absorption circuit connected in parallel with each switching transistor when viewed from the primary winding of each of the current transformers.
(2)上記振動回路の固有振動周波数以下のスイッチン
グ周波数でスイッチングトランジスタがスイッチング制
御される特許請求の範囲第1項記載のインバータ装置の
駆動回路。
(2) The drive circuit for an inverter device according to claim 1, wherein the switching transistor is controlled to switch at a switching frequency that is lower than the natural vibration frequency of the vibration circuit.
(3)上記負荷が放電灯である特許請求の範囲第1項記
載のインバータ装置の駆動回路。
(3) The drive circuit for an inverter device according to claim 1, wherein the load is a discharge lamp.
JP60051090A 1985-03-14 1985-03-14 Drive circuit of inverter Pending JPS61210877A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60051090A JPS61210877A (en) 1985-03-14 1985-03-14 Drive circuit of inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60051090A JPS61210877A (en) 1985-03-14 1985-03-14 Drive circuit of inverter

Publications (1)

Publication Number Publication Date
JPS61210877A true JPS61210877A (en) 1986-09-19

Family

ID=12877114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60051090A Pending JPS61210877A (en) 1985-03-14 1985-03-14 Drive circuit of inverter

Country Status (1)

Country Link
JP (1) JPS61210877A (en)

Similar Documents

Publication Publication Date Title
US4042855A (en) High frequency transistor ballast
JPS61210877A (en) Drive circuit of inverter
JPS61295875A (en) Inverter
EP0058035A1 (en) Transistor inverter device
JP2906056B2 (en) Discharge lamp lighting circuit
JP2672692B2 (en) EL lighting circuit
JP2520280B2 (en) Discharge lamp lighting device
JPS644312Y2 (en)
JP3121373B2 (en) Discharge lamp lighting device
KR960007997B1 (en) Converter using zero voltage switching
JPS61179096A (en) Discharge lamp lighting apparatus
JP3073792B2 (en) Inverter device
JPS61210878A (en) Drive circuit of inverter
JPS6021658Y2 (en) multiple spark igniter
JP2691430B2 (en) Discharge lamp lighting device
JPS61244278A (en) Inverter
JPH0586131B2 (en)
JP2690418B2 (en) Power supply
KR840000104Y1 (en) Electronic starting circuit of neon tube
JPH0313831B2 (en)
JP2828646B2 (en) One-stone inverter device
JPS61131399A (en) Discharge lamp lighting apparatus
JPH0372197B2 (en)
JPS61240863A (en) Inverter
JPS62281298A (en) Transistor inverter