JPS63237101A - クロツク動作装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はクロックを外部から与えることことにより動作
するクロック動作装置に関する。

（従来技術） 外部からクッロクを与えてこのクロックに同期して動作
するようにしたクロック動作装置としては■レーザー書
込装置におけるポリゴン・モーター・ドライブ装置、■
イメージスキャナーにおいてキャリッジをパルスモータ
−で駆動するようにしたものなどがある。

これらのクロック動作装置にあっては外部クロックがシ
ステムコントローラー等から与えられてそのクロックに
同期して動作することによって同期ずれのない正確な画
像の読取または書込が行なわれる。しかしある時点で外
部クロックが与えられない場合または外部クロックが与
えられても正規のクロック品質から大きくずれている場
合にはそれに応じて動作することになり、このクロック
動作装置を含むシステムとしては非常に不都合な状態と
なることが多い。例えば■の装置では通常ＰＬＬ（Ｐｈ
ａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）による制御を行なっ
ているが、クロックが無くなると、完全にロック状態か
らはずれ、再度ロック状態に引き込むには１分間以上の
時間を要することが多い、■の装置ではクロックとして
所定範囲外（異常に低速または異常に高速）のものを与
えた時パルスモータ−を定格範囲外で使用することにな
り、問題が生ずる。

また■、■の装置は外部クロックを導入するためのコネ
クターがはずれた場合等に入力端子の開放によって異常
なノイズが注入され、ドライブ素子を破壊することもあ
り得る。さらにシステムコントローラー等は電源オン時
または何らかの誤動作の時点で異常クロックを発生する
ことが十分にあり得、この異常クロックにより■、■の
装置が正常な動作をしなくなることがある。

（目　　　的） 本発明は上記欠点を除去し、異常なりロック入力に対し
て正常な動作を確保できるクロック動作装置を提供する
ことを目的とする。

（構　　成） 本発明はクロックを外部から与えることにより動作する
クロック動作装置において、外部クロックの周波数を検
知する検知手段と、異常クロック入力回避手段とを有し
、外部クロックが所定の範囲の周波数でないとき異常ク
ロック入力回避手段を付勢させる。

以下図面を参照しながら本発明の詳細な説明する。

第１図は本発明の一実施例の概略を示す。

この実施例では外部からクロックＸＣＬＫが入力され、
一方向部には独立のクロック発生回路１１を持っていて
このクロック発生回路１１がクロックＩＣＬＫを発生す
る。切換手段１２は外部からのクロックＸＣＬＫとクロ
ック発生回路１１からのクロックＩＣＬＫとを切り換え
て駆動回路１３用のクロックＣＬＫを選定する。外部か
らのクロックＸＣＬＫはクロック検出回路１４にも入力
され、クロック検出回路１４は外部からのクロックＸＣ
ＬＫが駆動回路１３用のクロックとして適正な範囲にあ
るか否かを検出して、検出出力としてＯＫ倍信号外部ク
ロックＸＣＬＫが駆動回路１３用のクロックとして適正
な範囲にある際に切換手段１２へ出力する。従って切換
手段１２は外部クロックＸＣＬＫが駆動回路１３用のク
ロックとして適正な範囲にあれば外部からのクロックＸ
ＣＬＫを選択して駆動回路１３へ送り、外部クロックＸ
ＣＬＫが駆動回路１３用のクロックとしての適正な範囲
を外れていれば。

内部クロック発生回路１１からのクロックＩＣＬＫを選
択して駆動回路１３へ送る。内部クロック発生回路１１
は水晶発振器等を用いた公知のものが用いられる。駆動
回路１３はパルス・モーター・ドライブ装置■またはＰ
ＬＬ制御のモータードライブ装置■等からなる。

第２図はクロック検出回路１４および切換手段１２の構
成を示し、第３図はそのタイムチャートを示す。切換手
段１２はアンドケート１５．１６、インバーター１７．
オア回路１８からなり、クロック検出回路１４はカウン
ター１９．７４３７４などからなるラッチ回路２０．５
５５タイマーからなる非安定マルチバイブレータ−２１
、立上り検知回路２２、立下り検知回路２３、ディジタ
ルコンパレーター２４、プリセット回路２５からなる。

外部からのクロックＸＣＬにはカウンター１９に入力さ
れ、非安定マルチバイブレータ−２１は一定周期のゲー
ト信号ＧＡＴＥを発生する。このゲート信号ＧＡＴＥは
カウンター１９にイネーブル信号として加えられ、高レ
ベルの期間のみカウンター１９を動作させて外部クロッ
クＸＣＬＫをカウンター１９にカウントさせるようにパ
ルス幅が設定しである。

カウンター１９のカウントデータは常にラッチ回路２０
へ入力されてその出力を常に更新させる。立上り検知回
路２２は非安定マルチバイブレータ−２１からのゲート
信号ＧＡＴＥの立上りを検知してパルスを出力し、この
パルスはカウンター１９にクリアー信号ＣＬＲとして送
られてカウンター１９をクリアーする。また立下り検知
回路２３は非安定マルチバイブレータ−２１からのゲー
ト信号ＧＡＴＥの立下りを検知してパルスを出力し、こ
のパルスはラッチ回路２０ヘラッチ信号ＬＥとして加え
られる。従ってゲート信号ＧＡＴＥが高レベルである期
間中は外部クロックＸＣＬＫがカウンター１９でカウン
トされ、ゲート信号ＧＡＴＥが終了すると同時にカウン
ター１９のカウントデータがラッチ回路２０にストアさ
れる。このラッチ回路２０にストアされたカウントデー
タはディジタルコンパレーター２４でプリセット回路２
５のプリセット値ＰＲと比較され、ＰＲ（カウントデー
タであればＡ”〈Ｂ”出力が高レベルになる。このＡ”
〈Ｂ″′′出力Ｋ倍信号して切換手段１２や表示、警告
部などへ送られる。プリセット回路２５においてプリセ
ット値ＰＲはディップスイッチ等で設定し、あるいは配
線により固定とする。またプリセット値ＰＲをマイクロ
コンピュータ−等でプリセット回路２５にロードするよ
うにすればより汎用性が高まる。

いずれにしてもカウントデータＢが所定のプリセット値
ＰＲより大きい時（外部クロックＸＣＬＫが所定の周波
数以上の時）だけ外部クロックＸＣＬＫが正常であると
見なし、ＯＫ倍信号高レベルとして切換手段１２へ出力
する。切換手段１２ではＯＫ倍信号高レベルの・時はア
ンドゲート１６が開いて外部からのクロックＸＣＬＫが
アンドゲート１６．オア回路１８を通って駆動回路１３
へ送られ、ＯＫ倍信号低レベルの時はインバーター１７
の出力が高レベルになってアンドゲート１５が開き内部
クロック発生回路１１からのクロックＩＣＬＫがアンド
ゲート１５．オア回路１８を通って駆動回路１３へ送ら
れる。

このように外部クロックＸＣＬＫを所定時間カウントす
ることによってその周波数を測定し、これが一定値ＰＲ
を超えた時のみ外部クロックＸＣＬＫを駆動回路１３用
クロツクＣＬＫとして採用する。何らかの原因により外
部クロックＸＣＬＫがニないか、異常に少ないレートの
時は外部クロックＸＣＬにを無視して予め用意した内部
クロックＩＣＬＫを駆動回路１３用クロツクＩＣＬＫと
して採用することになる。

上記ＯＫ倍信号その時点の外部クロックＸＣＬＫの状態
を表すから、これを用いて外部クロックＸＣＬにの異常
を表示したり、さらにそれにより駆動回路１３、の動作
禁止、電源遮断、ホストのシステムコントローラーへの
異常通告などを行なうことができる。

内部クロックＩＣＬＫは外部との同期がとれないが、駆
動回路１３が保証された範囲で動作するような周波数に
設定しておけば良い。

外部クロックＸＣＬＫと内部クロックＩＣＬＫとの切換
はマニュアルスイッチを切換手段１２と併用して行ない
、このマニュアルスイッチによるマニュアル切換の方を
優先させることもできる。このようにすれば本装置をシ
ステム側とは独立に機能チェックする時などに便利であ
る。また外部クロックＸＣＬＫと内部クロックＩＣＬＫ
との切換にマニュアルスイッチを切換手段１２と併用す
るが、外部クロックＸＣＬＫをマニュアルスイッチで選
択した時でもＯＫでない（ＯＫ倍信号高レベルでない）
時には自動的に内部クロックＩＣＬＫを選択すようにす
ることもできる。

これらは公知の技術を用いてゲートロジック回路により
容易に実現できる。

上述の実施例は外部クロックＸＣＬＫが所定値ＰＲを超
えたかどうかを検知するようにしている。しかしこの検
知は外部クロックＸＣＬＫがこなくなった時、あるいは
外部クロックＸＣＬＫが異常に低いレートで来た時には
可能であるが、外部クロックＸＣＬＫが異常に高いレー
ト（高い周波数）で入力された時（ノイズを含む）には
不可能となる。そこで外部クロックＸＣＬＫが所定の範
囲にあること、つまりラッチ回路２０からのカウント値
がＰＲＬ＜カウント値（ＰＲＯの範囲にあることを検知
するための回路の例を第４図に示す、この回路は上記実
施例においてディジタルコンパレーター２４およびプリ
セット回路託の代りに用いられるものであり、ラッチ回
路２０からのカウント値の上限および下限を検知するた
めのディジタルコンパレーター２６．２７およびプリセ
ット回路２ｇ、２９とアンドゲート３０からなる。ラッ
チ回路２０からのカウント値はディジタルコンパレータ
ー２６にてプリセット回路２８のプリセット値ＰＲＯと
比較され、ＰＲＯ＞カウント値のときにディジタルカウ
ンター２６のＡ”〉Ｂ”出力が低レベルとなる。またラ
ッチ回路２０からのカウント値はディジタルコンパレー
ター２７にてプリセット回路２９のプリセット値ＰＲＬ
と比較され、　ＰＲＬ＜カウント値とのきにディジタル
カウンター２６のＡ”＜Ｂ″出力低レベルとなる。そし
てアンドゲート３０はディジタルコンパレーター２７の
Ａ”〉Ｂ″出力ディジタルコンパレーター２７のＡ”＜
Ｂ″出力のアンドをとり、その出力をＯＫ倍信号して切
換手段１２へ出力する。このようにすることにより外部
クロックＸＣＬＫを高精度に監視することができ、汎用
性が高まる。

上記ゲート信号ＧＡＴＥを５５５タイマー２１で作るこ
とは簡単でよいが、そのパルス幅の精度はそのまま外部
クロックＸＣＬＫの周波数測定精度を左右する。

また駆動回路によっては駆動のためのクロックＣＬＫを
大きく変化させたい場合もある（例えばイメージスキャ
ナーでの変倍など）、この場合はゲート時間（ゲート信
号ＧＡＴＥのパルス［）を変更する必要がある。そこで
ゲート信号ＧＡＴＥを高精度に、しかも内部クロックＩ
ＣＬＫと連動して変更できる回路の例を第５図に示す、
この回路では上記実施例において５５５タイマー２１、
立上り検知回路２２、立下り検知回路２３の代りにカウ
ンター３１およびインバーター３２を用いる。カウンタ
ー３１は内部クロック発生回路１１からの内部クロック
ＩＣＬＫをフリーランでカウントするｎ進カウンターで
ある。このカウンター３１はカウント中にはキャリー出
力が低レベルであり、フルスケール値になった時点でキ
ャリー出力が高レベルとなり１次の内部クロックＩＣＬ
Ｋにより初期化される。このようにカウンター３１はフ
リーラン状態でカウントを続けるが、キャリー出力がイ
ンバーター３２で反転されてゲート信号ＧＡＴＥとして
カウンター１９に加えられる。このゲート信号ＧＡＴＥ
はクリア信号を兼用し、カウンター１９を高レベル時に
カウント動作させて低レベル時にクリアーする。またカ
ウンター３１のキャリー出力はラッチ回路２０へラッチ
信号ＬＥとして加えられる。

このような回路にすれば内部クロックＩＣＬＫをｎカウ
ントする時間内に外部カウンターＸＣＬＫをカウントし
、そのカウント値をラッチ回路２０にストアすることに
なる。従って内部クロックＩＣＬＫを変更してもそれに
応じた範囲に外部クロックＸＣＬＫの周波数があるかど
うかを検知でき、これによりシステム全体の柔軟性を高
めることができる。

（効　　果） 以上のように本発明によれば外部クロックが所定の範囲
の周波数でないとき異常クロック入力回避手段を付勢す
るので、外部機器のトランジェントまたは異常等により
外部からのクロックが正規の周波数でなくなった時にこ
れに引きずられて動作が異常にならないようにできる。

またコネクターのつけ忘れ、接触不良といったトラブル
に対しても正常な動作状態を維持でき、システム全体の
信頼性を向上できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は同実施例の一部を示すブロック図、第３図は同
実施例のタイムチャート、第４図および第５図は本発明
の他の各実施例の一部を示すブロック図である。 ＸＣＬＫ　　　　　　’　　　　　　ＩＣＬＫ乃Ｊ図

Claims (1)

1. 【特許請求の範囲】 １、クロックを外部から与えることにより動作するクロ
   ック動作装置において、 外部クロックの周波数を検知する検知手段と、異常クロ
   ック入力回避手段とを有し、 前記外部のクロックが所定の範囲の周波数でないとき前
   記異常クロック入力回避手段を付勢させることを特徴と
   するクロック動作装置。 ２、前記異常クロック回避手段が内部クロックであるこ
   とを特徴とする特許請求の範囲第１項記載のクロック動
   作装置。 ３、前記異常クロック回避手段が表示出力または装置の
   動作停止であることを特徴とする特許請求の範囲第１項
   記載のクロック動作装置。