JPS63236087A - Character generator - Google Patents
Character generatorInfo
- Publication number
- JPS63236087A JPS63236087A JP62070729A JP7072987A JPS63236087A JP S63236087 A JPS63236087 A JP S63236087A JP 62070729 A JP62070729 A JP 62070729A JP 7072987 A JP7072987 A JP 7072987A JP S63236087 A JPS63236087 A JP S63236087A
- Authority
- JP
- Japan
- Prior art keywords
- block
- character
- character pattern
- address
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
【概要〕
本発明はキャラクタジェネレータにおいて、メモリを効
率良く使用するために、空領域を2つのブロックに分割
し文字パターンの奇数アドレス部におけるビットパター
ンを1つのブロックに、偶数アドレス部におけるビット
パターンを別のブロックに書き込み、ブロック単位で内
容を交互に読み出すものである。Detailed Description of the Invention [Summary] In order to use memory efficiently in a character generator, the present invention divides an empty area into two blocks, and divides the bit pattern in the odd address part of a character pattern into one block. The bit pattern in the even address part is written to another block, and the contents are read out alternately in block units.
本発明はキャラクタジェネレータに関するものでアリ、
特に4Mピントマスク ROMを用いて構成されたキャ
ラクタジェネレータに関するものである。The present invention relates to a character generator.
In particular, it relates to a character generator configured using a 4M focus mask ROM.
従来キャラクタジェネレータには数個の1Mビットマス
ク l’lQMが使用されていたが、4Mビットマスク
ROMが実用化されるにつれ、1個の4Mビットマスク
ROMを用いてキャラクタジェネレータを構成する要
求がでてきた。Conventionally, character generators used several 1M bit masks l'lQM, but as 4M bit mask ROMs became more practical, there was a demand for character generators to be constructed using one 4M bit mask ROM. It's here.
第4図は従来のキャラクタジェネレータの構成図であり
、
第5図は従来の4Mビットマスク RO?Iの文字パタ
ーン割当図である。Fig. 4 is a block diagram of a conventional character generator, and Fig. 5 is a conventional 4M bit mask RO? It is a character pattern assignment diagram of I.
第4図において、41はマスクROM 44に格納され
ている複数の文字の内、オペレータが読み出したい文字
を指定する文字コード指定部、42は文字コード指定部
41により指定した文字の分割されたブロックを指定す
るブロック指定部、43はブロック指定部42により指
定したブロック内のアトルス及びドツト指定を行なうス
キャンカウンタ、44は複数の文字が格納されているマ
スク ROM、 45はマスクROM 44から8ビッ
トモード出力或いは16ビソトモード出力の切り換えを
行なう信号をマスク ROM44に対し入力するバイト
情報、46はマスクROM 44から出力されたA、B
のコードを選択信号により選択するマルチプレクサ(以
下、MPXと称す)をそれぞれ示す。In FIG. 4, 41 is a character code designation section for specifying a character that the operator wants to read out of the plurality of characters stored in the mask ROM 44, and 42 is a divided block of characters designated by the character code designation section 41. 43 is a scan counter that specifies atlas and dots in the block specified by the block specification section 42; 44 is a mask ROM storing a plurality of characters; 45 is a mask ROM 44 to 8-bit mode; Byte information input to the mask ROM 44 for switching the output or 16-bit mode output, 46 indicates A and B output from the mask ROM 44.
A multiplexer (hereinafter referred to as MPX) that selects a code using a selection signal is shown.
文字パターンをマスクROM 44に書き込む際は、第
5図に示す如<4Mビットマスク ROMでは1つの文
字パターンについて割当てられる領域が32×32F’
ソトであるから、この領域に通常用いられている24X
24ドツトの文字パターン全体を書き込む。When writing a character pattern to the mask ROM 44, as shown in FIG.
Since it is soto, 24X, which is usually used in this area,
Write the entire 24-dot character pattern.
更に32X 32ドツト領域に24X 24ドツトの文
字パターンを書き込むために生ずる空領域、すなわちブ
ロック1.1のアドレス”ooooo ”〜” 101
11 ”には以下説明する12ビツト×2回の読め出し
を行なう際必要とする中心ブロック(ここではブロック
0.1のアドレス″ooooo”〜“10111 ”)
に書き込んだ同じ内容をそのまま2重書き込みする。Furthermore, the empty area created to write a 24 x 24 dot character pattern in the 32 x 32 dot area, that is, the address "ooooo" of block 1.1 101
11'' is the central block required when reading 12 bits x 2 times as described below (here, the address of block 0.1 is ``oooooo'' to ``10111'').
Write the same content twice as is.
24X24の文字パターンをマスクROM 44から読
み出す際、8ビット×3回、16ビツト×1回+8ビッ
ト×1回、8ビット×1回+16ビツト×1回のような
ときは、従来と同じようにマスクROM 44に対して
文字コード指定部41.ブロック指定部42、スキャン
カウンタ43からそれぞれ信号を送出し、これとは別に
マスクROM 44に対してハイド情報45を入力する
ことによって、例えばバイト情報45が“0”であった
ら8ビットモード出力、“1″であったら16ビソトモ
ード出力というように切り換え可能にして、いろいろな
読み出しを行なう。When reading a 24 x 24 character pattern from the mask ROM 44, if 8 bits x 3 times, 16 bits x 1 time + 8 bits x 1 time, 8 bits x 1 time + 16 bits x 1 time, etc., read the same as before. For the mask ROM 44, the character code designation section 41. By sending signals from the block specifying unit 42 and scan counter 43, and inputting hide information 45 to the mask ROM 44, for example, if the byte information 45 is "0", 8-bit mode output, If it is "1", it can be switched such as 16 bit mode output, and various readings can be performed.
また処理装置の方でビットのデータを2回に分けて処理
したい場合、すなわち24X 24ドツトの文字パター
ンを12ビツトずつ2回に分けて読みだすような時は、
マスクROM 44の出力側にMPX 46を設置し、
マスクROM 44においてはバイト情報“1″により
16ビツトモードを用い、16ビツトの内12ビツト分
しか読み出さず、1回めの読み出しの際はブロック0.
0のアドレス“ooooo″のD8〜D1と、ブロック
0.1のアドレス“ooooo”の016〜013まで
の12ビツトをまず読み出し、これをAコードとする。Also, if you want to process bit data in two parts on the processing device, that is, if you want to read out a 24x24 dot character pattern in two parts of 12 bits each,
MPX 46 is installed on the output side of mask ROM 44,
In the mask ROM 44, the 16-bit mode is used with the byte information "1", and only 12 bits out of 16 bits are read out, and during the first read, block 0.
First, 12 bits from D8 to D1 of the address "ooooo" of block 0 and from 016 to 013 of the address "ooooo" of block 0.1 are read out and used as the A code.
2回めの読み出しの際はブロック1,1のアドレス”
ooooo″のD12〜D9と、ブロック1゜0のアド
レス”ooooo”のD8〜Diまでの12ビツトを読
み出し、これをBコードとする。この2つのコードをマ
スクROM 44の出力側に設置したMPX 46に対
して入力し、MPX 46で外部信号である選択信号に
よってAコード或いはBコードの選択が行なわれる。When reading for the second time, address of block 1, 1”
Read the 12 bits from D12 to D9 of "oooooo" and from D8 to Di of the address "ooooo" of block 1.0, and use this as the B code. The MPX 46 selects either the A code or the B code based on a selection signal which is an external signal.
以下、上記動作を繰り返すことによって、12ビツト×
2回の読み出しによる文字パターンが形成される。Thereafter, by repeating the above operation, 12 bits
A character pattern is formed by reading twice.
しかしながら、1つの文字パターンを4Mビットマスク
ROMに書き込む際、デコードを容易にするために2の
べき束単位で領域が1つの文字パターンに対して割当て
られる。従って通常用いられている24X24ドツトの
文字パターンに対しては、32×32ドツトの領域が割
当てられることになるため、8×32ドツトの空領域が
生ずるという欠点があった・
従って本発明はかかる問題点を改善したキャラクタジェ
ネレータを提供することを目的とするものである。However, when writing one character pattern into a 4M bit mask ROM, areas are allocated to each character pattern in units of powers of two in order to facilitate decoding. Therefore, for the normally used character pattern of 24 x 24 dots, an area of 32 x 32 dots is allocated, resulting in an empty area of 8 x 32 dots. The purpose of this invention is to provide a character generator with improved problems.
第1図は本発明の原理図である。 FIG. 1 is a diagram showing the principle of the present invention.
本発明は、任意のドツト数の文字パターンを書き込むこ
とにより生ずる空領域aを2つのブロックに分割し、一
方のブロック2に該任意のドツト数の文字パターンより
少ないドツト数の文字パターンの奇数アドレス部におけ
るビットパターンを6一
書き込み、他方のブロック3に偶数アドレス部における
ビットパターンを書き込んだメモリ1と、2つのブロッ
クを交互に指定するブロック指定手段4と、該ブロック
2.3内のアドレスを指定するブロック内アドレス指定
手段5を具備した構成となっている。The present invention divides an empty area a generated by writing a character pattern with an arbitrary number of dots into two blocks, and in one block 2, odd-numbered addresses of character patterns with a smaller number of dots than the character pattern with an arbitrary number of dots are written. A memory 1 in which the bit pattern in the even address part is written in the other block 3, a block specifying means 4 for alternately specifying the two blocks, and an address in the block 2.3. The configuration includes an intra-block address designating means 5 for designation.
上記構成にすることにより本発明では、従来文字パター
ンを書き込むことにより生ずる空領域を利用して、従来
書き込んだ文字パターンより少ないドツト数の文字パタ
ーン、例えば16X 16ドツトの文字パターンを書き
込む。一方読み出しは、ブロック指定部4により、ブロ
ック2とブロック3を交互に指定するとともにブロック
内アFルス指定手段5によりブロック内のアドレスを指
定することにより、ビットパターンを各ブロックから交
互に読みだすことにより任意の文字パターンが形成され
る。With the above configuration, the present invention utilizes the empty area created by writing a conventional character pattern to write a character pattern with a smaller number of dots than the conventionally written character pattern, for example, a 16×16 dot character pattern. On the other hand, for reading, the block specifying section 4 alternately specifies blocks 2 and 3, and the intra-block address specifying means 5 specifies the address within the block, thereby reading the bit pattern alternately from each block. By doing this, any character pattern can be formed.
以下、本発明の一実施例を第2図及び第3図を用いて詳
細に説明する。Hereinafter, one embodiment of the present invention will be described in detail using FIGS. 2 and 3.
第2図は本発明の実施例を示す図であり、第3図は、1
6X 16ドツトの文字パターン構成図である。FIG. 2 is a diagram showing an embodiment of the present invention, and FIG. 3 is a diagram showing an embodiment of the present invention.
It is a diagram showing the configuration of a 6×16 dot character pattern.
第2図に示す如く、4MビットマスクROMでは1つの
文字パターンについて割当てられる領域が32X 32
ドツトであるから、この領域に例えば24×24ドツト
の文字パターン全体を1つのマスク ROMに書き込み
、更に32X 32ドツト領域に24X24ドツトの文
字パターンを書き込むために生ずる全ブロックを通じて
の空領域、すなわちブロックO9θ〜1.1のアドレス
” 11000″〜” 11111 ”に例えば、第3
図に示す様な16X16ドツトの文字パターンを書き込
む。この16X16ドソトの文字パターンの書き込みは
空領域を2つのブロックに分割して、例えば左ブロック
には第3図に示す16X 16ドソトの文字パターンの
110000″、″110010”。As shown in Figure 2, in a 4M bit mask ROM, the area allocated for one character pattern is 32x32.
Since it is a dot, for example, an entire 24 x 24 dot character pattern is written in one mask ROM in this area, and a 24 x 24 dot character pattern is written in a 32 x 32 dot area. For example, the third
Write a 16x16 dot character pattern as shown in the figure. To write this 16×16 dosoto character pattern, the empty area is divided into two blocks. For example, in the left block, the 16×16dosoto character pattern 110000″ and “110010” shown in FIG. 3 are written.
“110100”・・・のようなアドレスき最下位ピッ
)AOが“0”つまり偶数アドレスにおけるビットパタ
ーンを書き込み、また右ブロックには16X 16トソ
トノ文字ハ)) −ン(7) ” 110001″、
” 110011″。AO writes "0", that is, the bit pattern at an even number address, and the right block contains 16x16 characters (7) "110001",
"110011".
110101”・・・のようなアドレスの最下位ピント
八〇が“l”つまり奇数アドレスのビットパターンを書
き込む。The lowest pinpoint 80 of an address such as "110101"... writes "l", that is, a bit pattern of an odd address.
上記の様な書き込みを行なうことにより、16×16ド
ツトの文字パターンをマスク ROMの空領域である8
×32ドツトの文字パターンに変換することができる。By writing as above, the 16 x 16 dot character pattern is masked.
It can be converted into a character pattern of ×32 dots.
一万8×32ドツト空領域に変換して書き込んだ16X
16ドツトの文字パターンを読み出す際は、第4図に
図示した様なブロック内アドレス指定手段としてのスキ
ャンカウンタ43によりブロック内のアドレスを指定す
る。例えばアドレス“11000″を指定したとすると
、ブロック指定部42で左右いずれかのブロックを指定
し、例えば右ブロックを指定したとすると右ブロックに
書き込まれたビットパターンを読み出す。次にこのブロ
ック内のアドレス指定部の出力(“11000”)はそ
のままにしておき、ブロック指定部のみ出力を切り換え
ることにより左ブロックを指定して、左ブロックに書き
込まれたビットパターンを読み出す。左右ブロックにお
ける同じアドレスのビットパターンが読み出されると、
スキャンカウンタ43の出力が+1カウントアンプしア
ドレス″11001 ″を指定することにより、上記の
如くブロック指定部42で左右ブロックを交互に指定し
て、ブロックに書き込まれたビットパターンを読み出す
。以下アドレス“11111”まで+1ずつカウントア
ツプを繰り返すことによって、8×32ドツトの空領域
に書き込まれた16X 16ドツトの文字パターンを読
み出すことができる。16X converted to 18,000 x 32 dot empty area and written
When reading out a 16-dot character pattern, an address within the block is designated by a scan counter 43 as an intra-block address designation means as shown in FIG. For example, if the address "11000" is specified, either the left or right block is specified in the block specifying section 42. For example, if the right block is specified, the bit pattern written in the right block is read out. Next, the output ("11000") of the address designation part in this block is left as is, and the left block is designated by switching the output of only the block designation part, and the bit pattern written in the left block is read out. When the bit pattern of the same address in the left and right blocks is read,
By amplifying the output of the scan counter 43 by +1 and specifying the address "11001", the block specifying section 42 alternately specifies the left and right blocks as described above, and reads out the bit pattern written in the block. By repeating the count up by +1 up to the address "11111", the 16x16 dot character pattern written in the 8x32 dot empty area can be read out.
以上説明したように本発明によって、マスクROMの空
領域に異なるドツトの文字パターンを書き込むことによ
り、無駄なくマスクROMを使用することができる。As explained above, according to the present invention, the mask ROM can be used without waste by writing different dot character patterns into the empty area of the mask ROM.
第1図は、本発明の原理図であり、
第2図は、本発明の一実施例であり、
第3図は、16X 16ドツトの文字パターン構成図で
あり、
第4図は、従来の文字キャラクタジェネレータの構成図
であり、
第5図は、従来の4Mピントマスク ROMの文字パタ
ーン割当図である。
図において、
■−メモリ、2.3−・ブロック、4−ブロック指定手
段、5−ブロック内アドレス指定手段、 41−文字コ
ード指定部、 42−ブロック指定部、 43−スキャ
ンカウンタ、 44− マスク ROM、 45− バ
イト情報、 46−マルチプレクサ(MPX)。
んx/6ドーントの文官パターン塙爪l凸%37b
第そ永の嘔うクタシ゛工耳レータの溜4片に1う乍54
゛図
琳8孜の4・
ΔビソトマズフROルレとズ了パ外ン嘗1当目145
u5Fig. 1 is a diagram showing the principle of the present invention, Fig. 2 is an embodiment of the present invention, Fig. 3 is a diagram showing the configuration of a 16 x 16 dot character pattern, and Fig. 4 is a diagram of the conventional character pattern. FIG. 5 is a block diagram of a character generator; FIG. 5 is a character pattern assignment diagram of a conventional 4M focus mask ROM. In the figure, 1-memory, 2.3--block, 4-block specifying means, 5-block address specifying means, 41-character code specifying section, 42-block specifying section, 43-scan counter, 44-mask ROM , 45- byte information, 46- multiplexer (MPX). x/6 Daunt's Civilian Pattern Hanawa Tsume L Convex% 37b No. 1 for every 4 pieces of the earlator's reservoir, which is used as a tattoo for a long time 54
゛Zurin 8 Kei's 4 Δ Bisotomazufu RO Relais and Zu Ryo Pa Gaina 1st time 145
u5
Claims (1)
ずる空領域(a)を2つのブロックに分割し、一方のブ
ロック(2)に該任意のドット数の文字パターンよりも
少ないドット数の文字パターンの奇数アドレス部におけ
るビットパターンを書き込み、他方のブロック(3)に
偶数アドレス部におけるビットパターンを書き込んだメ
モリ(1)と、該2つのブロックを交互に指定するブロ
ック指定手段(4)と該ブロック(2)、(3)内のア
ドレスを指定するブロック内アドレス指定手段(5)を
具備することを特徴とするキャラクタジェネレータ。Divide the empty area (a) created by writing a character pattern with an arbitrary number of dots into two blocks, and fill one block (2) with an odd number of character patterns with a smaller number of dots than the character pattern with an arbitrary number of dots. A memory (1) in which a bit pattern in an address field is written and a bit pattern in an even address field is written in the other block (3), a block designating means (4) for alternately designating the two blocks, and a block designating means (4) for alternately designating the two blocks; ), (3).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62070729A JPH06105391B2 (en) | 1987-03-25 | 1987-03-25 | Charactor generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62070729A JPH06105391B2 (en) | 1987-03-25 | 1987-03-25 | Charactor generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63236087A true JPS63236087A (en) | 1988-09-30 |
JPH06105391B2 JPH06105391B2 (en) | 1994-12-21 |
Family
ID=13439913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62070729A Expired - Lifetime JPH06105391B2 (en) | 1987-03-25 | 1987-03-25 | Charactor generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06105391B2 (en) |
-
1987
- 1987-03-25 JP JP62070729A patent/JPH06105391B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06105391B2 (en) | 1994-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0066579B1 (en) | Character generator | |
JPS5984587U (en) | Data bit compression system | |
US4752915A (en) | Two dimensionally addressable memory apparatus with bank switching | |
JPS63236087A (en) | Character generator | |
JPS6129016B2 (en) | ||
JPS5949584A (en) | System of processing data in mixed various character sizes | |
JPS594706B2 (en) | Print pattern generator | |
JPS6352179A (en) | Arrangement of ram for display | |
JPS5961881A (en) | Graphic generator | |
JPS63236086A (en) | Character generator | |
JPS60232595A (en) | Memory address circuit | |
JPS6063172A (en) | Print controller | |
JPS60209880A (en) | Write controller of image memory | |
JPS6227790A (en) | Memory | |
JPH04128791A (en) | Reader for character generator | |
JPS60128493A (en) | Display control system | |
JPS59219780A (en) | Graphic memory access circuit | |
JPS58215690A (en) | Magnified display of character of the like | |
JPS6142683A (en) | Crt display unit | |
JPS58111973A (en) | Character output unit | |
JPS59114578A (en) | Vertical/horizontal character pattern memory | |
JPS6366671B2 (en) | ||
JPS62206587A (en) | Character display unit | |
JPS584187A (en) | Character rotation method | |
JPS6075867A (en) | Character image data processing system |