JPS63233642A - Monitoring device - Google Patents

Monitoring device

Info

Publication number
JPS63233642A
JPS63233642A JP6765987A JP6765987A JPS63233642A JP S63233642 A JPS63233642 A JP S63233642A JP 6765987 A JP6765987 A JP 6765987A JP 6765987 A JP6765987 A JP 6765987A JP S63233642 A JPS63233642 A JP S63233642A
Authority
JP
Japan
Prior art keywords
monitoring information
address
time slot
display
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6765987A
Other languages
Japanese (ja)
Inventor
Nobuharu Kanazawa
金澤 伸春
Kiyosumi Kobayashi
小林 清澄
Yutaka Daidoji
大道寺 豊
Hiroaki Abe
阿部 宏昭
Yasukimi Yamamura
山村 靖公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, NEC Corp, Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd filed Critical Fujitsu Ltd
Priority to JP6765987A priority Critical patent/JPS63233642A/en
Publication of JPS63233642A publication Critical patent/JPS63233642A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify a circuit, by concentrating the monitoring information of plural exchanges by increasing the multiplicity of time divisional multiplexing, and reading out and displaying a bit of monitoring information in a constant order after generating an address from an address signal fitted to a time slot allocated to each exchange and accumulating the monitoring information. CONSTITUTION:An address generating part 74, by generating the address of a memory part 25 on which the monitoring information is recorded at every terminal system based on the address signals sent from line control circuits 70 and 71 at every specific time slot, and sending it to the memory part 25, records the monitoring information allocated to the time slot. A display control part 75 receives the address from the address generating part 74, and sets the specified time slot other than the time slot allocated to the monitoring information as a display timing, and reads out the monitoring information of each terminal system from the memory part 25 at slow speed, for example, in the sequence of the number of the terminal system via a bus 72, and sends and displays the monitoring information on a display device. In such a way, it is possible to display the monitoring information in a constant order by a simple circuit.

Description

【発明の詳細な説明】 〔概要〕 複数のハイウェイにより時分割多重化されて送られた複
数の端末システムの監視情報を、更に時分割多重化して
直列に並べ、前記監視情報が割りつけられたタイムスロ
ットにあわせたアドレス信号から作成されたアドレスに
より、上記監視情報をメ羊り部に記録し、記録された監
視情報を一定の順序で読出し表示させるようにするもの
である。
[Detailed Description of the Invention] [Summary] Monitoring information of a plurality of terminal systems transmitted in a time-division multiplexed manner via a plurality of highways is further time-division multiplexed and arranged in series, and the monitoring information is allocated. The above-mentioned monitoring information is recorded in the memory section using an address created from an address signal matched to a time slot, and the recorded monitoring information is read out and displayed in a fixed order.

〔産業上の利用分野〕[Industrial application field]

本発明は複数の端末システムの状態を集中して監視させ
る監視装置の改良に関するものである。
The present invention relates to an improvement in a monitoring device that centrally monitors the status of a plurality of terminal systems.

複数の端末システムの状態を保守センターにおいて監視
する方式が行われている。
A method is used in which the status of multiple terminal systems is monitored at a maintenance center.

例えば、第5図監視システムの構成説明図に示す如く、
複数の交換局5−0.5−1〜5−5からのモニタ信号
、トーキ−音、監視情報は同期端局装置4に一旦集めら
れ、それ等は時分割多重化されてハイウェイにより保守
局1の監視装置2に送られる。
For example, as shown in Fig. 5, an explanatory diagram of the configuration of the monitoring system,
Monitor signals, talkies, and monitoring information from multiple switching stations 5-0.5-1 to 5-5 are once collected in the synchronous terminal equipment 4, and are time-division multiplexed and sent to the maintenance station via the highway. 1 is sent to the monitoring device 2.

監視装置2は監視情報を抽出して表示装置3に送り、交
換局5−0.5−1〜5〜5の監視情報を表示させる。
The monitoring device 2 extracts the monitoring information and sends it to the display device 3 to display the monitoring information of the exchanges 5-0.5-1 to 5-5.

各交換局の監視情報を表示させる装置として、監視情報
の蓄積、表示の制御等に金物量が少なく、経済的な監視
装置の提供が要望される。
As a device for displaying monitoring information of each exchange, there is a demand for an economical monitoring device that requires less hardware for storing monitoring information, controlling display, etc.

〔従来の技術〕[Conventional technology]

第6図は従来例の監視装置ブロック図、第7図はハイウ
ェイ上の監視情報の配列説明図である。
FIG. 6 is a block diagram of a conventional monitoring device, and FIG. 7 is an explanatory diagram of the arrangement of monitoring information on a highway.

第6図において、交換局5−0〜5−5からのモニタ信
号、トーキ−音、監視情報は一旦同期端局装置4に集め
られて時分割多重化され、ハイウェイ(以下H−と称す
)6−0.6−1により保守局工の監視装置2に送られ
る。
In FIG. 6, monitor signals, talkie tones, and monitoring information from exchanges 5-0 to 5-5 are once collected in the synchronous terminal equipment 4, time-division multiplexed, and sent to the highway (hereinafter referred to as H-). 6-0.6-1, it is sent to the maintenance station's monitoring device 2.

HN3−0は交換局5−θ〜5−2のモニタ信号、トー
キ−音、監視情報を伝送し、HN3−1は交換局5−3
〜5−5のモニタ信号、トーキ−音、監視情報を伝送す
る。第7図はHN3−0. HN3−1における各交換
局の監視情報の配列を示す、各H−は1フレーム(16
ビフト)あたり各交換局毎に1ビツトの監視情報IMF
を有し、フレーム単位で2 MBPSの伝送速度で伝送
されている。フレームの監視情報以外の欄にはモニタ信
号、トーキ−音が収容されている。
HN3-0 transmits the monitor signal, talkie tone, and monitoring information of switching stations 5-θ to 5-2, and HN3-1 transmits the monitoring information of switching stations 5-θ to 5-2.
~5-5 monitor signals, talkie sounds, and monitoring information are transmitted. Figure 7 shows HN3-0. Each H- indicates the arrangement of monitoring information of each exchange in HN3-1.
1 bit of monitoring information IMF for each exchange per exchange
It is transmitted at a transmission rate of 2 MBPS in units of frames. The columns other than the monitoring information of the frame contain monitor signals and talky sounds.

回線制御部20は、交換局5−0〜5−2の各局に対応
する、監視情報を収容する例えば8ビツトのレジスタ2
00.201,202をもち、回線制御部21も、交換
局5−3〜°5−5に対応するレジスタ210,211
,212を有している。 HN3−0及びHN3−1に
より送られてくる第7図に示した各交換局の監視情報I
MFは、対応する上記のレジスタに蓄積される。
The line control unit 20 stores, for example, an 8-bit register 2 corresponding to each of the exchanges 5-0 to 5-2 and containing monitoring information.
00.201, 202, and the line control unit 21 also has registers 210, 211 corresponding to exchanges 5-3 to °5-5.
, 212. Monitoring information I of each exchange shown in Figure 7 sent by HN3-0 and HN3-1
The MF is stored in the corresponding register mentioned above.

マイクロプロセッサ23は固定メモリ24に収容されて
いるプログラムによりレジスタ200〜212の内容を
読出しバス22を介してメモリ部25に設けられた各交
換局に対応したメモリエリアに該内容を書込み、該メモ
リエリアに書込まれた監視情報を一定の順序で読出しバ
ス22を介して表示制御回路26に送り、表示装置3に
表示させる。
The microprocessor 23 reads the contents of the registers 200 to 212 using a program stored in the fixed memory 24, writes the contents to the memory area corresponding to each exchange provided in the memory section 25 via the bus 22, and writes the contents to the memory area corresponding to each exchange center provided in the memory section 25. The monitoring information written in the area is sent to the display control circuit 26 via the reading bus 22 in a fixed order and displayed on the display device 3.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上説明した従来例の監視装置にあっては、回線制御部
に各局に対応するレジスタを必要とし、マイクロプロセ
ッサや固定メモリ等を制御専用に設けており、金物量が
多く不経済である問題点がある。
The conventional monitoring device described above requires a register corresponding to each station in the line control unit, and a microprocessor, fixed memory, etc. are provided exclusively for control, and the problem is that it requires a large amount of hardware and is uneconomical. There is.

c問題点を解決するための手段〕 第1図は本発明の原理ブロック図である。c.Means for solving problems] FIG. 1 is a block diagram of the principle of the present invention.

図において、70.71はハイウェイで伝送された複数
の端末システムの監視情報を受信し、各端末システム毎
に定められたタイムスロットで該監視情報をバス72に
送出する回線制御回路、74は回線制御回路70.71
から上記タイムスロットにあわせて送られるアドレス信
号によりアドレスを作成し、メモリ部25の該アドレス
に監視情報を書込むアドレス作成部、75はアドレス作
成部74からアドレスを受け、メモリ部25から各端末
システムの監視情報を一定の順序で読出して表示装置に
送る表示制御部である。
In the figure, 70 and 71 are line control circuits that receive the monitoring information of a plurality of terminal systems transmitted on the highway and send the monitoring information to the bus 72 at a time slot determined for each terminal system, and 74 is a line control circuit. Control circuit 70.71
An address creation section 75 receives an address from the address creation section 74 and sends it to each terminal from the memory section 25. This is a display control unit that reads system monitoring information in a fixed order and sends it to a display device.

〔作用〕[Effect]

複数の端末システムの監視情報が時分割多重化されてハ
イウェイにより回線制御回路70.71に受信されるが
、更に高速の時分割多重化を行って複数の回線制御回路
の出力を直列にバス72で送ることができる0例えば2
 MBPSの伝送速度を有するハイウェイで回線制御回
路70.71が受信した複数の端末システムの監視情報
は、4 MBPSの伝送速度を有するバス72における
特定のタイムスロットに直列に割りつけることができる
Monitoring information from a plurality of terminal systems is time-division multiplexed and received by the line control circuits 70 and 71 via the highway, but even faster time-division multiplexing is performed to serially send the outputs of the plurality of line control circuits to the bus 72. can be sent with 0 for example 2
The monitoring information of a plurality of terminal systems received by the line control circuit 70.71 on a highway having a transmission rate of 4 MBPS can be serially assigned to specific time slots on the bus 72 having a transmission rate of 4 MBPS.

該特定のタイムスロット毎に回線制御回路70,71か
ら送られるアドレス信号によりアドレス作成部74は、
端末システム毎に監視情報が記録されるメモリ部25の
アドレスを作成し、メモリ部25に該アドレスを送るこ
とにより、そのタイムスロットに割り当てられた監視情
報を記録させる。
The address generation unit 74 uses address signals sent from the line control circuits 70 and 71 for each specific time slot,
By creating an address of the memory section 25 where monitoring information is recorded for each terminal system and sending the address to the memory section 25, the monitoring information assigned to that time slot is recorded.

表示制御部75は上記のアドレスをアドレス作成部74
から受信し、上記監視情報に割付られたタイムスロット
以外の特定タイムスロットを表示タイミングとし、メモ
リ部25から各端末システムの監視情報を例えば端末シ
ステムの番号順にバス72を介して低速度で読出し、該
監視情報を表示装置に送り表示させる。
The display control unit 75 inputs the above address to the address creation unit 74.
, and sets the display timing to a specific time slot other than the time slot assigned to the monitoring information, and reads the monitoring information of each terminal system from the memory unit 25 at a low speed via the bus 72 in the order of the terminal system number, for example. The monitoring information is sent to a display device and displayed.

かくして、回線制御回路に監視情報を蓄積するレジスタ
を必要とせず、またマイクロプロセッサや固定メモリも
必要とせず、金物量の少ない簡単な回路により一定の順
番で監視情報を表示させることのできる監視装置が実現
される。
Thus, a monitoring device that does not require a register to store monitoring information in the line control circuit, nor does it require a microprocessor or fixed memory, and can display monitoring information in a fixed order using a simple circuit with a small amount of hardware. is realized.

〔実施例〕〔Example〕

以下図示実施例により本発明を具体的に説明する。 The present invention will be specifically explained below with reference to illustrated examples.

第2図は本発明の1実施例の監視装置ブロック図、第3
図は本発明におけるバス上の監視情報の配列説明図、第
4図は監視情報の表示タイミング説明図である。全図を
通じ同一符号は同一対象物を示す。
FIG. 2 is a block diagram of a monitoring device according to one embodiment of the present invention, and FIG.
The figure is an explanatory diagram of the arrangement of monitoring information on the bus in the present invention, and FIG. 4 is an explanatory diagram of the display timing of the monitoring information. The same reference numerals indicate the same objects throughout the figures.

第2図において、HN3−0と)146−1は従来例と
同じで、前述の第7図に示す監視情報が2 FlBPS
の伝送速度で回線制御回路70.71に送られている。
In FIG. 2, HN3-0 and ) 146-1 are the same as the conventional example, and the monitoring information shown in FIG.
The data is sent to the line control circuits 70 and 71 at a transmission rate of .

保守局1゛に共通に設けられたタイミング発生部8から
監視装置7の動作を行わせるタイミングパルスを受けた
タイミング分配部73は、各回路1部に必要なタイミン
グパルスを供給している。
A timing distribution section 73 receives a timing pulse for operating the monitoring device 7 from a timing generation section 8 provided in common in the maintenance station 1', and supplies the necessary timing pulse to each circuit 1 section.

上記タイミングパルスによりバス72の情報伝送は、3
2ビツトを1フレームとして4 MBPSの伝送速度で
行われ、回線制御回路70.71は交換局5−0〜5−
5の監視情報IMFを第3図に示すタイムスロットに割
りつけてバス72に送出する。
The information transmission on the bus 72 by the above timing pulse is 3
The transmission speed is 4 MBPS with 2 bits as one frame, and the line control circuits 70 and 71 are connected to switching stations 5-0 to 5-5.
The monitoring information IMF No. 5 is assigned to the time slots shown in FIG. 3 and sent to the bus 72.

また、回線制御回路70.71は交換局5−0〜5−5
に与えられた上記タイムスロットにあわせてアドレス信
号をアドレス作成部74に送り、交換局5−0〜5−5
の監視情報が収容されるメモリ部25のアドレスを作成
させる。アドレス作成部74はそのアドレスをメモリ部
25に送り、その時点でバス72に存在する監視情報を
該アドレスに記録させる。上記動作が繰り返されること
により、交換局5−0〜5−5の各々に対応して設けら
れたメモリ部25のメモリエリアに各交換局から送られ
た監視情報が蓄積される。 アドレス作成部74から交
換局5−0〜5−5の監視情報が蓄積されているアドレ
スを受けた表示制御部75は、監視情報をリアルタイム
で表示する必要はないので、第4図に示す如く、lフレ
ームに1交換局づつ、バス72の情報伝送に支障のない
タイムスロット例えばフレームの“0”タイムスロット
を表示タイミングとして、交換局の番号順にメモリ部2
5から監視情報をバス72を介して読出し、表示装置3
に送って表示させる。
In addition, the line control circuit 70.71 is connected to the switching stations 5-0 to 5-5.
An address signal is sent to the address generation unit 74 in accordance with the time slot given to the switching stations 5-0 to 5-5.
The address of the memory section 25 in which the monitoring information of is stored is created. The address creation unit 74 sends the address to the memory unit 25, and records the monitoring information existing on the bus 72 at that time in the address. By repeating the above operations, the monitoring information sent from each exchange is accumulated in the memory area of the memory unit 25 provided corresponding to each of exchanges 5-0 to 5-5. The display control unit 75 receives the address in which the monitoring information of the exchanges 5-0 to 5-5 is stored from the address creation unit 74, and since it is not necessary to display the monitoring information in real time, the display control unit 75 displays the address as shown in FIG. , one switching center per frame, and a time slot that does not interfere with information transmission on the bus 72, for example, the "0" time slot of the frame is set as the display timing, and the memory unit 2 is stored in the order of the switching center numbers.
The monitoring information is read out from the display device 3 via the bus 72.
send it to be displayed.

〔発明の効果〕 以上説明した如く本発明にあうでは、時分割多重化の多
重度をあげて複数の交換局の監視情報を集中し、各交換
局に割りつけられたタイムスロットにあわせたアドレス
信号からアドレスを作成して監視情報を蓄積させた後、
該監視情報を一定の順序で読出して表示を行わせるため
、回路が簡単で金物量が少なく経済的な監視装置が実現
できる。
[Effects of the Invention] As explained above, according to the present invention, the multiplicity of time division multiplexing is increased to concentrate the monitoring information of a plurality of exchanges, and the address matching the time slot assigned to each exchange is performed. After creating an address from the signal and accumulating monitoring information,
Since the monitoring information is read and displayed in a fixed order, an economical monitoring device with a simple circuit and a small amount of hardware can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理ブロック図、 第2図は本発明の1実施例の監視装置ブロック図、 第3図は本発明におけるバス上の監視情報の配列説明図
、 第4図は監視情報の表示タイミング説明図、第5図は監
視システムの構成説明図、 第6図は従来例の監視装置ブロック図、第7図はハイウ
ェイ上の監視情報の配列説明図である。 図において、 25はメモリ部、 70.71は回線制御回路、 72はバス、 74はアドレス作成部、 75は表示制御部を示す。
Fig. 1 is a principle block diagram of the present invention, Fig. 2 is a block diagram of a monitoring device according to an embodiment of the invention, Fig. 3 is an explanatory diagram of the arrangement of monitoring information on the bus according to the invention, and Fig. 4 is a monitoring information 5 is a diagram illustrating the configuration of a monitoring system, FIG. 6 is a block diagram of a conventional monitoring device, and FIG. 7 is a diagram illustrating the arrangement of monitoring information on a highway. In the figure, 25 is a memory section, 70.71 is a line control circuit, 72 is a bus, 74 is an address generation section, and 75 is a display control section.

Claims (1)

【特許請求の範囲】 ハイウェイで伝送された複数の端末システムの監視情報
を受信し、各端末システム毎に定められたタイムスロッ
トで該監視情報をバス(72)に送出する回線制御回路
(70、71)と、 前記回線制御回路(70、71)から前記タイムスロッ
トにあわせて送られるアドレス信号によりアドレスを作
成し、該アドレスによりメモリ部(25)に前記監視情
報を書込むアドレス作成部(74)と、前記アドレス作
成部(74)からアドレスを受け、前記メモリ部(25
)から前記各端末システムの監視情報をバス(72)を
介して一定の順序で読出し、表示装置に送出する表示制
御部(75)とを設けてなることを特徴とする監視装置
[Scope of Claims] A line control circuit (70, 71), an address creation unit (74) that creates an address based on an address signal sent from the line control circuit (70, 71) in accordance with the time slot, and writes the monitoring information in the memory unit (25) using the address. ), receives an address from the address generation section (74), and outputs the address from the memory section (25).
) A display control unit (75) that reads out monitoring information of each of the terminal systems in a fixed order via a bus (72) and sends it to a display device.
JP6765987A 1987-03-20 1987-03-20 Monitoring device Pending JPS63233642A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6765987A JPS63233642A (en) 1987-03-20 1987-03-20 Monitoring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6765987A JPS63233642A (en) 1987-03-20 1987-03-20 Monitoring device

Publications (1)

Publication Number Publication Date
JPS63233642A true JPS63233642A (en) 1988-09-29

Family

ID=13351357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6765987A Pending JPS63233642A (en) 1987-03-20 1987-03-20 Monitoring device

Country Status (1)

Country Link
JP (1) JPS63233642A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5440010A (en) * 1977-09-05 1979-03-28 Fujitsu Ltd Centralized monitor system for digital transmission network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5440010A (en) * 1977-09-05 1979-03-28 Fujitsu Ltd Centralized monitor system for digital transmission network

Similar Documents

Publication Publication Date Title
CA1294024C (en) System for switching information packets with priorities
JPH024054A (en) Method and apparatus for exchange of hybrid packet
EP0335848A1 (en) Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links
JPS61191133A (en) Multiplexer/demultiplexer
US4947387A (en) Switching node for switching data signals transmitted in data packets
JPS596555B2 (en) Time-sharing exchange method for multi-speed data
JPS598120B2 (en) digital switching device
JPH0297152A (en) Time switch circuit
JPS63233642A (en) Monitoring device
US4782479A (en) Electronic digital crossconnect system
JPH04215346A (en) Asynchronous time-division multi-transmission apparatus
JPS63200658A (en) Device for monitoring highway signal
KR100208227B1 (en) Time slot switch between processor and device
JP3323719B2 (en) Star communication device
JPS61208394A (en) Time division multiplex switching system
JPS6138912B2 (en)
JPH1132022A (en) Integrated transmitter
JPH05500893A (en) digital signal multiplexer
SU1529234A1 (en) Input/output device for of matrix computing system
SU802957A1 (en) Communication system for computing system
JP2725700B2 (en) Time division multiple access system
JP2868026B2 (en) Multiplexer for asynchronous transfer mode and test apparatus therefor
SU1086422A1 (en) Input/output channel controller
JPS63246044A (en) Data multiplexing system
JPS58151745A (en) Synchronizing device of loop type data highway