JPS63232584A

JPS63232584A - 待機モードにおけるチョップ式電源の制御回路

Info

Publication number: JPS63232584A
Application number: JP62259435A
Authority: JP
Inventors: ミシェル　ヴァン　デン　ドリーシュ
Original assignee: Thomson Semiconducteurs SA
Current assignee: Thomson Semiconducteurs SA
Priority date: 1986-10-14
Filing date: 1987-10-14
Publication date: 1988-09-28
Anticipated expiration: 2016-09-10
Also published as: DE3777751D1; FR2605168B1; FR2605168A1; JP3208484B2; EP0265322A1; EP0265322B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、チョップ式電源と呼ばれる安定化電源に関す
るものである。

さらに詳細には、本発明は待機モードにおけるチョップ
式電源の制御回路に関する。実際、チョップ式電源をテ
レビ受像機、ビデオテープレコーダその他に応用する際
には、このチョップ式電源が待機モードを備えていて、
このモードのときにはぼんあわずかの電力が消費される
ことにより例えば遠隔操作によって直ちに上記の電気機
器のスイッチがオンになりうろことが望ましい。

従来の技術通常は、テレビ受像機には定格電力として４０〜１６０
　ワットの電力が電源から供給されている。待機モード
においては、電源から供給する電力は極めて小さな約０
．５〜１０ワツトという値にして、マイクロプロセッサ
、遠隔制御命令受信装置、または、メモリにのみ電力が
供給されるとともに、テレビ受像機を構成する回路に備
え付けられた充電用キャパシタが充電された状態が維持
されるようにすることが望ましい。

、待機モードで動作するこのチョップ式電源のノイズが
聞こえず、しかも待機モードで実際に利用される電力と
配電線から供給される電力の比ができるだけ優れている
ことが望ましい。

一般に、消費電力のみを制限して制御モードでチョップ
式電源を稼働させると、必ず、稼働効率が悪くなるとか
耳に聞こえるノイズが発生するとかする。

従来は、この問題点を解決するために特殊な変圧器を用
いて待機回路に電力を供給していた。このようにすると
製造コ凱トが大きく増大する。

本発明を説明する前に、まず本発明を適用することので
きる特殊なチョップ式電源の動作を詳しく説明しておく
。

チョップ式電源は、以下のような動作を行なう。

ＡＣ主電源から電力が整流器ブリッジに供給され、その
ブリッジからの電流が変圧器の１次巻線に供給される。

変圧器の電流は１次巻線と直列に接続されているスイッ
チ（例えばパワートランジスタ）によりチョップされる
。

スイッチングトランジスタの制御回路は、そのトランジ
スタをイネーブルにする方形波を発生する。この方形波
が持続している間は電流が流れる。

これに対しそれ以外のときは電流は流れない。

変圧器の２次巻線の１つ（またはい（つか）には、交流
電圧が現われる。この交流電圧は整流され、濾波されて
直流電圧となる。これがチョップ式電源の直流出力電圧
である。

この直流電圧の値を安定化するために、上記スイッチの
周期的な導通期間比、すなわち、チョッピング周期にお
ける導通持続時間と非導通持続時間との比を調整する。

第１図に本件出願人が提案したチョップ式電源を示す。

図示のチョップ式電源には、２個の集積回路が用いられ
ている。一方の集積回路ＣＩＩは、パワートランジスタ
Ｔ、のベースを制御して、このベースに周期的にイネー
ブル制御信号及びディスエーブル制御信号を供給する。

このベース制御用集積回路Ｃ１ｌは変圧器ＴＡの１次巻
線ＥＰ側に設けられている。このことについては後述す
る。

もう一方の集積回路すなわち制御用集積回路ＣＩ２は、
２次巻線ＥＳＩの側に設けられている。この集積回路は
、電源の出力電圧Ｖ、を検知して制御信号を発生し、小
変圧器ＴＸを介して第１の集積回路にこの制御信号を送
る働きをする。第１の集積回路Ｃ１ｌは、この制御信号
に基づいてスイッチ用トランジスタＴｐの周期的導通比
を変更し、電源の出力電圧Ｖ、を制御する。

第１図において、参照番号ｌＯは一般の商用電源の配電
線を示している。配電は１１０または２２０ボルト、５
０または６０ヘルツで行なわれる。この配電線はフィル
タ１２を通して整流器ブリッジ１４の入力に接続してい
る。この整流器ブリッジの出力は、下向きの黒い三角形
で表わす１次接地に一端が接続されるとともに、変圧器
ＴＡの１次巻線ＥＰの一端に他端が接続されている。

フィルタ用コンデンサ１６は整流器ブリッジ１４の出力
に並列に設けられている。１次巻線の他端はスイッチン
グトランジスタＴｐのコレクタに接続されている。この
トランジスタのエミッタは、電流測定用の小抵抗１８を
通して１次接地に接続されている。

変圧器には２次巻線がいくつか設けであるが、配電線と
は電気的に絶縁され、かつ、−次接地とは電気的に絶縁
された二次接地等に接続されていることが望ましい。

本実施例では各２次巻線は一端が２次接地に接続されて
いる。他端は、それぞれ整流用のダイオード２０を介し
て低域フィルタ用コンデンサ２２に接続されている。

特に２次巻線ＥＳＩの接続線が図示されている。

しかし、別の値の直流出力電圧ももちろん２次巻線に接
続している他のフィルタ用コンデンサの端子から得るこ
とができる。これら出力電圧が、使用する回路（図示せ
ず）に対する電源からの安定化電圧である。例えば２次
巻線ＥＳ２からは、先はど述べた制御用集積回路Ｃ■２
に対して安定化された数ボルトの電圧が供給される。

待機モードに移りたい場合には、２次巻線の整流出力線
に直接に接続された遠隔操作信号受信装置ＴＣによりス
イッチｔｌＳ　Ｉ２、Ｉ３を作動させて、変圧器の２次
巻線に接続された整流器（２０，２２）の出力線に接続
された回路を動作させる。この場合にも集積回路ＣＩ２
はもはや動作しておらず、集積回路ＣＩ２が集積回路Ｃ
ＩＩに対して制御信号を出力することはない。しかし、
チョップ式電源を定格よりも低い状態で動作させてコン
デンサ２２が充電された状態を維持し、かつ、遠隔操作
信号受信装置ＴＣに電力が供給され続けるようにする必
要がある。。

パワートランジスタＴ、のベースを制御する集積回路Ｃ
ＩＩに対しても同様であることがすぐわかる。この回路
には２次巻線ＥＳ３からダイオード２４とコンデンサ２
６とを通って安定化電圧が供給される。（この巻線は２
次巻線でありながら２次接地ではな（１次接地に接続さ
れている。これは、集積回路Ｃｒｌが１次接地と電気的
にカップルしている必要があるという単純な理由による
ということをついでに指摘しておく。）しかし、チョップ式電源が動作するのを保障する必要が
あるため、集積回路ＣＩＩの電源端子２８は、高抵抗３
０とダイオード３２を介して配電線にも直接接続する。

集積回路ＣＩＩは１次接地に接続しているため、このよ
うにすることが可能である。

これに対し集積回路ＣＩ２は配電線と電気的に絶縁して
いる必要があるため、このようにはできない。チョップ
式電源が正常に稼働し始めるとすぐに、２次巻線ＥＳ３
から出てダイオード２４を通った安定化電圧は、配電線
から出てダイオード３２を通った電圧に勝るようになる
。

次に、集積回路ＣＩＩとＣＩ２の役割を詳しく説明する
。

制御用集積回路ＣＩ２は、コンデンサ２２の端子、即ち
安定化電圧の出力に設けられた分圧器３４から、安定化
すべき電圧の値Ｖ、に関する情報を受は取る。

この情報は、前もって決めた基準値と比較された後、パ
ルス幅変調器に入力される。この変調器は、出力電圧の
値Ｖｓに依存してパルス幅が変化する周期的方形波を発
生する。Ｖｓが小さいほど方形波のパルス幅が大きくな
るという関係がある。

この方形波はチョップ式電源のチョッピング周波数と同
じ周波数である。従って、このチョッピング周波数は、
回路の２次側で発生する。具体的には、このチョッピン
グ周波数は、集積回路ＣＩ２の内部で発生することもあ
るし、図には示していない外部の回路の中で発生するこ
ともある。このチョッピングの周波数は、選択したチョ
ッピング周波数と同じ周波数の鋸歯状電圧信号の形態で
ある。そして、この鋸歯波電圧は、パルス幅変調のため
に周知の方法で使用される。

チョッピング周波数と同じ周波数をもつ可変パルス幅の
方形波は、小変圧器ＴＸの１次巻線３６に供給される。

この１次巻線とは電気的に絶縁されている２次巻線３８
からは、方形波の立上がりや立下りで正パルスや負パル
スを発生する。

制御用集積回路ＣＩ２により位置と周波数が決められる
これらパルスが、制御用集積回路ＣＩＩの入力端子４０
に供給される制御信号である。

変圧器ＴＸはフェライト棒にコイルを何回か巻きつけた
ものである。１次側のコイルと２次側のコイルは互いに
十分能して、チョップ式電源の１次回路と２次回路の間
の絶縁基準が満たされるようにしである。

制御用集積回路ＣＩＩは様々な入力端子を備えている。

これら入力端子のうち、電源端子２８と信号制御端子４
０については既に説明した。電流測定端子４４は電流測
定用小抵抗１８に接続されている。

この端子は、変圧器の励磁状態をモニタする禁止端子で
ある。結局のところ、集積回路の一部となっている必要
があるのだが、技術的理由（かさばる）とか実用上の理
由（使用者が制御することができるという点）で外部に
設けられている回路素子（抵抗、コンデンサ）との接続
を行なうために入力端子が設けである。

集積回路ＣＩＩは、出力端子４６を備えている。

この端子はパワートランジスタＴｐのベースに制御用で
ある。この端子からは、トランジスタＴ。

のオンオフを行なわせる方形波が発生する。

第２図は集積回路ＣＩＩの全体構成図である。

ただし、本発明に関係のある要素のみに限って表示しで
ある。

この集積回路の出力端子４６は、プッシュプル増幅段の
出力である。この役全体を参照番号４８で表わす。この
段は２個の増幅器を備えていることが望ましい。一方は
オン信号を受信し、他方はオフ信号を受信する。オフ信
号は、反転したオン信号を数マイクロ秒遅延させて発生
させる。このような増幅器は現在ではよく知られている
。

オン信号は、フリップフロップ５０から出力される。こ
のフリップフロップは、セット入力端子５２とリセット
入力端子５４をもつ。セット入力端子は、パワートラン
ジスタをオン状態にさせるのに用いる。一方、リセット
端子はオン状態を停止させるのに用いる。

セット入力端子５２（Ｓ）にはＡＮＤゲート５８からの
パルスが入力される。その結果、同時にいくつかの条件
が満たされる時にのみオン状態となる。

これに対し、条件が満足されないとオン状態が禁止され
る。

リセット入力端子５４（Ｒ）には、ＯＲアゲ−６０から
のパルスが入力される。その結果、停止信号がこのゲー
トの入力端子の１つに入力されると直ちにオフ状態（も
ちろんオン状態となったあとで）となる。

第２図のＡＮＤゲート５８は３つの入力端子をもつ。入
力端子の１つには高周波発振器６４の出力６２からの周
期パルスが入力される。他の入力端子は、このパルスの
通過を抑制する働きをもつ。

発振器は電源のチョッピング周期（例えば２０キロヘル
ツ）を決定するのに用いる。発振器６４は、正常動作状
態においては制御信号を用いて同期させるのに対し、始
動時には集積回路ＣＩＩの外にあって、接続端子６６．
６８を通じて巳の集積回路に接続している抵抗値がＲｏ
の抵抗と容量値がＣ。

のコンデンサとによって決まるある自由な周波数で自己
発振を行なう。自由周波数ｆ、は原則として通常のチョ
ッピング周波数よりもわずかに小さい値である。

発振器６４は弛張発振器で、端子４０に正パルスが現わ
れると電圧値がゼロに戻るような鋸歯状電圧を出力端子
７０に発生する。このようなわけで、発振器６４の入力
には、端子４０からの制御信号を受けて、正パルスと負
パルスに分けて整形を行なう分離整形回路７４の出カフ
２が接続されている。従って、分離整形回路７４には出
力が２つある。出カフ２は正パルス用で、出カフ６は負
パルス用である。（正パルス、負パルスという言い方は
、たとえ分離整形回路が出カフ２と７６から同じ符号の
パルスを発生する場合においてもオンパルスとオフパル
スを区別するのにも使用する。）発振器６４には出力が２つある。出カフ０は鋸歯状波を
発生し、出力６２は鋸歯状波がゼロとなるときに短いパ
ルスを発生する。

パルス幅変調器７８には発振器の出カフ０が接続される
一方、本集積回路の接続端子８０に接続された外部抵抗
Ｒ１により調整可能な基準電圧が供給される。変調器７
８は、発振器の信号と同期した方形波を発生する。この
方形波は、最大導通時間Ｔｅ３）１を決める。安全のた
め、この時間を越えるとパワートランジスタがオフ状態
になる必要がある。変調器７８からの方形波はＯＲゲー
ト６０の入力端子の１つに供給される。最大導通時間Ｔ
１．８は外部抵抗Ｒ１を用いて調節することができる。

ここに説明した回路素子類が、集積回路ＣＩＩが正常動
作状態において機能する際の重要な働きをする。以下に
説明する回路素子類は、正常動作状態にない場合、すな
わち電源の始動時の制御を行なうために設けられている
。

超低周波発振器８２は、接続端子８６を通して外部容量
Ｃ２に接続されている。この外部容量を用いて非常に低
い周波数の制御を行なうことができる。

周波数は例えば１ヘルツでもよい。

発振器８２は弛張発振器であり、鋸歯状波を発生する。

この鋸歯状波は、一方では、閾値コンパレータ８８に供
給される。このコンパレータからは、この発振器から発
生した超低周波数の鋸歯状波と同期した方形波を発生さ
せる。しかし、この方形波は鋸歯状波と比べて持続時間
が短い。−この持続時間はコンパレータ８８の閾値によ
り決まる。持続時間は例えば周期の１０％である。しか
し、高周波発振器６４からは多数のパルスからなるバー
ストが超低周波数の周期の１０％の間に出力されて利用
されうるよう、自由発振周波数の周期と比べて持続時間
が長くなっている必要がある。このバーストは、始動サ
イクルの第１部分の間の始動動作を決める。このバース
トのあとには、１周期の残りの９０％の時間持続する休
止期間が続く。

発振器８２は始動にのみ用いられる。制御信号が端子４
０に現われてチョップ式電源が稼動していることを表示
しているときには、発振器は動作が禁止される。このよ
うなわけで、この発振器の禁止制御人力には分離整形回
路７４の出カフ２がフリップフロップ８９を介して接続
されている。このフリップフロップは、出カフ２に現わ
れるパルスに基づいて状態を変える。出カフ２にパルス
がもはや出力されなくなると、発振器６４からの出力６
２によりこのフリップフロップは初期状態にリセットさ
れる。

超低周波発振器からの鋸歯状波は、可変閾値発生回路９
０にも送られる。この回路は、正常動作状態では第１の
値ＶＳ１をもち、始動時には第１の値ＶＳＩと第２の値
の間で周期的に変動する閾値をもつ閾値信号（電源また
は電圧）を発生する゛。

可変閾値発生回路９０から発生した閾値信号は、コンパ
レータ９２の入力に供給される。このコンパレータ９２
のもう一方の端子は既に説明した端子４４に接続されて
いて、パワースイッチを通過する電流の大きさを表わす
信号が入力される。コンパレータ９２の出力はＯＲゲー
ト６０の一入力端子に供給される。従って、このゲート
はパワートランジスタＴ、をオン状態のあとでオフ状態
にする働きをもつ。従って、可変閾値発生回路９０によ
り決められた（固定または可変）閾値を越えるとすぐに
トランジスタＴ、はオフ状態となる。

別の閾値コンパレータ９４の入力端子の１つも電流測定
用端子４４に接続されている。このコンパレータ９４の
もう１つの入力端子には愼３の閾値ＶＳ３を表わす信号
が供給される。第３の閾値ＶＳ３は、可変閾値発生回路
９０により決められる第１の閾電圧ＶＳＩよりも大きな
スイッチ内の電流に対応する。コンパレータ９４の出力
は記憶用フリップフロップ９６を介してＡＮＤゲート５
８の１つの入力に接続されている。従って、パワースイ
ッチ内の電流が第３の閾値ＶＳ３を越える場合に、トラ
ンジスタＴ、がコンパレータ９２によってディスエーブ
ルされず、再びイネーブルされたあと禁止される。

この禁止状態は、フリップフロップ９６が正常動作状態
に対応する初期状態に再び戻るまで続く。

原則として、集積回路Ｃ１ｌに電力が普通に供給されな
くなり、その後再び電力が供給されるときに限りこのリ
セットが行なわれる。例えば、フリップ７０ツブ９６の
リセットはヒステリシスのある閾値コンパレータ９８に
より行なう。このコンパレータは、（端子２８を通して
）この回路に供給される電圧ＶＣＣの部分電圧と基準電
圧の比較を行ない、この基準値より小さい第２の基準値
よりもＶ。０が小さくなった後に最初に第１の基準値を
このＶＣＣが越えるときにフリップフロップをリセット
する（ヒステリシス）。

（端子４０に制御信号があるかどうか、つまり電源が正
常に働いているかどうかの検出を行なう）フリップフロ
ップ８９の出力はＯＲゲート１００の入力の１つに接続
される。この○Ｒアゲートもう１つの入力は、電源の動
作が正常状態になるとすぐにトランジスタＴｐがオン状
態に再び戻るのを禁止する（超低周波数サイクルの９０
％の時間の間の禁止する）ために、コンパレータ８８の
出力に接続されている。

最初の状態では集積回路には電力はまったく供給されて
いない。

電源供給端子２８の電圧はゼロからＶａａまで上昇する
。ｖｏの値は、チョップ式電源が端子２８にＶａａから
そのままの値の電圧を供給しない限りは、Ｖｃｃの定格
通りの値ではなく、ダイオード３２と抵抗３０（第１図
参照）から供給されるより小さな値をもつ。Ｖａａは集
積回路ＣＩＩの全素子がほぼ正常に動作するに十分な電
圧である。Ｖａａはすだ、フリップフロップ９６を再び
初期設定するに十分な電圧である。フリップフロップは
、初期設定し直されるとそれ以後は、パワートランジス
タＴ、がオンになるのをもはや禁止しない。

一方、入力端子４０には制御信号は入力されていない。

この結果、高周波発振器は自由周波数で発振し、超低周
波発振器も同様に発振する。（この超低周波発振器がフ
リップフロップ８９により制御されることはない。何故
なら、このフリップフロップは分離整形回路７４の出カ
フ２の制御信号を受信しないからである）。

超低周波発振器８２とコンパレータ８８とで、超低周波
数で繰返される始動動作の周期的サイクルが決まる。

各サイクルは、コンパレータ８８の出力における持続時
間の短い方形波により決まる第１の部分と、超低周波の
周期の終わりの部分からなる第２の部分とからなってい
る。第１の部分は始動を実際に行なわせる。第２の部分
は、実際に始動しなかった場合の休止の部分である。休
止時間は、パワーの消費を少なくするよう実効動作の持
続時間よりもはるかに長くしである。

サイクルの第１の部分の間は、高周波発振器６４からの
オン信号がＡＮＤゲート５８を通過することが可能にな
る。その後はこの信号の通過が禁止される。高周波発振
器６４の出力６２から出る各パルスはトランジスタＴ、
をオン状態にする。そして、そのトリガパルスのバース
トは、超低周波数の周期の約１０％の時間の間に出力さ
れる。

始動の間は、トランジスタ内の電流は増加する傾向にあ
る。発振器６４から各イネーブルパルスが供給された後
、電流が可変閾値発生回路９０の可変閾値により決まる
閾値を越えると直ちにコンパレータ９２がオン状態を遮
断する。もしこのコンパレータ９２がオン状態を引き起
こさないならば、最大導通時間Ｔａａ＊の終わりに結局
は変調器７８がオン状態を引き起こすことになる。

閾値発生回路は、正常動作状態で、（即ち、超低周波発
振器８２がフリップフロップ８９によりディスエーブル
されるとき）第１の固定閾値ＶＳＩをコンパレータ９２
に供給し、更に、超低周波発振器からの鋸歯状波の関数
として可変閾値を次のような方法で供給する。

−始動サイクルの始めの瞬間（鋸歯状波の開始またはす
ぐ前の鋸歯状波のゼロへの戻り）には、閾値は第１の値
ＶＳ１から、第１の値に対応する電流よりも小さな電流
に対応する第２のＶＳ２へと突然変化する。

続いて、この閾値は（超低周波数の鋸歯状波に駆動され
るおかげで）第２の値から第１の値へと徐々に上昇して
いく。上昇持続時間は、始動方形波の持続時間（即ち、
超低周波周期の約１０％の時間）と一致していることが
望ましい。

この後は、閾値は、その周期の終わりまで第１の値ＶＳ
Ｉにとどまる。しかし、このときにこの回路が始動しな
かった場合には、コンパレータ８８はＯＲゲート１００
を通してＡＮＤゲート５８を閉じさせ、その後の超低周
波周期の残りの期間の間（９０％）パワートランジスタ
がオン状態になることを禁止する。この場合、始動サイ
クルの第２の部分に移行する。第２の部分というのは休
止であって、その間は発振器６４からのパルスがＡＮＤ
ゲート５８を通過することはない。

このようなわけで、始動サイクルは２段階で作用する。

第１は、イネーブルパルスのバーストが出力され（１０
％の時間）、次のサイクルが始まるまでは停止する（９
０％の時間）。第２は、この／（−ストの開電流の制限
閾値が、比較的低い第２の値から、より高い正常値へと
徐々に変化する。

従って、始動時のバースト期間にトランジスタ内、内の
電流のピークの振幅を観測するならば、振幅が第２の値
から第１の値へとほぼ直線的に増加するのを見ることが
できる。このため、単純に最大導通時間ＴＩＩｌａＭを
小さな値から規格の値まで増加させるような場合と比べ
てずつと有効な作用により徐々に始動させる方法が得ら
れる。

うまく始動しない場合には、次のサイクルの第１の部分
で新たにイネーブルパルスのバーストが供給される。（
サイクルはほぼ１秒に１回繰返し、バーストは１００ミ
リ秒持続するということを指摘しでふく。）始動がうまぐいった場合には、制御信号が入力端子４０
に現われる。この信号は分離整形回路７４で整形される
。この信号は、鋸歯状波がゼロに戻るのを妨げるフリッ
プフロップ８９を介して超低周波発振器８２を停止させ
る。さらに、フリップフロップ８９はＯＲゲート１００
を介して、コンパレータ８８により与えられる禁止効果
を無効にする信号を発生する。最終的には、うまく始動
すると直ちに、制御信号は高周波発振器６４を同期させ
る。

発明が解決しようとする問題点以上、始動バーストモードで動作させるのに適したチョ
ップ式電源の制御回路の復習を行なった。

本発明では同じ原理を利用して、上記の始動動作を可能
にしたままで待機モードでの動作を行なわせることを目
的とする。

本発明はさらに、耳に聞こえるノイズのない装置を提供
することを目的とする。

問題点を解決するための手段上記の目的を達成するため、本発明では、始動状態にあ
るか待機状態にあるかに応じて上記のバーストモードか
ら自動的に特殊な２つのモードの一方に切り替わるよう
にする。

始動状態は、待機モードと同様、集積回路ＣＩ２からの
同期信号がないことを特徴とする。しがし、待機モード
では始動命令用のパルスしか用いることができない。例
えば、始動の際にはチョップ式電源に比較的大きな電力
を供給して、特にこのチョップ式電源の変圧器の２次巻
線の整流器の位置に設けられているあらゆる充電用コン
デンサを素早く充電することが必要である。

これに対して待機モードではすべてのコンデンサは既に
充電されているため、単に電荷を維持して遠隔信号受信
装置またはマイクロプロセッサに電力を供給できるよう
になっているだけでよい。

従って、本発明では、集積回路への供給電圧が増加中で
ある（始動状態）か、または一定値になった（待機状態
）ことを自動的に検出する手段が備えられている。これ
に対して制御パルスはこのシステムには供給されない。

上記した本発明の目的、特徴、利点その他は、添付の図
面に記載の実施例に関する以下の説明により明らかにさ
れよう。

実施例第３図では、第１図と同じ要素には同一の参照番号が付
されている。しかし、単純化のため、一般には制御論理
回路に相当する一群の要素５０．５４．５８．９６．１
００を１つのユニット１０１にまとめ、一群の要素９２
．９４．９８を安全回路と呼ばれるユニット１０２にま
とめて示しである。

本発明の制御回路は先に説明した端子２８．８０．８６
に接続されている。端子８０には、抵抗’Ｒｒ　と、先
程の説明には現れなかった抵抗Ｒ２とが接続されている
。抵抗Ｒ１はグラウンドに接続されており、抵抗Ｒ２は
電圧供給端子ＶＣＣに接続されている。端子８６は先の
場合と同様、コンデンサＣ２を介してグラウンドに接続
されている。この端子８６はさらに、コンデンサＣ′２
とコレクタ／エミッタ間が接続されたトランジスタＴ５
との直列接続を介してグラウンドに接続されている。な
お、このトランジスタＴｓのベースはコンデンサＣ６を
介して端子８０に接続されるとともに、コンデンサＣ６
、ダイオードＤ１抵抗Ｒ１の並列接続を介してグラウン
ドに接続されている。

始動状態においては、ＶＣＣがゼロから定格電圧に近い
値まで増加する。直列に接続された抵抗Ｒ２と抵抗Ｒ４
とコンデンサＣｓで決まる時定数により規定される期間
トランジスタＴ、は導通ずる。

コンデンサＣ２と並列なコンデンサＣＩ２は、始動に必
要とされるエネルギを供給する始動バーストを十分に長
い期間にわたって発生させる。これど同時に各バースト
パルスの持続時間を規定する端子８０の電流がより大き
くなるため、単位パルスの持続時間がより長くなる。

一旦システムが稼働し始めた状態でこのシステムを待機
モードにする遠隔命令装置を動作させると、端子４０は
制御パルスを受信するのを停止し、超低周波発振器８２
が動作を開始する。しかし、今度はコンデンサＣ５は導
通せず、各パルスの導通期間は抵抗Ｒ＋　と抵抗Ｒ２に
より決まる。さらに、このシステムを用いる場合には、
抵抗Ｒ２が電圧源ＶＣＣに接続されているために各パル
スの持続時　　。

間がＶＣＣに反比例して変化する結果として、電力を制
御することができることに注目されたい。すなわち、Ｖ
ＣＣが増加すると、これに反比例して導通期間が短くな
る。

当業者であれば、各パルスの導通期間を変化させる代わ
りに、バーストの持続時間をＶｃｃに反比例して変化さ
せることが可能であることがわかろう。

以上に加えて、耳に聞こえるノイズが出ないようにする
には、待機モードで超低周波発振器８２の振動数を大き
くすることが考えられる。実際は、この超低周波発振器
の周波数は配電線から得られた周波数であり、通常は１
４ｋＨｚに近い値である。

この周波数での短パルス列は、特に敏感な耳をもってい
る人には音として聞こえる。このため、待機モードで超
低周波発振器８２の周波数を約３０％増加させる命令を
出すモード検出装置（別のフリップフロップ）をフリッ
プフロップ８９の出力線に設置する。これは、例えば超
低周波発振器８２の共鳴回路に補助抵抗を挿入すること
によって実現可能である。

【図面の簡単な説明】

第１図と第２図は、従来のチョップ式電源の回路図であ
る。第３図は、本発明の制御回路の図である。〔主な参照番号〕１０・・配電線、１２・・フィルタ、１４・・整流器ブリッジ、１６．２２．２６・・コンデンサ、　１８・・小抵抗、
２０．２４．３２・・ダイオード、　２８・・電源入力
、３０・・高抵抗、　　３４・・分圧器、３６・・１次
巻線、　３８・・２次巻線、４０・・制御信号入力、　
４４・・電流測定人力、４６・・出力、　４８・・プッ
シュプル増幅器、５０．８９．９６・・フリップフロッ
プ、５８・　・ＡＮＤゲート、６０・　・ＯＲゲート、６４・・高周波発振器、　７４・・分離整形回路、７８
・・変調器、　８２・・超低周波発振器、８８．９２．
９４・・コンパレータ、９０・・可変閾値発生回路、９８・ψヒステリシスコンパレータ、ＣＩＩ、Ｃ１０・・集積回路、ＥＰ・・１次巻線、ＥＳＩ、ＥＳ２、ＥＳ３・・２次巻線、ＴＡＳＴＸ・・
変圧器ＴＣ・・遠＠操作倍号受信装置

Claims

【特許請求の範囲】

（１）配電線からの電圧を整流した電圧が印加された変
圧器（ＴＡ）の１次巻線の位置に設置された主スイッチ
（Ｔ＿ｐ）を備え、上記１次巻線は、該主スイッチに制
御信号を供給する第１の回路ユニットに接続され、上記
変圧器は、使用回路と、第１の回路ユニットに制御信号
を供給する手段を備える第２の回路ユニットとに整流器
を介して接続された複数の２次巻線を備え、制御スイッ
チ（Ｉ＿１、Ｉ＿２、Ｉ＿３）が上記変圧器（ＴＡ）の
２次巻線の位置に設置された、待機モードにおけるチョ
ップ式電源の制御回路であって、該制御回路は、 ―上記変圧器の２次巻線のうちの１つ（ＥＳ４）に常に
接続されていて、待機モードにおいて上記制御スイッチ
を開放させて上記使用回路内と上記第２の回路ユニット
内の電流通過を遮断する待機モード制御回路（ＴＣ）と
、 ―上記第１の回路ユニットに含まれていて上記主スイッ
チに各バーストの持続時間よりも長時間互いに離れてい
るパルスからなるバースト信号を供給することにより、
上記待機モード制御回路と上記変圧器の２次巻線の整流
器のみに電力を供給する第１の手段とを備えることを特徴とする回路。
（２）制御信号を受けて主スイッチ（Ｔ＿ｐ）をイネー
ブルにする方形波を発生し、該方形波は受信した制御信
号に応じて幅が変化する、待機モードにおけるチョップ
式電源の制御回路であって、該制御回路は、 ―上記制御信号の存在を検出する手段（７４、８９）と
、 ―該検出手段に制御されて、上記制御信号が存在しない
ときには一連の超低周波数の周期的サイクルを発生し、
上記制御信号が存在するときには上記検出手段により禁
止される超低周波発振器（８２）と、 ―各パルスの持続時間を制御する変調器（７８）が接続
されており、上記制御信号が存在しないときに、上記イ
ネーブル方形波を発生するためにチョッピング信号を発
生する高周波発振器（６４）と、―上記各超低周波数周
期的サイクルの内の、該サイクル自体の周期と比較して
短く、かつ、上記高周波発振器の発振周波数の周期に比
較して長い第１の部分の間のみ、上記チョッピング信号
を上記主スイッチに通過させ、上記各超低周波数周期的
サイクルの残りの部分の間はその通過を阻止する禁止手
段（８８）と ―始動状態であるか待機状態であるかに応じてイネーブ
ル期間を変化させる手段（Ｒ＿１、Ｒ＿２、Ｔ＿５、Ｃ
＿２、Ｃ′＿２）とを備えることを特徴とする回路。
（３）上記超低周波発振器（８２）の時定数端子（８６
）が、第１のコンデンサ（Ｃ＿２）を介してグラウンド
に接続された、かつ、この第１のコンデンサと並列な第
２のコンデンサ（Ｃ′＿２）と制御スイッチ（Ｔ＿５）
の直列接続を介してグラウンドに接続され、上記時定数
端子は、上記制御回路への供給電圧（Ｖｃｃ）が増加中
のとき（始動状態）にのみ導通状態になることを特徴と
する特許請求の範囲第２項に記載の回路。
（４）待機モードが検出されたときに上記超低周波発振
器の周波数を増大させる手段を備えることを特徴とする
特許請求の範囲第２項に記載の回路。
（５）上記変調器（７８）への電圧供給端子が分圧点　
（Ｒ＿１、Ｒ＿２）を介して上記供給電圧（Ｖｃｃ）に
接続され、その結果、各パルスの持続時間が上記供給電
圧に反比例することを特徴とする特許請求の範囲第３項
に記載の回路。