JPS63228738A - Formation of bump electrode - Google Patents

Formation of bump electrode

Info

Publication number
JPS63228738A
JPS63228738A JP62063595A JP6359587A JPS63228738A JP S63228738 A JPS63228738 A JP S63228738A JP 62063595 A JP62063595 A JP 62063595A JP 6359587 A JP6359587 A JP 6359587A JP S63228738 A JPS63228738 A JP S63228738A
Authority
JP
Japan
Prior art keywords
layer
bump
bump electrode
thin
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62063595A
Other languages
Japanese (ja)
Other versions
JPH0715907B2 (en
Inventor
Sumiaki Maruyama
丸山 純章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP62063595A priority Critical patent/JPH0715907B2/en
Publication of JPS63228738A publication Critical patent/JPS63228738A/en
Publication of JPH0715907B2 publication Critical patent/JPH0715907B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To prevent the short circuit of a bump electrode and an irregular shape, and to grow a bump layer in an excellent shape by previously removing a foundation layer except a bump electrode section and conforming the thickness of the foundation layer to a chemical etching rate. CONSTITUTION:A metallic thin-layer as a foundation layer 20 is applied onto an element substrate 10, and the thin-layer except a section to which a bump electrode 31 is formed is removed through chemical etching treatment. The thickness of a thin-film to which the composite foundation layer 20 is shaped is selected so as to acquire the relationship of the same magnitude in response to the relation-ship of the magnitude of chemical etching rates to each layer in a photo-etching process. A metallic layer 30 for the bump electrode is grown selectively onto the left layer 20. Consequently, even when the etching rates of each layer in the composite metallic thin-film as the foundation layer differ, the shapes of the end sections of all layers are arranged and all layers can be etched by one process. Accordingly, the short-circuit of the electrode is removed, and the electrode can be grown in an excellent shape.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフリップチップと称される半導体集積回路等で
外部回路との接続用に設けられるバンプ電極の形成方法
であって、該半導体素子基板上の所定の部位に複数の金
属薄層からなる複合下地層を介してバンプ電極を形成す
る方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for forming bump electrodes provided for connection with an external circuit in a semiconductor integrated circuit or the like called a flip chip, the method comprising: The present invention relates to a method of forming a bump electrode at a predetermined location on the top via a composite base layer made of a plurality of thin metal layers.

〔従来の技術〕[Conventional technology]

前述のバンプ電極は種々の半導体素子において外部回路
との接続のために採用されている。とくに半導体集積回
路では外部回路との接続点がふつう数十個あるので、各
接続点をそれぞれワイヤボンディングで外部と接続する
よりは、各接続点にバンプ電極をあらかじめ設けたいわ
ゆるフリップチップとして構成しておき、一工程で外部
回路と接続する方が電子回路装置の組立の手間を大幅に
省くことができ、かつ半導体素子の実装に要する面積も
大幅に縮少することができる。第3図は半導体素子基板
上にバンプ電極を形成するために従来採用されていた方
法の要部を示すものであ1゜同図は例えば集積回路であ
る半導体素子の部分断面であって、同図(alに示すよ
うにトランジスタやダイオードが作り込まれた半導体基
板11上にアルミなどの配線層12と窒化硅素などの絶
縁層13が重ねられ、この絶縁層13にホトエツチング
により明けられた窓を介してそれぞれ別の配線N12a
、12bに導電接触するように金、m、はんだ等からな
るバンプ層30が設けられる。しかし、公知のように配
線層12とバンプ層30との間にはいわゆる下地層を介
在させる要があるので、前述の半導体基板11゜配線層
12および絶縁層13からなる素子基板10の面上にま
ず下地層20を蒸着法やスパック法で被着する。この下
地層はふつう複数の金属薄層からなる複合層であって、
各金属薄層に適する材料としても種々の金属が知られて
いるが、例えば下からTiN 11. PdJl12.
 Au層13の順でいずれもl−以下の薄層で順次被着
される。ついでホトレジストからなるマスク層51でこ
れら金属薄層の上面全体を覆い、バンプ層を設けるべき
部位にホトエツチングにより窓を明けた上で、金属薄層
に接触するようにバンプ層30を電解めっき法等で選択
的に成長させる。これが第3図(alに示された状態で
ある。
The aforementioned bump electrodes are employed in various semiconductor devices for connection with external circuits. In particular, semiconductor integrated circuits usually have dozens of connection points with external circuits, so rather than connecting each connection point to the outside using wire bonding, it is better to configure it as a so-called flip chip in which bump electrodes are provided at each connection point in advance. However, if the electronic circuit device is connected to an external circuit in one step, the effort for assembling the electronic circuit device can be significantly reduced, and the area required for mounting the semiconductor element can also be significantly reduced. Figure 3 shows the main part of a conventional method for forming bump electrodes on a semiconductor element substrate. As shown in Figure (al), a wiring layer 12 made of aluminum or the like and an insulating layer 13 made of silicon nitride are layered on a semiconductor substrate 11 on which transistors and diodes are built, and a window made by photoetching is formed in this insulating layer 13. via separate wiring N12a
, 12b is provided with a bump layer 30 made of gold, m, solder, or the like so as to be in conductive contact with the bumps 30, 12b. However, as is well known, it is necessary to interpose a so-called base layer between the wiring layer 12 and the bump layer 30, so that the semiconductor substrate 11 degrees above the surface of the element substrate 10 comprising the wiring layer 12 and the insulating layer 13 is First, a base layer 20 is deposited by a vapor deposition method or a spackle method. This underlayer is usually a composite layer consisting of several thin metal layers,
Various metals are known as suitable materials for each metal thin layer, for example, TiN 11. PdJl12.
The Au layer 13 is sequentially deposited as a thin layer of 1<-> or less. Next, the entire upper surface of these metal thin layers is covered with a mask layer 51 made of photoresist, a window is formed by photoetching in the area where the bump layer is to be provided, and then the bump layer 30 is formed by electrolytic plating or the like so as to be in contact with the metal thin layer. grow selectively. This is the state shown in FIG. 3 (al).

ついで同図中)に示すように、前のマスク層51を除去
した上で新しく別のマスク層52をホトエツチング法で
バンプ層30のみを覆うようにかぶせ、化学的なエツチ
ング処理によりそれ以外の場所の金属薄層11〜13を
除去し、さらにマスク層52も除去して同図(C)に示
す状態とする。バンプ層30は金や銅の場合は図示の状
態でそのままバンプ電極となり、はんだの場合にはさら
に融解させてバンプ電極とする。なお、前述の複合金属
薄層のエツチング処理では各層の材質がそれぞれ異なる
ので、異なる金属の薄層の除去には異なるエツチング液
を用い、従ってエツチング処理を3回に分けて行なうの
が通例である。
Next, as shown in the figure), after removing the previous mask layer 51, a new mask layer 52 is applied using a photo-etching method so as to cover only the bump layer 30, and other areas are etched using a chemical etching process. The thin metal layers 11 to 13 are removed, and the mask layer 52 is also removed to obtain the state shown in FIG. If the bump layer 30 is made of gold or copper, it becomes a bump electrode as it is in the illustrated state, or if it is made of solder, it is further melted to form a bump electrode. In addition, in the above-mentioned etching process for composite metal thin layers, since the materials of each layer are different, different etching liquids are used to remove the thin layers of different metals, so it is customary to perform the etching process in three steps. .

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、前述のバンプ層30は下地層用の金属薄層と
異なり数十−の厚みにする必要があるので、第3図(a
)の状態から同図(b)の状態にするまでのホトリソグ
ラフィ工程で仕損じが生じやすい、すなわち、前述のよ
うにまずマスク層51をストリッピンダ液で除去した上
で、別のマスク層52としてホトレジストをスピンコー
チングによりバンプ層30および複合金属薄層21〜2
3の全面を覆うように塗布し、その上方から光りを当て
て所定パターンの露光をするわけであるが、バンプ層3
0の厚みが非常に大きいので該パターニング時の露光が
均一に行き届き難い、このため、ついでストリッピンダ
液で複合金属薄層上のマスク層52を除去した後も、除
去すべき部位のマスク層が残ったり、残すべき部位のマ
スク層が除去されてしまったりすることがある。マスク
層の除去に仕残しがあると、その部分の金属薄層が除去
されないから、バンプ電極相互間が残存金属薄層を介し
て短絡されてしまい、逆にマスク層が過剰に除去される
とバンプ層が部分的にエツチングされてしまって、バン
プ電極の大きさが小さくなってしまう、また、バンプ層
の基部の周囲のマスク層の形状が不整になると、エツチ
ング液がバンプ層の下側の金属薄層内に侵入してバンプ
電極の素子基板への密着強度が落ちるので、以後の組立
時に脱落してり使用中に接触不良を生じるなどの問題が
起きやすくなる。さらには、第3図中)に示すバンプ層
の先端のかど部Cでマスク層の厚みが薄くなりやすいの
で、この場合もバンプ層がエツチング液によって浸蝕さ
れやすいことになる。
By the way, unlike the thin metal layer for the base layer, the bump layer 30 described above needs to have a thickness of several tens of mm, so the thickness of the bump layer 30 shown in FIG.
It is easy for defects to occur in the photolithography process from the state shown in ) to the state shown in FIG. Bump layer 30 and composite metal thin layers 21 to 2 are coated with photoresist by spin coating.
The bump layer 3 is coated so as to cover the entire surface of the bump layer 3, and light is applied from above to expose the bump layer 3 in a predetermined pattern.
Since the thickness of the layer 52 is very large, it is difficult to uniformly expose the light during patterning. Therefore, even after the mask layer 52 on the thin composite metal layer is removed using a stripper liquid, the mask layer remains in the areas to be removed. In some cases, the mask layer may be removed in areas that should be left intact. If there is any residue left after removing the mask layer, the thin metal layer in that area will not be removed, resulting in a short circuit between the bump electrodes via the remaining thin metal layer, and conversely, if too much of the mask layer is removed, the thin metal layer will not be removed. If the bump layer is partially etched, reducing the size of the bump electrode, or if the shape of the mask layer around the base of the bump layer becomes irregular, the etching solution may be etched under the bump layer. Since it penetrates into the thin metal layer and reduces the adhesion strength of the bump electrode to the element substrate, problems such as falling off during subsequent assembly and poor contact during use are likely to occur. Furthermore, since the thickness of the mask layer tends to become thinner at the edge C of the bump layer shown in FIG. 3, the bump layer is also likely to be corroded by the etching solution in this case.

本発明はかかる従来技術のもつ問題点を解決して、仕損
じのおそれなしにより確実にバンプ電極を形成できる方
法を得ることを目的とする。
It is an object of the present invention to solve the problems of the prior art and to provide a method that can form bump electrodes reliably without fear of failure.

〔問題点を解決するための手段〕[Means for solving problems]

この目的は本発明によれば、バンプ″I48iの形成を
素子基板上に金属薄層を所定順序で複数層順次被着する
金属薄層被着工程と、該工程で被着された複合金属薄層
面内のバンプ電極を形成すべき部位の下地層のみを残し
て該金r!I4薄層の残余部を化学的なエツチング処理
により除去するホトエツチング工程と、該ホトエツチン
グ工程後に残された下地石工にバンプ1掻用金属層を選
択的に成長させるバンプ層成長工程とを通じて行なうよ
うにし、かつ複合下地層を構成する各金属薄層の厚みを
ホトエツチング工程における該各層に対する化学的エツ
チングレートの大小関係に応じて同じ大小関係となるよ
うに選定することによって達成される。
According to the present invention, the bump "I48i" is formed by a metal thin layer deposition process in which a plurality of metal thin layers are sequentially deposited in a predetermined order on an element substrate, and a composite metal thin layer deposited in this process. A photoetching process in which the remaining part of the gold r!I4 thin layer is removed by chemical etching, leaving only the base layer in the area where the bump electrode is to be formed in the layer plane, and the base masonry remaining after the photoetching process. The bump 1 scratching metal layer is selectively grown through a bump layer growth step, and the thickness of each thin metal layer constituting the composite base layer is determined according to the chemical etching rate for each layer in the photoetching step. This is achieved by selecting the same magnitude relationship accordingly.

〔作用〕[Effect]

本発明においては、従来技術における問題点が厚みが大
なバンプ層形成後に金属FI層の不要部分を除去するた
めのホトリソグラフィ工程を行なうことに起因している
点に着目して、金属FJ[の不要部分を除去した後にバ
ンプ層を形成させることにより前述の課題を基本的に解
決する。すなわち、上記構成にいう金属薄層被着工程で
は素子基板上に下地層としての金属薄層を複数層所定順
序で被着した上で、ただし従来のようにはバンプ層を成
長させない前に、次のホトエツチング工程においてバン
プ電極が設けられる以外の金属薄層の不要部分を化学的
エツチング処理により除去してしまう。その上で次のバ
ンプ層成長工程において前工程で残された下地層の上に
バンプ層を選択成長させるわけであるが、この際の選択
成長用マスク層も前工程における選択エツチング用のマ
スク層もいずれもほとんど高低差のない面上に設ければ
よいので、従来技術におけるようなホトリソグラフィ工
程中の露光の不均一が生じるおそれがなく、正確なパタ
ーニングをすることができる。
The present invention focuses on the fact that the problem in the prior art is that a photolithography process is performed to remove unnecessary portions of the metal FI layer after forming a thick bump layer. The above-mentioned problem is basically solved by forming a bump layer after removing unnecessary portions of the bump layer. That is, in the metal thin layer deposition process mentioned above, after depositing a plurality of metal thin layers as base layers on the element substrate in a predetermined order, but before growing the bump layer as in the conventional case, In the next photo-etching step, unnecessary portions of the thin metal layer other than where the bump electrodes are provided are removed by chemical etching. Then, in the next bump layer growth step, a bump layer is selectively grown on the underlying layer left in the previous step, and the mask layer for selective growth at this time is also the same as the mask layer for selective etching in the previous step. Since all of them need only be provided on a surface with almost no difference in height, there is no risk of non-uniform exposure during the photolithography process as in the prior art, and accurate patterning can be achieved.

このように、本発明方法では厚みの大なバンプ層の成長
工程を金属薄層層の下地層部分以外を除去した後に行な
うことにより、従来技術のもつ難点を基本的に克服でき
るが、実験の結果それたけでは別の問題点があることが
わかった。これを第2図を参照しながら説明する。この
第2図における素子基板10および下地層として金属薄
111121〜23の構成は前の第3図におけると同じ
であり、同図+a+には前述のホトエツチング工程が終
わった状態が示されている。前例と同様に下地層として
の金V4FiI Rは3層構成であるが、この例では後
のバンプ層成長工程でのバンプ層の成長が電解めっき法
によってされるので、その時の電極用に3層中の最下層
であるTiFJ21は前のホトエツチング工程で除去さ
れずに残されている。前工程で除去された上方の2層は
Pd層22とAu層23とであり、その際のエツチング
液は王水であるが、図示のようにPd層22の方のエツ
チングレートが大なのでアンダーカットUが発生してい
る。同図(blはバンプ層成長工程の開始時の状態を示
し、図かられかるように金属薄層22.23の除去用は
マスクI?J41が取り除かれ、逆に金属薄層22.2
3が除去された跡を覆う別のマスク層42が設けられて
、下地層として残された金属薄層22.23の上にバン
プ層30を成長させる準備ができている。
As described above, the method of the present invention basically overcomes the difficulties of the prior art by performing the step of growing a thick bump layer after removing the thin metal layer except for the underlying layer. As a result, it was found that there was another problem. This will be explained with reference to FIG. The structure of the element substrate 10 and the metal thin layers 111121 to 23 as base layers in FIG. 2 is the same as in FIG. As in the previous example, the gold V4FiI R as the base layer has a three-layer structure, but in this example, the bump layer will be grown in the subsequent bump layer growth process by electrolytic plating, so three layers will be used for the electrode at that time. The lowermost layer of TiFJ 21 was left unremoved in the previous photoetching process. The upper two layers removed in the previous process are the Pd layer 22 and the Au layer 23, and the etching solution used at that time is aqua regia, but as shown in the figure, the Pd layer 22 has a higher etching rate, so it is under-etched. Cut U has occurred. In the same figure (bl shows the state at the start of the bump layer growth process, as can be seen from the figure, the mask I?J41 was removed for removing the metal thin layer 22.23, and conversely, the metal thin layer 22.23 was removed.
Another mask layer 42 is provided covering the area where 3 was removed, ready for the growth of the bump layer 30 on top of the thin metal layer 22, 23 left as an underlying layer.

ところが、前のアンダーカットUの上のAu層23のひ
さし部が図でBで示すように曲がりないしはめくれ上が
りを生じる傾向があり、その先端がマスク層42の表面
上に突出してしまうことがある。
However, the eave portion of the Au layer 23 above the previous undercut U tends to bend or curl up as shown by B in the figure, and its tip may protrude above the surface of the mask layer 42. .

このような突出部があると、後のバンプ層成長工程にお
ける電解めっき時に図で30aで示すように偽のバンプ
層が成長するので、バンプ電極の形状が不整になりその
機能が損なわれることがある。
If such a protrusion exists, a false bump layer will grow as shown at 30a in the figure during electrolytic plating in the later bump layer growth process, which may cause the bump electrode to become irregular in shape and impair its function. be.

上のアンダーカットの深さは1μか僅かにそれを越す程
度であるが、それだけでもPd層22とAu層23との
間に図の左右方向の寸法差があると、両層の熱膨張係数
が異なりAu層の厚みも1−以下なので、洗浄後の乾燥
などの100℃前後の加熱時に図示のような曲がりBが
発生しやすい、かかる問題の発生原因はPd1l122
とAu1W 23とのエツチングレートの差にあるから
、両層をそれぞれ別の選択性のあるエツチング液で除去
すればよいのであるが、へ〇層のようにエツチングされ
難いものに適するエツチング液には選択性が乏しく、ど
うしてもPd層に対するエツチングレートの方が高くな
ってしまう。
Although the depth of the upper undercut is 1μ or slightly more than that, if there is a dimensional difference between the Pd layer 22 and the Au layer 23 in the left-right direction in the figure, the thermal expansion coefficient of both layers will change. Since the thickness of the Au layer is different and the thickness of the Au layer is less than 1, bending B as shown in the figure is likely to occur when heated to around 100°C, such as during drying after cleaning.The cause of this problem is Pd1l122
Since there is a difference in etching rate between Au1W23 and Au1W23, both layers can be removed using different etching solutions with different selectivities. Selectivity is poor, and the etching rate for the Pd layer is inevitably higher.

また複合金属薄層の材料の組み合わせを変えることも可
能であるが、下地層に適する材料の別の組みされせにお
いても同様な問題が生じてしまう。
It is also possible to change the combination of materials for the thin composite metal layer, but similar problems will occur even with other combinations of materials suitable for the underlayer.

そこで、本発明ではこの問題解決のための種々の実験の
結果、複合下地層を構成する各金属薄層の厚みをホトエ
ツチング工程における該各層に対する化学的エツチング
レートの大小関係に応じて同じ大小関係となるように選
定する手段を採用するゆすなわち本発明では上の例の場
合、エツチングレートが大なPd層の厚みよりもエツチ
ングレートが小なAu11!iの厚みを小さく選定する
。実験結果ではエツチング液として王水系を用いた場合
、Pd層とAu層の厚みの比は10対lから40対1ま
での間。
Therefore, in the present invention, as a result of various experiments to solve this problem, the thickness of each thin metal layer constituting the composite underlayer is adjusted to have the same size relationship depending on the size relationship of the chemical etching rate for each layer in the photoetching process. In other words, in the case of the above example, the thickness of the Au11 layer, which has a smaller etching rate than the thickness of the Pd layer, which has a higher etching rate, is used in the present invention. The thickness of i is selected to be small. Experimental results show that when aqua regia is used as the etching solution, the ratio of the thickness of the Pd layer to the Au layer is between 10:1 and 40:1.

望ましくは20対1程度に選定するのがよい、この比に
よれば、Au層は従来採用されていた厚みよりもかなり
薄くなるが、その厚みを余り薄くしてしまうと、Au層
として機能が失われることがあるので、その値は50人
を下限とするのが適当である。
It is desirable to select a ratio of about 20:1. According to this ratio, the Au layer will be much thinner than the thickness conventionally used, but if the thickness is made too thin, it will not function as an Au layer. Since there may be cases where the number of people is lost, it is appropriate to set the value at the lower limit of 50 people.

かかる手段および上記の望ましい数値・に対する理論的
Il纏は必ずしも定かでないが、実験および経験の示す
所ではかかる構成により第2図に示したようなアンダー
カットUや曲がりBの発生を防ぐことができ、かつ同一
のエツチング液で前記2層の金属薄層を一工程で同時に
エツチングすることが可能になる。
Although such a means and the theoretical value for the above-mentioned desirable values are not necessarily certain, experiments and experience have shown that such a configuration can prevent the occurrence of undercuts U and bends B as shown in FIG. , and it becomes possible to simultaneously etch the two thin metal layers in one step using the same etching solution.

この手段と前記の本発明の基本構成とを組み合わせるこ
とにより、前記の所期の課題がすべて解決される。
By combining this means with the above-described basic structure of the present invention, all of the above-mentioned intended problems can be solved.

〔実施例〕〔Example〕

以下、第1図を参照しながら本発明の詳細な説明する。 Hereinafter, the present invention will be explained in detail with reference to FIG.

第1図の前の第2図ないし第3図と同一の部分には共通
の符号が付されており、以下の実施例においてもバンプ
電極の下地層20は71層21゜Pd層22およびAu
層23の3層構成であり、またバンプ電極材料としては
はんだが用いられるものとする。
The same parts as in FIGS. 2 and 3 before FIG.
It is assumed that the bump electrode has a three-layer structure including the layer 23, and that solder is used as the bump electrode material.

第1図(alは素子基板lO上に金属薄層被着工程によ
り下地層20が被着され、さらにマスク層41が全面塗
布された状態を示す、前と同様に素子基板lO内では半
導体基板11の上に硅素を僅かに含むアルミが配線層1
2として所定のパターンに蒸着され、その上に被着され
た窒化硅素などの絶縁層13のバンプ電極を設けるべき
個所には、別の配線層12a。
FIG. 1 (al) shows the state in which the base layer 20 has been deposited on the element substrate 1O by the metal thin layer deposition process, and the mask layer 41 has been further coated on the entire surface. The wiring layer 1 is made of aluminum containing a small amount of silicon on top of 11.
2, another wiring layer 12a is deposited in a predetermined pattern, and an insulating layer 13 made of silicon nitride or the like is deposited on the insulating layer 13 at a location where a bump electrode is to be provided.

12bの上面に通じる窓明けがホトエツチングによりな
されているものとする。下地層20内の下の2層である
Ti層21. Pd層22は例えば蒸着法によりそれぞ
れ0.5−程度の厚みに順次全面被着され、ついでその
最上層となる41層23がスパッタ法によりPd層のほ
ぼ1/20の厚みに被着される。マスク層41としては
通常のホトレジストをスピンコードすればよい。
It is assumed that a window leading to the upper surface of 12b is formed by photoetching. The Ti layer 21 , which is the lower two layers in the base layer 20 . The Pd layers 22 are sequentially deposited on the entire surface by, for example, a vapor deposition method to a thickness of about 0.5 mm, and then the top layer 41 layer 23 is deposited by a sputtering method to a thickness of approximately 1/20 of the Pd layer. . The mask layer 41 may be formed by spin-coding ordinary photoresist.

第1図中)はホトエツチング工程後の状態を示し、図示
のようにこの実施例でも下地層中の最下層のrt層は後
の電解めっき時の電橋用にエツチング除去せずに残され
る。前工程後に塗布されたマスク層41はホトリソグラ
フィによる露光後図示のようにストリッピンダ液により
バンプ電極を設ける部分を残して除去される。下地層の
上2層であるPd層22とAuJi23の不要個所の除
去は、王水系のエツチング液を用いて例えば浸漬法で行
なうのがよ(、かつ王水系エツチング液としては通常の
硝酸と塩酸のほか適当な有機酸を加えてエツチングレー
トを若干落としかつサイドエッチ量を少なくした混合液
を用いるのがよい、これによって、エツチング時間が数
十秒程度と管理しやすくなり、また公知のようにこの種
の混酸エツチング液によりTi層をほとんど除去せずに
うま(残すことができる。
(in Figure 1) shows the state after the photo-etching process, and as shown in this example, the lowest rt layer in the underlayer is left without being etched away for use as an electric bridge during electrolytic plating later. After exposure by photolithography, the mask layer 41 applied after the previous step is removed with a stripper liquid, leaving only the portion where the bump electrodes will be provided, as shown in the figure. It is best to remove unnecessary parts of the Pd layer 22 and AuJi layer 23, which are the upper two layers of the underlayer, by using an aqua regia-based etching solution, for example, by dipping. In addition, it is better to use a mixed solution in which an appropriate organic acid is added to lower the etching rate and reduce the amount of side etching.This makes it easier to manage the etching time to about several tens of seconds, and also By using this type of mixed acid etching solution, the Ti layer can be left behind without removing much of it.

また、このエツチング処理時にマスク層41が損なわれ
て余分な場所の下地層がエツチングされることがないよ
う、該マスク層を通常の場合より1.5ないし2倍程度
に厚目に塗布しておくのが望ましい0.このマスク層4
1はホトエツチング工程終了後に除去され、同図(C1
に示すように別のマスク1142が塗布される。
In addition, in order to prevent the mask layer 41 from being damaged and unnecessary etching of the base layer during this etching process, the mask layer is applied approximately 1.5 to 2 times thicker than the normal case. It is preferable to leave it at 0. This mask layer 4
1 is removed after the photo-etching process is completed, and is shown in the same figure (C1
Another mask 1142 is applied as shown in FIG.

第1図TC)はバンプ層成長工程終了後の状態を示す、
新しく塗着されたマスク層42はホトリソグラフィによ
りバンプ層30を成長させるべき部位のみが除去され、
Ti層を一方の電極として通常の電解めっき法によりバ
ンプJI30としてはんだが40n程度の厚みにめっき
される。この際、図の小円Aで囲まれた問題のPd層2
2とAu1i23の端部の様子は、同図(c1)に拡大
して示されたように、両層の端部が前工程でよ(揃って
エツチングされていてAu1i3の浮き上がりや曲がり
がなく、マスク層42によって充分に覆われているので
バンプ層30は正しい形状で成長される。
Figure 1 (TC) shows the state after the bump layer growth process is completed.
The newly applied mask layer 42 is removed by photolithography only in the areas where the bump layer 30 is to be grown.
Using the Ti layer as one electrode, solder is plated to a thickness of about 40 nm as a bump JI30 by a normal electrolytic plating method. At this time, the problem Pd layer 2 surrounded by the small circle A in the figure
As shown in the enlarged figure (c1), the edges of both layers 2 and Au1i23 were etched in the previous process (they were etched together and there was no lifting or bending of Au1i3, The bump layer 30 is grown in the correct shape because it is sufficiently covered by the mask layer 42.

このバンプ層成長工程で本発明方法の要部は終わるので
あるが、マスク層42をストリッピング液で取り除いた
上でTi層に対して選択的にエツチング性の高い弱い弗
酸等でTi層21の上の2層22.23で覆われていな
い部分をエツチングで全て取り除く。この際Au層23
とPd層22はいわばマスク層としての役目を果たす、
バンプ層30が金や銅の場合はそのままハンプ電極とし
て用いられるが、この実施例のようにはんだである場合
は、加熱により溶融させて第1図(dlの状態とする。
The main part of the method of the present invention ends with this bump layer growth step. After removing the mask layer 42 with a stripping liquid, the Ti layer 21 is selectively etched with weak hydrofluoric acid or the like having a high etching property against the Ti layer. All parts not covered by the upper two layers 22 and 23 are removed by etching. At this time, the Au layer 23
The Pd layer 22 serves as a mask layer, so to speak.
If the bump layer 30 is made of gold or copper, it can be used as it is as a hump electrode, but if it is made of solder as in this embodiment, it is melted by heating to form the state shown in FIG. 1 (dl).

この溶融によってバンプ層30はその表面張力により図
示のように先端が丸みをもったハンプ電極31となり、
同時に下II!!層としての3層の金属薄層もはんだ内
に部分的に溶けこんではんだと一体化される。
Due to this melting, the bump layer 30 becomes a hump electrode 31 with a rounded tip as shown in the figure due to its surface tension.
At the same time, lower II! ! The three thin metal layers as a layer also partially dissolve into the solder and become integrated with the solder.

〔発明の効果〕〔Effect of the invention〕

以上の記載からすでに明らかなように、本発明方法にお
いては厚みが大なバンプ層を成長させる前に下地層とし
ての複合金属薄層をバンプ電極を設けるべき部位を除い
てホトエツチング工程においてすべて取り除くようにし
たので、従来のようにホトリソグラフィによるパターニ
ングをバンプ層が高く突出した素子基板に対して行なう
要がなくなり、容易かつ61実なホトリソグラフィによ
るパターニングをした上で金属薄層の不要部分を正確に
除去することができる。これによって、従来起こってい
たようなバンプ電極の相互短絡や形状不整などの問題が
根絶される。さらに、複合下地層を構成する各金属薄層
の厚みをホトエツチング工程における該各層に対する化
学的エッチングL7−トの大小関係に応じて同じ大小関
係となるように選定するようにしたので、下地層として
の複合金属allの各層についてエツチングレートが違
っていても、同じエツチング性を用いて全層を端部の形
状を揃えて一工程で工・ノチングすることができる。こ
の結果バンプ層成長工程のためのマスク層が正しい輪郭
で形成されるので、バンプ層を良好な形状で成長させる
ことができる。
As is already clear from the above description, in the method of the present invention, before growing a thick bump layer, all of the thin composite metal layer as an underlayer is removed in the photo-etching process except for the areas where bump electrodes are to be provided. This eliminates the need to pattern photolithography on element substrates with highly protruding bump layers as in the past, and allows easy and practical photolithography patterning to accurately pattern unnecessary parts of the thin metal layer. can be removed. This eliminates problems such as mutual short circuits and irregular shapes of bump electrodes that have conventionally occurred. Furthermore, since the thickness of each thin metal layer constituting the composite base layer is selected to have the same size relationship according to the size relationship of the chemical etching L7-t for each layer in the photo-etching process, it is possible to Even if the etching rate is different for each layer of the composite metal ALL, it is possible to process and notch all the layers in one step using the same etching property and making the edge shapes uniform. As a result, the mask layer for the bump layer growth process is formed with a correct contour, so that the bump layer can be grown with a good shape.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるハンプ電極の形成方法の実施例の
工程ごとに示す半4体素子の部分断面図、第2図はバン
プ電極用下地層としての複合金属薄層に対するエツチン
グが不整な場合に生しる問題を示すバンプ電極形成部の
部分断面図、第3図は従来技術によるバンプ電極の形成
方法の要部の工程を示す半導体素子の部分断面図である
。図において、 lO:素子基板、11:半導体基板、12a、 12b
:配線層、13:絶縁層、20:下地層、21 : T
i層、22 : Pd層、23:AuJ(5,30;バ
ンプ層、31:バンプ電極、41.42,51,52:
マスク層、である。 第1図
FIG. 1 is a partial cross-sectional view of a half-quad element showing each step of an embodiment of the method for forming a hump electrode according to the present invention, and FIG. 2 is a case in which the etching of a thin composite metal layer as a base layer for a bump electrode is irregular. FIG. 3 is a partial cross-sectional view of a semiconductor device showing the main steps of a conventional bump electrode forming method. In the figure, lO: element substrate, 11: semiconductor substrate, 12a, 12b
: wiring layer, 13: insulating layer, 20: base layer, 21: T
i layer, 22: Pd layer, 23: AuJ (5, 30; bump layer, 31: bump electrode, 41.42, 51, 52:
This is a mask layer. Figure 1

Claims (1)

【特許請求の範囲】 1)半導体素子基板上の所定の部位に複数の金属薄層か
らなる複合下地層を介して外部回路との接続のためのバ
ンプ電極を形成する方法であって、素子基板上に金属薄
層を所定順序で複数層順次被着する金属薄層被着工程と
、該工程で被着された複合金属薄層面内のバンプ電極を
形成すべき部位の下地層のみを残して該金属薄層の残余
部を化学的なエッチング処理により除去するホトエッチ
ング工程と、該ホトエッチング工程後に残された下地層
上にバンプ電極用金属層を選択的に成長させるバンプ層
成長工程とを含み、複合下地層を構成する各金属薄層の
厚みをホトエッチング工程における該各層に対する化学
的エッチングレートの大小関係に応じて同じ大小関係と
なるように選定することを特徴とするバンプ電極の形成
方法。 2)特許請求の範囲第1項記載の方法において、下地層
を構成する金属薄層としてPd層とその上に被着される
Au層とが含まれ、ホトエッチング工程における化学的
エッチング処理に王水系エッチング液が用いられ、Pd
層とAu層との厚みの比が10対1から40対1の間に
選定されたことを特徴とするバンプ電極の形成方法。 3)特許請求の範囲第2項記載の方法において、Pd層
とAu層との厚みの比がほぼ20対1に選定されたこと
を特徴とするバンプ電極の形成方法。 4)特許請求の範囲第2項記載の方法において、Au層
の厚みが50Å以上に選定されたことを特徴とするバン
プ電極の形成方法。 5)特許請求の範囲第2項記載の方法において、王水系
エッチング液として硝酸と塩酸と有機酸との混合液が用
いられることを特徴とするバンプ電極の形成方法。
[Scope of Claims] 1) A method for forming bump electrodes for connection with external circuits at predetermined locations on a semiconductor element substrate via a composite base layer made of a plurality of thin metal layers, the method comprising: A thin metal layer deposition process in which multiple thin metal layers are sequentially deposited in a predetermined order on top of the composite metal thin layer, and only the base layer is left in the area where the bump electrode is to be formed within the surface of the composite metal thin layer deposited in this process. A photo-etching step in which the remaining portion of the metal thin layer is removed by chemical etching treatment, and a bump layer growth step in which a bump electrode metal layer is selectively grown on the base layer left after the photo-etching step. Formation of a bump electrode characterized in that the thickness of each thin metal layer constituting the composite base layer is selected so as to have the same size relationship according to the size relationship of chemical etching rates for each layer in the photoetching process. Method. 2) In the method according to claim 1, the thin metal layer constituting the base layer includes a Pd layer and an Au layer deposited thereon, and the chemical etching process in the photoetching process is easy. A water-based etching solution is used, and Pd
A method for forming a bump electrode, characterized in that the ratio of the thickness of the layer to the Au layer is selected between 10:1 and 40:1. 3) A method for forming a bump electrode according to claim 2, characterized in that the ratio of the thicknesses of the Pd layer and the Au layer is approximately 20:1. 4) A method for forming a bump electrode according to claim 2, characterized in that the thickness of the Au layer is selected to be 50 Å or more. 5) A method for forming a bump electrode according to claim 2, wherein a mixed solution of nitric acid, hydrochloric acid, and an organic acid is used as the aqua regia-based etching solution.
JP62063595A 1987-03-18 1987-03-18 Method of forming bump electrode Expired - Lifetime JPH0715907B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62063595A JPH0715907B2 (en) 1987-03-18 1987-03-18 Method of forming bump electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62063595A JPH0715907B2 (en) 1987-03-18 1987-03-18 Method of forming bump electrode

Publications (2)

Publication Number Publication Date
JPS63228738A true JPS63228738A (en) 1988-09-22
JPH0715907B2 JPH0715907B2 (en) 1995-02-22

Family

ID=13233779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62063595A Expired - Lifetime JPH0715907B2 (en) 1987-03-18 1987-03-18 Method of forming bump electrode

Country Status (1)

Country Link
JP (1) JPH0715907B2 (en)

Also Published As

Publication number Publication date
JPH0715907B2 (en) 1995-02-22

Similar Documents

Publication Publication Date Title
JPS63228738A (en) Formation of bump electrode
JPS6112047A (en) Manufacture of semiconductor device
JPH03101234A (en) Manufacture of semiconductor device
JP2721580B2 (en) Method for manufacturing semiconductor device
JPH0697663B2 (en) Method for manufacturing semiconductor device
JPS63122248A (en) Manufacture of semiconductor device
JPH03101233A (en) Electrode structure and its manufacture
JPS6348427B2 (en)
JP2006120803A (en) Semiconductor device and manufacturing method therefor
JPS5815254A (en) Manufacture of semiconductor element
JP2734585B2 (en) Method for manufacturing semiconductor device
JP2985426B2 (en) Semiconductor device and manufacturing method thereof
JP2874184B2 (en) Method for manufacturing semiconductor device
JPH0974096A (en) Formation of terminal electrode for solder bump mounting
JPH03190240A (en) Manufacture of semiconductor device
JPH01187949A (en) Manufacture of semiconductor device
JPH04217323A (en) Manufacture of bump electrode for semiconductor device
JPH04217324A (en) Manufacture of semiconductor device
JPH01238044A (en) Semiconductor device
JPS62136857A (en) Manufacture of semiconductor device
JPH0334675B2 (en)
JPH02138740A (en) Manufacture of semiconductor device
JPH0715909B2 (en) Method for manufacturing semiconductor device
JPS61225839A (en) Forming method for bump electrode
JP3074760B2 (en) Metal bump forming method