JPS63225127A - Real time waveform observation instrument - Google Patents

Real time waveform observation instrument

Info

Publication number
JPS63225127A
JPS63225127A JP5987887A JP5987887A JPS63225127A JP S63225127 A JPS63225127 A JP S63225127A JP 5987887 A JP5987887 A JP 5987887A JP 5987887 A JP5987887 A JP 5987887A JP S63225127 A JPS63225127 A JP S63225127A
Authority
JP
Japan
Prior art keywords
input data
display
screen
address
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5987887A
Other languages
Japanese (ja)
Inventor
Masanobu Machida
町田 正信
Kiyoto Tezuka
手塚 清登
Yasuyuki Karasawa
康之 柄沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki Denki KK
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki Denki KK, Hioki EE Corp filed Critical Hioki Denki KK
Priority to JP5987887A priority Critical patent/JPS63225127A/en
Publication of JPS63225127A publication Critical patent/JPS63225127A/en
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Indicating Measured Values (AREA)

Abstract

PURPOSE:To perform a high speed screen scroll and enable a transition point indicative of the latest input data of a waveform to be observed by changing start address and input data destination address to the subsequent addresses to be set. CONSTITUTION:Input data taken in from an A/D converter 12 at every display partitioned sectional region of one screen along time series are sequentially written in input data writing means 15. Then, readout address setting means 17 sets the start address of one screen read out from a display memory 16 for a display controller 18. An input data destination address B included in one screen is set for the memory 16 and, after the display of the whole input data in a prescribed memory partitioned region determined by the address B is terminated, the start address previously set and the address B are changed to the subsequent addresses to be set. By repeating resetting in the same manner, the input data are read out from the memory 16 by the controller 18 and the input data can be sequentially displayed 22 at every display partitioned sectional region on one screen.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電圧、電流、その他の入力データを示す波形を
画面に高速スクロールで表示する実時間波形観測装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a real-time waveform observation device that displays waveforms representing voltage, current, and other input data on a screen in high-speed scrolling.

従来の技術 先に、本出願人は昭和62年3月10日付で[モニター
付実時間波形記録計]を特許出願している。この波形記
録計ではCRT等の表示装置に、A−D変換器等によっ
て得られた電圧、電流、その他の入力データを波形表示
し、そのモニターされる波形を記録装置における記録紙
上の波形が流れるように形成されるのと同様に、スクロ
ール(画面の連続的な平行移動)によって連続的に表示
させている。即ち、この画面スクロールでは画面の一辺
付近におる1ドツト表示用の縦1ライン分に入力データ
を時系列に沿って順次表示させながら、それを相対する
辺に向って縦1ライン分ずつ順次シフトさせるという処
理を画面に表示された全ての入力データに対して繰り返
し行なっている。このような1ライン毎の画面スクロー
ルにすると、画面上でモニターされる波形の動きはスム
ーズに見える。
Prior to the prior art, the applicant filed a patent application on March 10, 1986 for a real-time waveform recorder with monitor. In this waveform recorder, the voltage, current, and other input data obtained by an A-D converter are displayed as waveforms on a display device such as a CRT, and the waveforms on the recording paper in the recording device flow as the monitored waveforms. It is displayed continuously by scrolling (continuous parallel movement of the screen). In other words, in this screen scrolling, input data is sequentially displayed in chronological order on one vertical line for displaying one dot near one side of the screen, and then shifted one vertical line at a time toward the opposite side. This process is repeated for all input data displayed on the screen. When the screen is scrolled line by line like this, the movement of the waveform monitored on the screen appears smooth.

発明が解決しようとする問題点 しかしながら、そのようなシフトを画面中に表示された
各ライン毎の入力データに対して全て行なうと、シフト
にかなりの時間を費してしまう。
Problems to be Solved by the Invention However, if such a shift is performed for each line of input data displayed on the screen, a considerable amount of time will be spent on the shift.

このため、他の処理も遅くなってしまい、結果的にA−
D変換器からの入力データの取り込み速度を落さなけれ
ばならず、高速現象を捕えられなくなる。
As a result, other processing becomes slow, resulting in A-
The speed of input data from the D converter must be slowed down, making it impossible to capture high-speed phenomena.

本発明はこのような従来の問題点に着目してなされたも
のでおり、高速な画面スクロールを行なうと共に、波形
の最新入力データを示す推移点の観測に適した実時間波
形観測装置を提供することを目的とする。
The present invention has been made by focusing on such conventional problems, and provides a real-time waveform observation device that performs high-speed screen scrolling and is suitable for observing transition points indicating the latest input data of the waveform. The purpose is to

問題点を解決するための手段 上記目的を達成するための手段を、以下本発明を明示す
る第1図を用いて説明する。
Means for Solving the Problems Means for achieving the above object will be explained below using FIG. 1 which clearly shows the present invention.

この実時間波形観測装置は入力チャンネル1Qに備えた
入力データをアナログデータからデジタルデータに変換
するA−D変換器12と、入力データを書き込む表示用
メモリ16と、表示用メモリ16の入力データを読み出
して表示制御を行なう表示用コントローラ18と、表示
用コントローラ18の制御に従って、入力データをスク
ロールで表示する表示装置22とを備え、そのA−D変
換器12と表示用メモリ16間にはA−D変換器12か
ら時系列に沿って入力データを一画面の表示区分領域毎
に取り込み、表示用メモリ16の各入力データ転送先ア
ドレスによって決定される所定記憶区分領域に順次書き
込みを行なう入力データ書込手段15を設け、更にこの
入力データ書込手段15と表示用コントローラ18間に
、表示用コントローラ18に対しては表示用メモリ16
から読み出す一画面の、スタートアドレスを設定し、表
示用メモリ16に対してはその一画面に含まれる入力デ
ータ転送先アドレスを設定すると共に、その入力データ
転送先アドレスによって決定される所定記憶区分領域に
おける全ての入力データの表示が終了したら、先に設定
したスタートアドレスと入力データ転送先アドレスとを
それぞれ次の順番におるアドレスに変更して設定し、以
後同様に再設定を繰り返して行なう読出しアドレス設定
手段17を設けるものである。
This real-time waveform observation device includes an A-D converter 12 for converting input data provided in input channel 1Q from analog data to digital data, a display memory 16 for writing the input data, and an input data in the display memory 16. It is equipped with a display controller 18 that performs reading and display control, and a display device 22 that scrolls and displays input data under the control of the display controller 18. - The input data is taken in from the D converter 12 in time series for each display segmented area of one screen, and is sequentially written into a predetermined storage segmented area determined by each input data transfer destination address of the display memory 16. A writing means 15 is provided, and a display memory 16 for the display controller 18 is provided between the input data writing means 15 and the display controller 18.
The start address of one screen to be read from is set, the input data transfer destination address included in the one screen is set for the display memory 16, and a predetermined storage partition area determined by the input data transfer destination address is set. When all the input data has been displayed, change the start address and input data transfer destination address that were set earlier to the next address in order, and then set the read address again. A setting means 17 is provided.

作用 上記手段は次のように作用する。action The above means works as follows.

入力データ書込手段15が表示用メモリ16の各入力デ
ータ転送先アドレスによって決定される所定記憶区分領
域に、A−D変換器12から時系列に沿って一画面の表
示区分領域毎に取り込んだ入力データを順次書ぎ込み、
読出しアドレス設定手段17が表示用コントローラ18
に対しては表示用メモリ16から読み出す一画面のスタ
ートアドレスを設定し、表示用メモリ16に対してはそ
の一画面に含まれる入力データ転送先アドレスを設定す
ると共に、その入力データ転送先アドレスによって決定
される所定記憶区分領域における全ての入力データの表
示が終了したら、先に設定したスタートアドレスと入力
データ転送先アドレスとをそれぞれ次の順番にあるアド
レスに変更して設定し、以後同様に再設定を轡り返して
行なうと、表示用コントローラ18で各入力データを表
示用メモリ16から読み出し、一画面で順次表示区分領
域毎に入力データを表示させることができる。
The input data writing means 15 imports the input data from the A-D converter 12 in chronological order for each display segment area of one screen into a predetermined storage segment area determined by each input data transfer destination address of the display memory 16. Write input data sequentially,
The read address setting means 17 is the display controller 18
For the display memory 16, set the start address of one screen to be read from the display memory 16, set the input data transfer destination address included in that one screen for the display memory 16, and set the input data transfer destination address according to the input data transfer destination address for the display memory 16. When all the input data has been displayed in the determined predetermined storage partition area, change and set the start address and input data transfer destination address set earlier to the next address in the order, and then repeat the settings again in the same manner. By repeating the settings, the display controller 18 reads each input data from the display memory 16, and the input data can be sequentially displayed in each display section on one screen.

このため、表示用コントローラ18の能力に応じた高速
の画面スクロールを行なっても、入力データは表示区分
領域毎に次々と表示されていく。
Therefore, even if the screen is scrolled at a high speed according to the capability of the display controller 18, the input data is displayed one after another in each display segment area.

実施例 以下、添付図面に基づいて、本発明の詳細な説明する。Example Hereinafter, the present invention will be described in detail based on the accompanying drawings.

第2図は本発明の一実施例による実時間波形観測装置を
示すブロック図である。図中、10は電圧、電流、電力
等のアナログ入力信@Siを送るチャンネル、12はそ
のチャンネル10に介在し、入力データをアナログデー
タからデジタルデータに変換するA−D変換器である。
FIG. 2 is a block diagram showing a real-time waveform observation device according to an embodiment of the present invention. In the figure, 10 is a channel for sending analog input signals @Si such as voltage, current, and power, and 12 is an A-D converter that is interposed in the channel 10 and converts input data from analog data to digital data.

このA−D変換器12には例えば8ビツトのものを用い
る。なお、8ビツトならA−D変換器12から取り込ん
だ入力データは0O−FFH(16進数で示している)
の値のいずれかになる。14は入力データを実時間波形
で表示するのに必要な処理を行なうCPUを備えた装置
である。この装置14には入力データを書き込む表示用
メモリ例えばVRAM (V ideoRAM)16、
その表示用メモリ16から入力データを読み出して表示
制御を行なう表示用コントローラ例えばCRTC18、
入力データを印字で記録する記録装置例えばドツト・プ
リンタ20等がそれぞれ接続されている。22は表示用
コントローラ18の制御に従って、入力データをスクロ
ールで表示する表示装置例えばラスクスキャン型CRT
 (ブラウン管)である。この表示装置22はLCD 
(液晶ディスプレイ)でも良い。
For example, an 8-bit converter is used for this A-D converter 12. In addition, if it is 8 bits, the input data taken in from the A-D converter 12 is 00-FFH (shown in hexadecimal).
can be one of the values. 14 is a device equipped with a CPU that performs processing necessary to display input data as a real-time waveform. This device 14 includes a display memory for writing input data, such as a VRAM (Video RAM) 16;
A display controller, for example, a CRTC 18, which reads input data from the display memory 16 and performs display control;
A recording device such as a dot printer 20 for recording input data in print is connected to each of them. Reference numeral 22 denotes a display device that scrolls and displays input data under the control of the display controller 18, such as a rask scan type CRT.
(Cathode ray tube). This display device 22 is an LCD
(Liquid crystal display) is also fine.

なお、このような入力データの実時間波形の観測には画
面を簡単に利用できる表示装置22があれば良く、必ず
しも記録装置20は必要でない。上述したCPUを備え
る装置14には例えばCPU(中央処理装置)24、R
OM(読出し専用メモリ)26、RAM (i出し書込
み可能メモリ)28、入出力ポート30、パスライン3
2等から構成されているマイクロコンピュータを用いる
。そのCPU24はマイクロコンピュータの中心となる
頭脳部に相当し、プログラムの命令に従って、全体に対
する制御を実行すると共に、算術、論理演算を行ない、
その結果も一時的に記憶する。又、周囲装置に対しても
制御を行なっている。ROM26にはレコーダ全体の性
能を向上ざぜるための制御プログラム、入力データの実
時間波形表示処理プログラム等が格納されている。又、
RAM28はCPU24の演算結果のデータ等を記憶す
るが、電圧や電流等の入力データを一時的に記憶するバ
ッフ7メモリともなっている。入出力ポート30にはA
−D変換器12や操作スイッチ(図示なし)、記録装置
20等が接続されている。パスライン30はそれらを接
続するためのアドレスバスライン、データバスライン、
制御パスライン等を含み、表示用メモリ16、表示用コ
ントローラ18とも結合している。又、上述した記録装
置20となるドツト・プリンタとしてライン型サーマル
記録ヘッドを備えたドツト・マトリックスプリンタを用
いると、A−D変換器12から取り込んだ入力データを
そのサーマルヘッドに合せて変換した後、第3図に示す
ようにドツトで波形を印字することができる。但し、3
4はサーマルヘッド、36は記録紙、38は波形、及び
矢印は記録紙36の移動方向である。なお、サーマルヘ
ッド34には1ラインに沿って、1からX番まで入力デ
ータの量を示すドツト位置がある。
Note that for observing the real-time waveform of such input data, it is sufficient to have a display device 22 that can easily use a screen, and the recording device 20 is not necessarily required. The device 14 equipped with the above-mentioned CPU includes, for example, a CPU (central processing unit) 24, R
OM (read-only memory) 26, RAM (i-output writable memory) 28, input/output port 30, pass line 3
A microcomputer consisting of 2 etc. is used. The CPU 24 corresponds to the central brain part of a microcomputer, and according to program instructions, executes overall control and performs arithmetic and logical operations.
The results are also temporarily stored. It also controls surrounding devices. The ROM 26 stores a control program for improving the overall performance of the recorder, a real-time waveform display processing program for input data, and the like. or,
The RAM 28 stores data such as calculation results of the CPU 24, but also serves as a buffer 7 memory that temporarily stores input data such as voltage and current. Input/output port 30 has A
A -D converter 12, an operation switch (not shown), a recording device 20, etc. are connected. The path line 30 is an address bus line, a data bus line, and a data bus line for connecting them.
It includes a control path line and the like, and is also coupled to the display memory 16 and the display controller 18. Furthermore, if a dot matrix printer equipped with a line-type thermal recording head is used as the dot printer serving as the recording device 20 described above, the input data taken in from the A-D converter 12 can be converted to match the thermal head. , a waveform can be printed with dots as shown in FIG. However, 3
4 is a thermal head, 36 is a recording paper, 38 is a waveform, and an arrow is a moving direction of the recording paper 36. The thermal head 34 has dot positions along one line from number 1 to number X indicating the amount of input data.

次に本実施例の動作を説明する。Next, the operation of this embodiment will be explained.

第4図及び第5図は入力データに対する実時間波形表示
処理プログラムの1例を示すP1〜P1゜のステップか
ら成るフローチャートである。第6図は表示用メモリ(
点線の枠内は8ビツトから成る各アドレスを示す)と表
示装置の画面(実線の枠で示す)との対応関係を示す説
明図である。このプログラムを実行するには、先ずPl
で、5T−ADRをa、DT−ADRen、BITを7
、C0UNT@0にそれぞれ初期設定する。これらの5
T−ADR,DT−ADR,BIT、C0UNTはいず
れも変数名(データの記憶場所を示す名前)であり、5
T−ADRは表示用コントローラ18が表示用メモリ1
6から読み出す一画面のスタートアドレス、DT−AD
Rはその一画面に含まれる入力データ転送先アドレス、
BITはそのDT−ADRのビット、C0UNTはその
ビットカウントをそれぞれ表わしている。初期設定後、
D T −* A D Rの縦方向の表示用メモリ16
の内容をクリアする。なお、5T−ADRとDT−AD
Rとは一画面における左右両上端付近に対応させる。次
にP2で、A−D変換器12から時系列に沿って入力デ
ータを一画面の表示区分領域例えば1ライン分毎に取り
込み、バッファメモリ(RAM)28に書き込んだ後、
そのバッファメモリ28内のデータを記録装置20に転
送し、印字する。
4 and 5 are flowcharts consisting of steps P1 to P1° showing an example of a real-time waveform display processing program for input data. Figure 6 shows the display memory (
This is an explanatory diagram showing the correspondence between each address (indicated by a dotted line frame) consisting of 8 bits) and the screen of a display device (indicated by a solid line frame). To run this program, first
So, 5T-ADR is a, DT-ADRen, BIT is 7
, C0UNT@0, respectively. These 5
T-ADR, DT-ADR, BIT, and C0UNT are all variable names (names indicating data storage locations), and 5
In T-ADR, the display controller 18 is the display memory 1.
Start address of one screen read from 6, DT-AD
R is the input data transfer destination address included in that one screen,
BIT represents the bit of the DT-ADR, and C0UNT represents the bit count. After initial settings,
D T -* A D R vertical display memory 16
Clear the contents of. In addition, 5T-ADR and DT-AD
R corresponds to the vicinity of both the left and right upper ends of one screen. Next, at P2, the input data is taken in from the A-D converter 12 in time series for each display segment area of one screen, for example, every line, and is written into the buffer memory (RAM) 28, and then
The data in the buffer memory 28 is transferred to the recording device 20 and printed.

次にP3で、バッフ7メモリ28から入力データを読み
出し、表示用メモリ16のDT−ADRの所定記憶区分
領域に当るビット目(BITが7の場合にはそのアドレ
スに含まれる最上位ビットに代表される1ビツトライン
)の縦方向にデータを転送し、入力データの対応位置に
書き込みを行なう。表示用コントローラ18は表示用メ
モリ16から一定周期で入力データを読み出して表示制
御を行ない、表示装置22の画面上に表示させる(第7
A図)。その際、入力データは全て表示用コントローラ
18によって読み込まれて一画面で表示される。次にP
4で、C0UNTに1を加算してP5へ行く。P5では
、C0UNTが<16か、又は≧16かを判定する。こ
こでC0UNTを16で判定するのは、使用している表
示用コントローラ18のスタートアドレスを変更させる
と、16ドツトライン分シフトするようなコントローラ
をたまたま使っているからである。よって、スタートア
ドレスを変更させた時、8ビツトライン分シフトするよ
うなコントローラを使えば、C0UNTは8で判定する
ことになる。く16の場合にはP へ行く。P6では、
BITから1を減算してP7へ行く。P7では、BIT
が≧Oか、又は、くOかを判定する。≧Oの場合には、
DT・ADRの最下位ビットに代表される1ビツトライ
ンまでP2〜P7の各ステップを繰り返し、各データ転
送とその表示とを全て行なう(第7B図)。
Next, in P3, the input data is read from the buffer 7 memory 28, and the bit corresponding to the predetermined storage section area of DT-ADR of the display memory 16 (if BIT is 7, the most significant bit included in that address The data is transferred in the vertical direction of one bit line (one bit line) and written to the position corresponding to the input data. The display controller 18 reads input data from the display memory 16 at regular intervals, performs display control, and displays the data on the screen of the display device 22 (7th
Figure A). At that time, all input data is read by the display controller 18 and displayed on one screen. Then P
4, add 1 to COUNT and go to P5. At P5, it is determined whether C0UNT is <16 or ≧16. The reason why C0UNT is determined to be 16 is because the display controller 18 in use happens to have a controller that shifts by 16 dot lines when the start address is changed. Therefore, if you use a controller that shifts by 8 bit lines when changing the start address, C0UNT will be determined as 8. If the number is 16, go to P. At P6,
Subtract 1 from BIT and go to P7. In P7, BIT
Determine whether ≧O or ≧O. If ≧O,
Each step of P2 to P7 is repeated up to one bit line represented by the least significant bit of DT/ADR, and all data transfer and display thereof are performed (FIG. 7B).

P7で、くOと判定されたらP8へ行く。P8では、D
T−ADRを次の順番にある隣りのアドレスに設定した
後、そのDT−ADRの縦方向の表示用メモリ16の内
容をクリアする。次にP9で、BITを7に設定し、再
度P2〜P7の各ステップを繰り返して行なう(第7C
図)。このようにして、設定された一画面の5T−AD
Rとその一画面に含まれるDT−ADRに関し、その一
画面における入力データの表示が全て終了すると、P5
では≧16と判定される。次にPloで、DT・ADR
を更に次の順番にある隣りのアドレスに設定した後、そ
のDT−ADRの縦方向の表示用メモリ16の内容をク
リアする。次にPllで、ST・ADRに1を加算し、
次の順番にある1つ置いた隣りのアドレスに設定する。
If it is determined to be O at P7, go to P8. At P8, D
After setting the T-ADR to an adjacent address in the following order, the contents of the vertical display memory 16 of that DT-ADR are cleared. Next, in P9, set BIT to 7, and repeat each step of P2 to P7 again (7th C).
figure). In this way, one screen of 5T-AD set
Regarding R and DT-ADR included in that one screen, when the display of all input data on that one screen is completed, P5
Then, it is determined that ≧16. Next, in Plo, DT/ADR
is further set to an adjacent address in the next order, and then the contents of the vertical display memory 16 of that DT-ADR are cleared. Next, use Pll to add 1 to ST・ADR,
Set it to the next address in the next order.

即ち、画面を左に2番地(16ビツト)分、スクロール
させる(第7D図)。次にPI3でBITを7に、C(
]JNTをOにそれぞれ設定し、次の画面で入力データ
の表示を行なう(第7E図)。ここまでの入力データの
取り込みの概略を記録紙と画面に、それぞれドツト単位
で対応させて各過程毎に表示したのが第7図である。そ
のへ図中、40,42は記録紙と画面上の対応する1ド
ツトであり、矢印はその後のドツトの各過程における推
移を示している。
That is, the screen is scrolled to the left by two addresses (16 bits) (Figure 7D). Next, set BIT to 7 on PI3, and set C(
]JNT is set to O, and the input data is displayed on the next screen (Figure 7E). FIG. 7 shows an outline of the input data input up to this point, which is displayed on the recording paper and on the screen in dot-by-dot correspondence for each process. Furthermore, in the figure, numerals 40 and 42 indicate corresponding dots on the recording paper and the screen, and the arrows indicate the subsequent transitions of the dots in each process.

以上のような入力データに対する処理を繰り返して行な
うと、表示装置22で画面を高速にスクロールさせるこ
とができる。このような高速スクロールを行なうには表
示用コントローラ18に、高速スクロールの機能を備え
たものを採用する。なお、表示用コントローラにそのよ
うな高速スクロールの機能がなければソフトウェアで補
ってやればよい。この結果、画面上に表示される波形の
動きはスムーズとなり、高速現象を捕えて、波形の最新
入力データを示す推移点の観測に好適となる。
By repeatedly performing the above-described processing on input data, the screen on the display device 22 can be scrolled at high speed. In order to perform such high-speed scrolling, the display controller 18 is equipped with a high-speed scrolling function. Note that if the display controller does not have such a high-speed scrolling function, it may be supplemented by software. As a result, the movement of the waveform displayed on the screen becomes smooth, making it suitable for capturing high-speed phenomena and observing transition points indicating the latest input data of the waveform.

囚みに、高速スクロールのみではそのスクロールは8ド
ツト単位や16ドツト単位、即ちアドレス単位となり、
第8図(第7図の対応図)に示すように画面の表示に遅
れがあり、波形の最新入力データの観測に不都合である
However, if only high-speed scrolling is used, the scrolling will be in 8-dot units or 16-dot units, that is, in address units.
As shown in FIG. 8 (corresponding diagram to FIG. 7), there is a delay in displaying the screen, which is inconvenient for observing the latest waveform input data.

発明の詳細 な説明した本発明によれば、画面上に表示される入力デ
ータを示す波形の動きはスムーズとなり、高速現象を捕
えて、波形の最新入力データを示す推移点を直ちに観測
することができる。
According to the present invention described in detail, the movement of the waveform representing input data displayed on the screen becomes smooth, and it is possible to capture high-speed phenomena and immediately observe the transition point of the waveform representing the latest input data. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による実時間波形観測装置を示すブロッ
ク図である。 第2図は本発明の一実施例による実時間波形観測装置を
示すブロック図でおる。 第3図は同実施例で採用した記録装置による入力波形の
記録状態を示す説明図である。 第4図及び第5図は同実施例で採用した入力データに対
する波形表示処理プログラムのフローチヤードである。 第6図は同実施例で採用した表示用メモリと表示装置の
画面との対応関係を示す説明図である。 第7図は同実施例における入力データをドツトで対応表
示した説明図である。 第8図は、高速スクロールのみの第7図に対応する参考
図である。 10・・・入力ヂャンネル 12・・・A−D変換器1
4・・・CPUを備えた装置 15・・・入力データ書
込手段 16・・・表示用メモリ 17・・・読出しア
ドレス設定手段 18・・・表示用コントローラ 22
・・・表示装置
FIG. 1 is a block diagram showing a real-time waveform observation device according to the present invention. FIG. 2 is a block diagram showing a real-time waveform observation device according to an embodiment of the present invention. FIG. 3 is an explanatory diagram showing the recording state of input waveforms by the recording device employed in the same embodiment. 4 and 5 are flowcharts of a waveform display processing program for input data adopted in the same embodiment. FIG. 6 is an explanatory diagram showing the correspondence between the display memory employed in the same embodiment and the screen of the display device. FIG. 7 is an explanatory diagram in which input data in the same embodiment is displayed in correspondence with dots. FIG. 8 is a reference diagram corresponding to FIG. 7 with only high-speed scrolling. 10...Input channel 12...A-D converter 1
4... Device equipped with CPU 15... Input data writing means 16... Display memory 17... Read address setting means 18... Display controller 22
...display device

Claims (1)

【特許請求の範囲】[Claims] 入力チャンネルに備えた入力データをアナログデータか
らデジタルデータに変換するA−D変換器と、入力デー
タを書き込む表示用メモリと、A−D変換器から時系列
に沿って入力データを一画面の表示区分領域毎に取り込
み、表示用メモリの各入力データ転送先アドレスによっ
て決定される所定記憶区分領域に順次書き込みを行なう
入力データ書込手段と、表示用メモリの入力データを読
み出して表示制御を行なう表示用コントローラと、表示
用コントローラに対しては表示用メモリから読み出す一
画面のスタートアドレスを設定し、表示用メモリに対し
てはその一画面に含まれる入力データ転送先アドレスを
設定すると共に、その入力データ転送先アドレスによっ
て決定される所定記憶区分領域における全ての入力デー
タの表示が終了したら、先に設定したスタートアドレス
と入力データ転送先アドレスとをそれぞれ次の順番にあ
るアドレスに変更して設定し、以後同様に再設定を繰り
返して行なう読出しアドレス設定手段と、表示用コント
ローラの制御に従って、入力データをスクロールで表示
する表示装置とを備えることを特徴とする実時間波形観
測装置。
An A-D converter for converting the input data from analog data to digital data provided in the input channel, a display memory for writing the input data, and a display of the input data from the A-D converter in chronological order on one screen. Input data writing means that captures each segmented area and writes sequentially to a predetermined storage segmented area determined by each input data transfer destination address of the display memory, and a display that reads input data from the display memory and performs display control. For the display controller and display controller, set the start address of one screen to be read from the display memory, and for the display memory, set the input data transfer destination address included in that one screen, and set the input data transfer destination address for the display memory. When all input data has been displayed in the predetermined storage area determined by the data transfer destination address, change and set the start address and input data transfer destination address set earlier to the addresses in the following order. A real-time waveform observation device comprising: read address setting means for repeatedly performing resetting thereafter; and a display device for scrolling and displaying input data under control of a display controller.
JP5987887A 1987-03-14 1987-03-14 Real time waveform observation instrument Expired - Lifetime JPS63225127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5987887A JPS63225127A (en) 1987-03-14 1987-03-14 Real time waveform observation instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5987887A JPS63225127A (en) 1987-03-14 1987-03-14 Real time waveform observation instrument

Publications (1)

Publication Number Publication Date
JPS63225127A true JPS63225127A (en) 1988-09-20

Family

ID=13125848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5987887A Expired - Lifetime JPS63225127A (en) 1987-03-14 1987-03-14 Real time waveform observation instrument

Country Status (1)

Country Link
JP (1) JPS63225127A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536372U (en) * 1991-09-27 1993-05-18 株式会社ケンウツド Digital oscilloscope roll display system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536372U (en) * 1991-09-27 1993-05-18 株式会社ケンウツド Digital oscilloscope roll display system

Similar Documents

Publication Publication Date Title
JPH04106593A (en) Still image display device
EP0163273A2 (en) Logic analyzer
JPS63225127A (en) Real time waveform observation instrument
JPH0516726B2 (en)
JPH0812208B2 (en) Waveform display device
JPH0646197B2 (en) Waveform observation device
JP3107890B2 (en) How to display the waveform display section when displaying the waveform on the waveform recorder
JPH0720153A (en) Waveform display method for waveform recorder
JP2592708Y2 (en) Spectrum analyzer
JPH035755B2 (en)
JPH0637773U (en) Digital oscilloscope
JPH041470U (en)
JPS62245968A (en) Display system
JPH10300526A (en) Data display equipment
JPS61212892A (en) Control of character display unit
JPS6329837A (en) Multi-window display system
JPS6329792A (en) Time-series data display device
JPH05216448A (en) Test method and test device for frame memory
JPH0546156A (en) Real-time x-y display device
JPS5913281A (en) Screen display
JPH05297856A (en) Image enlarging device
JPH0318895A (en) Display
JPS63282785A (en) Display data return test system
JPS63229492A (en) Kana-kanji mixed display system
JPH081554B2 (en) Character processor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term