JPS6322461B2 - - Google Patents

Info

Publication number
JPS6322461B2
JPS6322461B2 JP14029680A JP14029680A JPS6322461B2 JP S6322461 B2 JPS6322461 B2 JP S6322461B2 JP 14029680 A JP14029680 A JP 14029680A JP 14029680 A JP14029680 A JP 14029680A JP S6322461 B2 JPS6322461 B2 JP S6322461B2
Authority
JP
Japan
Prior art keywords
tape
terminal
opening
conductive
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14029680A
Other languages
Japanese (ja)
Other versions
JPS5763851A (en
Inventor
Osamu Sugano
Gunichi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Shindo Denshi Kogyo KK
Original Assignee
Ricoh Co Ltd
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Shindo Denshi Kogyo KK filed Critical Ricoh Co Ltd
Priority to JP14029680A priority Critical patent/JPS5763851A/en
Publication of JPS5763851A publication Critical patent/JPS5763851A/en
Publication of JPS6322461B2 publication Critical patent/JPS6322461B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、サーマルヘツドの各電極へ駆動信号
を供給するためなどに用いられるテープキヤリヤ
の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a tape carrier used, for example, to supply drive signals to each electrode of a thermal head.

一般に、テープキヤリヤは、中央部にICチツ
プなどの電子部品の装着される開口を有し、表面
には、前記電子部品と電気的に接続される複数の
導線路が形成されている。
Generally, a tape carrier has an opening in the center into which an electronic component such as an IC chip is mounted, and a plurality of conductive paths electrically connected to the electronic component are formed on the surface.

ところで、前記導線路を交差して形成するため
には、一面のみではなし得ないため、従来、スル
ーホールおよびランドを形成した上で前記交差導
線路を構成していた。
By the way, since it is not possible to form the conductive lines so as to intersect with one another, conventionally, the cross conductive lines have been formed after forming through holes and lands.

しかしながら、このようにして交差導線路とす
る場合、スルーホールおよびランドの大きさが大
きいためテープキヤリヤの大きさが大きくなる
し、また、テープキヤリヤの裏面のパターンと、
このテープキヤリヤを載置する基板上の配線との
間でシヨートするおそれがあるため、基板上を絶
縁物質により被覆しなければならなかつた。
However, when forming a cross-conducting line in this way, the size of the tape carrier becomes large because the through holes and lands are large, and the pattern on the back side of the tape carrier also increases.
Since there is a risk of the tape carrier being shot between the tape carrier and the wiring on the board on which it is mounted, the board must be coated with an insulating material.

本発明は、前述した従来のものにおける欠点を
除去し、スルーホールを設けることなく交差導線
路を形成し得るようにしたテープキヤリヤを提供
することを目的としてなされたもので、中央部に
電子部品用の開口を有する第1テープと、この第
1テープ上に接着され前記第1テープの開口の周
囲まで拡がる開口を有する第2テープとからな
り、前記第1テープの一面には、前記開口周縁に
インナーリードが臨むとともに外周縁にアウター
リードが臨む導線路と、アウターリードおよびイ
ンナーリードのいずれか一方のみを備えその他端
は第1テープの表面上において端子部分として終
る端末導線路とが形成され、前記第2テープの表
面には、この第2テープを第1テープの表面に接
着したとき該第1テープ上の端末導線路の各対を
なす端子部分間を接続する接続用導線路を有する
ようにしたものである。
The present invention has been made for the purpose of eliminating the above-mentioned drawbacks of the conventional tape carrier and providing a tape carrier capable of forming cross-conducting paths without providing through holes. a first tape having an opening, and a second tape adhered onto the first tape and having an opening extending around the opening of the first tape; A conductive path in which the inner lead faces and the outer lead faces on the outer periphery, and a terminal conductive path that includes only one of the outer lead and the inner lead and the other end ends as a terminal portion on the surface of the first tape, The surface of the second tape has a connecting conductor path that connects the terminal portions of each pair of terminal conductor paths on the first tape when the second tape is adhered to the surface of the first tape. This is what I did.

以下、本発明を図面に示す実施例により説明す
る。
The present invention will be explained below with reference to embodiments shown in the drawings.

第1図は本発明の実施例の斜視図、第2図は第
1図の展開図をそれぞれ示すものであり、テープ
キヤリヤ1は、絶縁物質からなる第1テープ1
0、および第1テープ10上に接着される絶縁物
質からなる第2テープ30からなる。
FIG. 1 is a perspective view of an embodiment of the present invention, and FIG. 2 is a developed view of FIG.
0, and a second tape 30 made of an insulating material adhered onto the first tape 10.

このうち第1テープ10は、長方形をなし、中
央部には、ICチツプなどの電子部品(図示せず)
の装着される長方形状の開口11を有している。
なお、これらのテープ10およ開口11の形状は
いずれも長方形以外でもよい。また、この第1テ
ープ10の開口11の一方側の上面12には、一
端を第1テープ10の外側縁13に臨むアウター
リード14とし、他端を開口11の内側縁15に
臨むインナーリード16とした複数本の導線路1
7,17…が前記第1テープ10の長手方向に延
在するように平行に配設されており、この第1テ
ープ10の開口11の他方側の上面12にも、同
じく、一端を第1テープ10の外側縁18に臨む
アウターリード19とし、他端を開口11の内側
縁20に臨むインナーリード21とした複数本の
導線路22,22…が前記第1テープ10の長手
方向に延在するように平行に配設されている。こ
のように開口11の両側に導線路17,22が形
成されているのは、一側が入力側となつて他側が
出力側となるからである。
Among them, the first tape 10 has a rectangular shape, and in the center thereof, an electronic component (not shown) such as an IC chip is placed.
It has a rectangular opening 11 into which the holder is mounted.
Note that the tape 10 and the opening 11 may have shapes other than rectangles. Further, on the upper surface 12 on one side of the opening 11 of the first tape 10, an outer lead 14 is provided at one end facing the outer edge 13 of the first tape 10, and an inner lead 16 is provided at the other end facing the inner edge 15 of the opening 11. Multiple conductor lines 1
7, 17... are arranged in parallel so as to extend in the longitudinal direction of the first tape 10, and similarly, one end is connected to the upper surface 12 on the other side of the opening 11 of the first tape 10. A plurality of conductive paths 22, 22, . They are arranged parallel to each other. The reason why the conductive lines 17 and 22 are formed on both sides of the opening 11 is that one side serves as an input side and the other side serves as an output side.

前記開口11の両側の第1テープ10の上面1
2には、それぞれアウターリード23のみを備
え、その他端は端子部分24として終る端末導線
路25a〜25d、およびそれぞれインナーリー
ド26のみを備え、その他端は端子部分27とし
て終る端末導線路28a,28bが配設されてい
る。
The upper surface 1 of the first tape 10 on both sides of the opening 11
2 includes terminal conductive lines 25a to 25d, each of which includes only an outer lead 23 and whose other end ends as a terminal portion 24, and terminal conductive lines 28a and 28b, each of which includes only an inner lead 26 and whose other end terminates as a terminal portion 27. is installed.

なお、各導線路17,22および端末導整路2
8のインナーリード16,21,26は開口11
内に装着される電子部品に接続される。
In addition, each conductor path 17, 22 and the terminal conductor path 2
The inner leads 16, 21, 26 of No. 8 are connected to the opening 11.
connected to electronic components installed inside.

そして、前記端末導線路25aおよび28a、
端末導線路25bおよび28b、端末導線路25
cおよび28c、端末導線路25dおよび28d
をそれぞれの端子部分24,27を利用して電気
的に接続するのであるが、これらの相互に接続さ
れる端末導線路25aおよび28a,25bおよ
び28b,25cおよび28c,25dおよび2
8dはいずれも間に導線路17もしくは22が介
在しているために平面的に交差させることはでき
ない。
and the terminal conductive lines 25a and 28a,
Terminal conductive lines 25b and 28b, terminal conductive line 25
c and 28c, terminal conductor lines 25d and 28d
are electrically connected using the respective terminal portions 24 and 27, and these mutually connected terminal conductive lines 25a and 28a, 25b and 28b, 25c and 28c, 25d and 2
8d cannot intersect in a plane because the conductive path 17 or 22 is interposed between them.

そこで、本発明は前述した第2テープ30を用
いているのである。この第2テープ30は、前記
第1テープ10の開口11の周囲まで拡がり、前
記インナーリード26のみ備えた端末導線路28
の端子部分27を露出せしめるような大きさの開
口31を有している。また、前記第2テープ30
の外周縁32は、前記アウターリード23のみ備
えた端末導線路25の端子部分24を覆わないよ
うに形成されている。さらに、前記第2テープ3
0の上面33には、前述した接続されるべき端末
導線路25aおよび28a,25bおよび28
b,25cおよび28c、25dおよび28dの
端子部分24,27間を連通するように形成され
た接続導線路34,34…が配設されており、各
接続導線路34の両端にはアウターリード35お
よびインナーリード36が形成されている。
Therefore, the present invention uses the second tape 30 described above. This second tape 30 extends around the opening 11 of the first tape 10, and the terminal conductive path 28 includes only the inner lead 26.
The opening 31 is sized to expose the terminal portion 27 of the terminal. Further, the second tape 30
The outer peripheral edge 32 is formed so as not to cover the terminal portion 24 of the terminal conductive line 25, which includes only the outer lead 23. Furthermore, the second tape 3
On the upper surface 33 of
Connecting conductive lines 34, 34, . and inner leads 36 are formed.

前述した構成によれば、第1テープ10上に第
2テープ30を接着すれば、各接続導線路34の
アウターリード35およびインナーリード36が
端末導線路25,28の端子部分24に接合さ
れ、端末導線路25aおよび28a,25bおよ
び28b,25cおよび28c,25dおよび2
8dはそれぞれ接続導線路34を介して接続され
ることになる。
According to the above-described configuration, when the second tape 30 is adhered onto the first tape 10, the outer lead 35 and the inner lead 36 of each connecting conductive line 34 are joined to the terminal portion 24 of the terminal conductive line 25, 28, Terminal conducting lines 25a and 28a, 25b and 28b, 25c and 28c, 25d and 2
8d are connected to each other via connecting conductive lines 34.

したがつて、スルーホールを設けることなく交
差導線路を構成でき、小型のテープキヤリヤにす
ることができる。
Therefore, a cross-conducting line can be constructed without providing a through hole, and a compact tape carrier can be obtained.

以上説明したように、本発明に係るテープキヤ
リヤは、中央部に電子部品用の開口を有する第1
テープと、この第1テープ上にに接着され前記第
1テープの開口の周囲まで拡がる開口を有する第
2テープとからなり、前記第1テープの一面に
は、前記開口周縁にインナーリードが臨むととも
に外周縁にアウターリードが臨む導線路と、アウ
ターリードおよびインナーリードのいずれか一方
のみを備えその他端は第1テープの表面上におい
て端子部分として終る端末導線路とが形成され、
前記第2テープの表面には、この第2テープを第
1テープの表面に接着したとき該第1テープ上の
端末導線路の各対をなす端子部分間を接続する接
続用導線路を有しているので、スルーホールを設
けることなく交差導線路を形成でき、小型化を達
成できるという優れた効果を奏する。
As explained above, the tape carrier according to the present invention has a first tape carrier having an opening for electronic components in the center.
tape, and a second tape that is adhered onto the first tape and has an opening that extends to the periphery of the opening of the first tape, and on one side of the first tape, an inner lead faces the periphery of the opening, and A conductor path having an outer lead facing the outer periphery, and a terminal conductor path having only one of the outer lead and the inner lead and having the other end as a terminal portion on the surface of the first tape are formed,
The surface of the second tape has a connecting conducting path that connects the terminal portions of each pair of terminal conducting paths on the first tape when the second tape is adhered to the surface of the first tape. Therefore, it is possible to form a cross-conducting line without providing a through hole, and it has the excellent effect of achieving miniaturization.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るテープキヤリヤの実施例
を示す斜視図、第2図は第1図の展開図である。 1……テープキヤリヤ、10……第1テープ、
11……開口、17……導線路、22……導線
路、24……端子部分、25……端末導線路、2
7……端子部分、28……端末導線路、30……
第2テープ、31……開口、34……接続導線
路。
FIG. 1 is a perspective view showing an embodiment of a tape carrier according to the present invention, and FIG. 2 is a developed view of FIG. 1. 1... Tape carrier, 10... First tape,
11... Opening, 17... Conducting line, 22... Conducting line, 24... Terminal portion, 25... Terminal conducting line, 2
7...Terminal part, 28...Terminal conductor line, 30...
Second tape, 31...opening, 34...connecting conductor line.

Claims (1)

【特許請求の範囲】[Claims] 1 中央部に電子部品用の開口を有する第1テー
プと、この第1テープ上に接着され前記第1テー
プの開口の周囲まで拡がる開口を有する第2テー
プとからなり、前記第1テープの一面には、前記
開口周縁にインナーリードが臨むとともに外周縁
にアウターリードが臨む導線路と、アウターリー
ドおよびインナーリードのいずれか一方のみを備
えその他端は第1テープの表面上において端子部
分として終る端末導線路とが形成され、前記第2
テープの表面には、この第2テープを第1テープ
の表面に接着したとき該第1テープ上の端末導線
路の各対をなす端子部分間を接続する接続用導線
路を有してなるテープキヤリヤ。
1 Consisting of a first tape having an opening for electronic components in the center, and a second tape adhered onto the first tape and having an opening extending to the periphery of the opening of the first tape, one side of the first tape includes a conductor path in which the inner lead faces the periphery of the opening and the outer lead faces the outer periphery, and a terminal having only one of the outer lead and the inner lead, the other end of which ends as a terminal portion on the surface of the first tape. A conductive line is formed, and the second
A tape carrier having, on the surface of the tape, a connecting conductive path that connects each pair of terminal portions of the terminal conductive paths on the first tape when the second tape is adhered to the surface of the first tape. .
JP14029680A 1980-10-07 1980-10-07 Tape carrier Granted JPS5763851A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14029680A JPS5763851A (en) 1980-10-07 1980-10-07 Tape carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14029680A JPS5763851A (en) 1980-10-07 1980-10-07 Tape carrier

Publications (2)

Publication Number Publication Date
JPS5763851A JPS5763851A (en) 1982-04-17
JPS6322461B2 true JPS6322461B2 (en) 1988-05-12

Family

ID=15265477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14029680A Granted JPS5763851A (en) 1980-10-07 1980-10-07 Tape carrier

Country Status (1)

Country Link
JP (1) JPS5763851A (en)

Also Published As

Publication number Publication date
JPS5763851A (en) 1982-04-17

Similar Documents

Publication Publication Date Title
JPS6322461B2 (en)
JPS5936268U (en) printed wiring board
JPS58182430U (en) Flat package integrated circuit mounting equipment
JPH01196840A (en) Semiconductor device
JPS5844871U (en) wiring board
JPS59182935U (en) Semiconductor integrated circuit device
JPS6381901A (en) Chip resistor
JPS5920675U (en) Laminated structure of printed wiring board
JPS5996869U (en) Mounting device for chip-shaped circuit components
JPH08181241A (en) Chip carrier and semiconductor device using chip carrier
JPS58109275U (en) hybrid integrated circuit
JPS58189542U (en) Chip carrier mounting structure
JPS59143099U (en) hybrid integrated circuit
JPS5989576U (en) Wiring chip
JPS5952665U (en) hybrid integrated circuit
JPS5911450U (en) Mounting board for integrated circuit elements
JPS5931270U (en) Printed board
JPS5965563U (en) printed wiring board
JPS58175658U (en) Printed board
JPS59138270U (en) hybrid integrated circuit
JPS58133954U (en) Chip jumper element
JPS58150866U (en) Chip parts mounting device
JPS6113994U (en) electronic equipment
JPS5920643U (en) semiconductor equipment
JPH0479341A (en) Flexible wiring board