JPS632177B2 - - Google Patents

Info

Publication number
JPS632177B2
JPS632177B2 JP56023454A JP2345481A JPS632177B2 JP S632177 B2 JPS632177 B2 JP S632177B2 JP 56023454 A JP56023454 A JP 56023454A JP 2345481 A JP2345481 A JP 2345481A JP S632177 B2 JPS632177 B2 JP S632177B2
Authority
JP
Japan
Prior art keywords
oscillation
circuit
output
quenching
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56023454A
Other languages
English (en)
Other versions
JPS57136825A (en
Inventor
Keiichi Mizuguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2345481A priority Critical patent/JPS57136825A/ja
Publication of JPS57136825A publication Critical patent/JPS57136825A/ja
Publication of JPS632177B2 publication Critical patent/JPS632177B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】
本発明は、自励式の超再生受信方式に関する。 このような超再生受信方式では、電源電圧に重
畳して非常に大きなインパルスノイズ等が入力さ
れると、クエンチング発振回路の発振条件が変化
したままとなり、最適な受信感度が達成されなく
なる。このような問題は、たとえば特開昭56−
96507および特開昭56−126331などに開示されて
いる先行技術において、生じる。 本発明の目的は、ノイズ等によつて受信感度の
低下が生じたときには、一旦、受信動作を停止
し、再び最適な受信感度で受信動作を行なうこと
ができるようにした超再生受信方式を提供するこ
とである。 本発明は、受信信号を低周波信号に変換するた
めのクエンチング発振回路8と、 能動化スイツチSWと、 能動化スイツチSWからの出力に応答し、クエ
ンチング発振回路を発振させ、この発振状態で、
発振条件を変化し、その発振条件を、発振が停止
する近傍における受信感度が安定かつ良好な範囲
に定める発振条件変化手段12,R21〜R2
4,C21〜C24,TR11〜TR14,S1
〜S4,S1a〜S4a,C25〜C28,
INV3〜INV6と、 クエンチング発振回路8の発振出力を検出し、
異常動作を検出する発振検出回路10とを含み、 発振検出回路10がクエンチング発振回路8の
異常動作を検出したとき、前記発振条件変化手段
によつてクエンチング発振回路の発振動作を停止
させるようにしたことを特徴とする超再生受信方
式である。 本発明に従えば、発振条件変化手段は、能動化
スイツチSWからの出力に応答して、クエンチン
グ発振回路の発振条件を、発振が停止する近傍に
おける受信感度が一定かつ良好な範囲、たとえば
後述の第7図におけるベース電位V1、第12図
におけるエミツタ容量CE1、第14図における
コレクタ容量CC1および第16図における接続
点B1の電圧E1に定める。 異常動作が発振検出回路10によつて検出され
ると、発振条件変化手段は発振条件を変化してク
エンチング発振回路の発振動作を停止させる。そ
こで再び能動化スイツチSWを操作することによ
つて、発振条件変化手段を働かせて、前述のよう
に安定かつ良好な受信感度で受信動作を再開す
る。したがつて受信感度が悪い状態で、受信動作
が持続されることはない。 第1図は、本発明の一実施例の電気回路図であ
る。アンテナ1からの入力信号は、その入力信号
を低周波信号に変換する超再生方式フロントエン
ド2に与えられる。超再生方式フロントエンド2
からの出力は、低周波増幅回路3に与えられる。
低周波増幅回路3からの出力には、ノイズを伴な
つているので、バンドパスフイルタ4によつて帯
域波をしてノイズを除去する。バンドパスフイ
ルタ4によつて選択された信号成分は、信号レベ
ル判別回路5によつて、その振幅に対応した直流
電圧に変換され、直流電圧レベルが規定値より大
きければ、正規の信号とみなされてその正規の信
号が表示器としてのスピーカ6から出力される。
超再生方式フロントエンド2は、バツフア用増幅
回路7、クエンチング発振回路8およびローパス
フイルタ9によつて構成される。 バツフア用増幅回路7において、トランジスタ
TR1は、ベース接地形同調増幅回路を構成す
る。コイルL1とコンデンサC4とで同調回路を
構成する。この同調回路は、入力電波の搬送周波
数に共振する。共振出力は、結合コンデンサC7
を介してクエンチング発振回路8に含まれるトラ
ンジスタTR2に与えられる。 クエンチング発振回路8において、抵抗R5と
コンデンサC6によつて積分回路が構成される。
抵抗R5の一端部は、電源の正極に接続される。
コンデンサC6の一端部は、電源の負極に接続さ
れる。コンデンサC8,C9およびコイルL2に
よつて並列共振回路が構成され、この並列共振回
路の一端部は、抵抗R5とコンデンサC6との接
続点Bの接続される。この並列共振回路の他端部
は、トランジスタTR2のコレクタに接続され
る。トランジスタTR2のコレクタとエミツタと
の間に、正帰還用コンデンサC10が接続され
る。トランジスタTR2のエミツタには、チヨー
クコイルL3を介して、抵抗R8とコンデンサC
12とから成る並列回路が接続される。トランジ
スタTR2のベースには、抵抗R6とコンデンサ
C11とが並列に接続される。このトランジスタ
TR2のベースには、抵抗R7を介して電源の正
極が接続される。 第2図はアンテナ1からの入力信号がない場合
における第1図の回路の動作を説明するための波
形図であり、第3図はアンテナ1からの入力信号
がある場合における動作を説明するための波形図
である。第2図1および第3図1は、第1図の接
続点Aにおけるアンテナからの入力信号を示す。
第2図2および第3図2は、クエンチング発振回
路8における接続点Bの波形を示す。第2図3お
よび第3図3は、ローパスフイルタ9からの接続
点Cにおける出力波形を示す。 今、トランジスタTR2がオン状態からオフ状
態への過渡状態にあるものとする。このとき、ト
ランジスタTR2のコレクタ電位はコンデンサC
6、抵抗R5で形成した積分回路により一定の時
定数で上昇していく。このコレクタ電位の変化は
コンデンサC10によりトランジスタTR2のエ
ミツタに伝達される。そして、コレクタ電位がピ
ークに達すると、いいかえれば発振用コイルL3
に流れる電流が最小になると、発振用コイルL3
の逆起電力によつてトランジスタTR2のベース
にはトランジスタTR2をオンさせる方向にバイ
アス電圧を生ずるので、トランジスタTR2は急
速にオンになる。オン状態になると、発振用コイ
ルL3によりトランジスタTR2をオフさせる方
向に逆起電力を生じてトランジスタTR2はオフ
になり、コレクタ電位はコンデンサC6、抵抗R
5による積分回路により徐々に上昇する。このよ
うにしてトランジスタTR2はオン、オフの発振
状態を繰返す。このトランジスタTR2のオン、
オフ状態に対応してコンデンサC8,C9とコイ
ルL2により構成される同調回路に過渡電圧、電
流を生じる。この状態で、前段のバツフア用増幅
回路7の共振出力がこの同調回路に入力され、一
種の混合が行なわれる。その結果、生じた変調信
号はローパスフイルタ9により検出される。この
後の動作は前述のとおりである。 クエンチング発振回路8の接続点Bからの出力
は、ラインUを介して発振検出回路10に与えら
れる。発振検出回路10からの出力は、ラインY
を介して感度制御回路12に与えられる。クエン
チング発振回路8における発振出力が得られる接
続点Gは、トランジスタTR3のベースに接続さ
れる。このトランジスタTR3のコレクタ出力
は、フリツプフロツプF1をセツトさせる。この
トランジスタTR3のコレクタは、抵抗R20と
コンデンサC20との接続点Hに接続される。フ
リツプフロツプF1の動作の真理値表は第1表の
とおりである。この第1表において、セツト入力
Sが論理「0」であり、かつリセツト入力Rが論
理「1」であるときには、セツト出力Qおよびリ
セツト出力Qは変化しない。
【表】 第4図は、発振検出回路10の具体的なブロツ
ク図である。ラインUからの信号は、増幅回路1
3によつて増幅される。ラインUからの信号は、
第2図2および第3図2と同様であり、第5図1
および第5図2に示されているとおりである。波
形整形回路14は、増幅回路13からの各パルス
状出力を矩形波にそれぞれ変えてカウンタ15に
入力する。カウンタ15は、ゲートパルス発生回
路16からの出力が第5図3のようにハイレベル
である期間W1だけ、計数動作を行なう。ライン
Uからの出力が第5図1のように正常時の低い周
波数であるときには、カウンタ14の計数値は期
間W1において予め定めた値よりも小さく、カウ
ンタ15の出力はローレベルのままである。ライ
ンUからの出力が第5図2のように異常時の高い
周波数であるときには、カウンタ14の計数値が
期間W1中に予め定めた値に達し、第5図4の波
形を単安定回路17に与える。単安定回路17
は、第5図5の波形をラインYに導出する。この
単安定回路17は、カウンタ15の波形の立上り
に応答して予め定めた時間だけローレベルの出力
を導出する。 クエンチング発振回路8の端子18,19には
電源電圧が与えられる。その電源電圧が変動して
もトランジスタTR2の直流ベースバイアス電圧
が最適な受信感度時において一定であり、これに
よつてクエンチング発振周波数はほぼ一定であつ
て、前のパラグラフで述べたように第5図1に示
される低い周波数を有する。超再生方式フロント
エンド2の動作が異常を生じたときには、このク
エンチング発振周波数が第5図2のように高くな
り、これによつてカウンタ15から第5図4に示
す波形が得られることになる。超再生方式フロン
トエンド2が正常に動作しているときには、ライ
ンUには第5図1の波形が前述のように得られ、
これによつてカウンタ15からの出力はローレベ
ルのままである。 第6図は感度制御回路12の具体的なブロツク
図である。この感度制御回路12は、アツプダウ
ンカウンタN1,N2と、クロツクパルス発生回
路CLと、複数の論理ゲート等から構成される。
カウンタN1,N2は、米国モトローラ社製商品
番号MC14516Bを使用することができる。入力端
子PEがハイレベルのときカウント動作をせず、
出力端子Q1〜Q4にはP1〜P4にそれぞれ対
応して設定された2進値を導出している。この実
施例では、カウンタN1の入力端子P1〜P4は
いずれもハイレベルである。したがつてカウンタ
N1の出力端子Q1〜Q4はハイレベルに保たれ
ており、このような論理状態は第2表に示され
る。
【表】
【表】 カウンタN1,N2は、入力端子PEがローレ
ベルになつたときには、入力端子P1〜P4に設
定された2進値から始まる入力端子Lに与えられ
るパルスの計数動作を行なう。入力端子PEがハ
イレベルになることによつてカウンタN1,N2
はリセツトされ、再びローレベルになつたとき入
力端子P1〜P4によつて設定されたプリセツト
値から計数動作を始める。この計数動作は、入力
端子UDがローレベルのときにカウントダウン動
作であり、ハイレベルのときにカウントアツプ動
作である。カウントダウン時に計数値が「0」に
なると、カウンタN2のキヤリアウト出力端子
CAはハイレベルになり、カウント動作を停止す
る。 クロツクパルス発生回路CLは、そのラインM
がローレベルのときにのみ、クロツクパルスを発
生してカウンタN1,N2に与える。第6図にお
いてはカウンタN1,N2は同一の構成を有し、
不必要な端子は省略して図示してある。 クエンチング発振回路8のトランジスタTR2
のベースには、抵抗R21〜R24が並列に接続
されている。これらの抵抗R21〜R24は、カ
ウンタNの出力端子Q1〜Q4にそれぞれ接続さ
れる。 クエンチング発振回路8のトランジスタTR2
のベース電位と受信感度との関係は、第7図に示
される。ベース電位がV0のときは、発振は停止
しており、その電圧V0よりもわずかに高い電圧
のとき受信感度が大となり、さらにベース電位が
高くなるにつれて受信感度がゆるやかに減少して
ゆく。受信感度の安定性の観点から、トランジス
タTR2のベース電位は、最大感度時の電位より
も低いV1が最適な値である。本件実施例では、
V1よりも低いベース電位V2に対応してカウン
タN1の計数値を「15」すなわち2進数では
「1111」と定め、受信開始にあたつては、この計
数値「15」に対応したベース電位V2から計数値
をカウントダウンして低下して、その計数値に対
応したベース電位を低下してゆく。トランジスタ
TR2のベース電位がV0に達して発振が停止し
たとき、カウンタN1の計数値は「7」である。
そこでカウンタN2はその入力端子P1〜P4に
よつて定められた計数値「2」すなわち2進数で
は「0100」からカウントダウンし、これと同時に
カウンタN1はカウントアツプしてゆく。カウン
タN2の計数値が入力端子P1〜P4によつて定
められた値「2」から「0」になるまでカウンタ
N1はカウントアツプを行なう。このようにして
ベース電位がV0になつたときからカウンタN1
の計数値が「3」だけ増えたところ、すなわち計
数値が「10」になつたところで、ベース電位がV
1となる。これによつて最適な受信感度が達成さ
れることになる。 もつと詳しく述べると、トランジスタTR4が
遮断しているとき、スイツチSWを導通させる
と、抵抗R0とコンデンサC0とで形成された積
分回路において、コンデンサC0の電位は第8図
1のように徐々に上昇してゆく。この接続点Eの
電位がインバータINVのしきい値l1よりも低いと
きには、インバータINVの出力すなわち接続点
Fの電位は、第8図2のように高電位である。こ
のとき、カウンタN1はカウント動作を行なわず
出力端子Q1〜Q4には計数値「15」を受信した
ままである。クエンチング発振回路8が発振動作
を行なつており、したがつてその接続点Gは第8
図10の波形を有し、応じてトランジスタTR3
は導通している。そのため接続点Hは低電位であ
る。フリツプフロツプF1は接続点Eの電圧によ
つてリセツトされる。こうしてフリツプフロツプ
F1のセツト出力Qが導出されるラインKは第8
図5のように論理「0」である。そのためインバ
ータINV2を介してカウンタN2の入力端子PE
には、ハイレベルの信号が与えられる。これによ
つてカウンタN2は計数動作を休止しており、計
数値「2」にプリセツトされたままである。接続
点Fの出力はハイレベルであり、そのためORゲ
ートG1を介するラインMはハイレベルである。
したがつてクロツクパルス発生回路CLはクロツ
クパルスを発生していない。 接続点Eの電位がインバータINV1のしきい
値l1を越えると、接続点Fの電位はローレベルと
なる。カウンタN2のキヤリアウト出力端子CA
からインバータINV3を介する信号は、第8図
3のようにローレベルである。こうしてラインM
はローレベルとなり、クロツクパルス発生回路
CLは、クロツクパルスを第8図4のように発生
して、カウンタN1,N2の入力端子Lに与え
る。ラインKはローレベルであり、カウンタN1
は、入力端子Lに与えられるクロツクパルスに応
答して計数値「15」からカウントダウン動作を行
なう。このときラインKはローレベルのままであ
り、インバータINV2を介するカウンタN2の
入力端子PEはハイレベルであるので、カウンタ
N2は計数動作を行なわない。カウンタN1の出
力端子Q1〜Q4は、プリセツト計数値が「15」
であることによつて、いずれも高電位であり、し
たがつて抵抗R21〜R24は高電位にプルアツ
プされる。こうしてトランジスタTR2のベース
電位は、V2に設定されることになる。 カウンタN1がカウントダウン動作をすると、
出力端子Q1〜Q4の出力は入力端子Lに与えら
れるクロツクパルスが入る前に前述の第2表のよ
うに変化する。これに応じてトランジスタTR2
のベース電位がV2から低下してゆきV1を経て
遂にはV0に低下する。カウンタN1の出力端子
Q1〜Q4の波形は、第8図6〜第8図9にそれ
ぞれ示される。トランジスタTR2のベース電位
がV0になると、クエンチング発振回路8が発振
を停止する。これによつて接続点Gの電位は低く
なり、トランジスタTR3が遮断して接続点Hの
電位は高くなり、フリツプフロツプF1が遮断
し、ラインKの電位は第8図5のように高くな
る。この発振停止時のカウンタN1の計数値は
「7」である。 前述のように、クエンチング発振回路8が発振
動作を停止することによつて、接続点Gはローレ
ベルとなり、これによつてトランジスタTR3が
遮断し、接続点Hがハイレベルとなる。接続点E
もまたハイレベルであり、これによつてフリツプ
フロツプF1のセツト出力Qは第1表のとおり論
理「1」となる。そのためインバータINV2を
介してカウンタN2の入力端子PEに与えられる
信号は、ローレベルである。そのためカウンタN
2は、計数値「2」からカウントダウン動作を開
始する。これと同時に、カウンタN1の入力端子
UDはハイレベルとなることによつて、カウンタ
N1は計数値「7」からアツプカウンタとして作
動する。カウンタN2の計数値が「2」から遂に
は「0」に達すると、カウンタN2のキヤリアウ
ト出力端子CAからの信号はローレベルとなる。
これによつてORゲートG1からラインMに導出
される信号はハイレベルとなり、クロツクパルス
発生回路CLは動作を停止する。このときカウン
タN1はクエンチング発振回路8の停止における
計数値「7」から計数値「3」だけ上昇した計数
値「10」で停止している。この計数値「10」はベ
ース電位V1に対応する。こうして超再生方式フ
ロントエンド2は最適な受信感度で動作を行なう
ことができることになる。 超再生方式フロントエンド2の異常動作時にク
エンチング発振周波数が大きくなると、前述のよ
うに単安定回路17からは第5図5のパルスが導
出される。これによつてトランジスタTR4が導
通し、コンデンサC0を放電させる。そのためイ
ンバータINV1の出力すなわち接続点Fの電位
は、ハイレベルとなり、カウンタN1がリセツト
される。これと同時にフリツプフロツプF1はリ
セツトされ、応じてラインKがローレベルとな
り、カウンタN2の入力端子PEはハイレベルと
なつて、カウンタN2もまたリセツトされる。そ
こで再びスイツチSWを押圧操作することによつ
て前述のような最適な受信感度を達成することが
可能になる。 第9図は、本発明の他の実施例の発振検出回路
10のブロツク図である。ラインUからのクエン
チング発振周波数信号は、増幅機能を有するバン
ドパスフイルタ20から整流回路21に入力され
て整流される。バンドパスフイルタ20によつて
通過される信号の周波数は、起り得るクエンチン
グ発振周波数の全範囲に亘る。整流回路21から
の出力は、比較回路22の一方の入力に与えられ
る。比較回路22の他方の入力には、基準電圧発
生回路23からの基準電圧信号が与えられる。こ
の基準電圧は、正常動作時の整流回路21からの
出力よりも低く、異常時の整流回路21からの出
力よりも高い。比較回路22は、単安定回路17
に信号を与える。 超再生方式フロントエンド2が正常に動作して
いるときには、ラインUのクエンチング発振周波
数信号の振幅は大きく、したがつて整流回路21
からの出力レベルは基準電圧発生回路23からの
基準電圧よりも大きい。そのため比較回路22の
出力は、ローレベルであり、応じて単安定回路1
7の出力はハイレベルのままである。そのため感
度制御回路12に含まれるトランジスタTR4
(第6図参照)は、遮断している。 超再生方式フロントエンド2が異常動作をし、
クエンチング発振回路8からの出力の振幅が基準
電圧よりも小さくなると、比較回路22は、ハイ
レベルの信号を導出する。これによつて単安定回
路17は、トランジスタTR4を一時的に導通さ
せる。そのため第6図の接続点Eはローレベルと
なり、カウンタN1がリセツトされる。これとと
もに、フリツプフロツプF1がリセツトされ、そ
のためカウンタN2もまたリセツトされる。この
ようにして再びスイツチSWを操作して、最適な
受信感度を達成することができる。 第10図は本発明のさらに他の実施例のブロツ
ク図である。この実施例は第10図に示された発
振検出回路10と類似するけれども、注目すべき
は第9図のバンドパスフイルタ20に代えて、低
周波増幅回路24が設けられていることであり、
その他の各構成要素とそれらの動作は前述と全く
同様である。低周波増幅回路24の入力は、ロー
パスフイルタ9の出力ラインC(第1図参照)に
接続されている。 超再生方式フロントエンド2が正常に動作を行
なつているときには、ラインCのノイズの振幅は
大きく、したがつて整流回路21からの出力レベ
ルは基準電圧発生回路23からの基準電圧よりも
大きく、そのため比較回路22は単安定回路17
にローレベルの信号を導出しており、したがつて
単安定回路17の出力はハイレベルのままであつ
て、トランジスタTR4は遮断している。 超再生方式フロントエンド2の動作が異常とな
つて、ローパスフイルタ9からのノイズの出力の
振幅が小さくなると、整流回路21からの出力
は、基準電圧発生回路23からの基準電圧よりも
小さくなる。これによつて比較回路22はハイレ
ベルの出力を導出し、これによつて単安定回路1
7は予め定める時間だけローレベルである波形
を、導出する。そのためトランジスタTR4が一
時的に導通して、接続点Eがローレベルとなる。
応じてカウンタN1,N2がリセツトされること
になる。したがつてその後、スイツチSWを操作
して、最適な受信感度における受信を行なうこと
ができる。 第11図は、本発明の他の実施例を示す。注目
すべき特徴は、感度制御回路12におけるカウン
タN1の出力端子Q1〜Q4は、トランジスタ
TR11〜TR14を介してリレーS1〜S4に
関連して接続されている。これらのリレーS1〜
S4の励磁によつて導通するリレースイツチS1
a〜S4aは、接続点Gに接続されたコンデンサ
C21〜C24に直列に接続される。コンデンサ
C21〜C24をエミツタ容量と定義すると、エ
ミツタ容量と受信感度との関係は第12図のよう
になつており、クエンチング発振停止時のエミツ
タ容量CE0より少し大きな容量CE1に受信感度
の最高点があり、受信感度の安定化を図るために
エミツタ容量をCE1として超再生方式フロント
エンド2の受信を行なう。エミツタ容量CE0を
コンデンサC12の容量とし、容量CE2をコン
デンサC12およびC21〜C24の和を定め
る。その他の動作は前述の実施例と同様である。 カウンタN1の動作によつてエミツタ容量が
CE2にプリセツトされる。スイツチSWの操作に
よつてカウンタN1がカウントダウン動作をする
ことによつてエミツタ容量は減少してゆき、遂に
はCE0となつてクエンチング発振動作が停止す
る。そこでカウンタN2によつてプリセツトされ
た計数値「2」から「0」までカウンタN1がカ
ウントアツプ動作を行なう。これによつてエミツ
タ容量がCE1となり、最適な受信感度になる受
信が達成される。本発明の考え方によれば、コン
デンサC11〜C24に代えて、抵抗を接続して
もよく、このようにしてトランジスタTR2のエ
ミツタの時定数の変化が重要であることを指摘し
ておく。 第13図は、本発明の他の実施例を示す。感度
制御回路12におけるカウンタN1の出力端子Q
1〜Q4には、インバータINV3〜INV6がそ
れぞれ接続される。これらのインバータINV3
〜INV6の出力はトランジスタTR11〜TR1
4に与えられる。トランジスタTR11〜TR1
4は、リレーS1〜S4に直列に接続されてい
る。リレーS1〜S4の励磁によつて導通するリ
レースイツチS1a〜S4aは、クエンチング発
振回路8の接続点Bに接続されたコンデンサC2
5〜C28に直列にそれぞれ接続される。コンデ
ンサC25〜C28をコレクタ容量と定義する
と、このコレクタ容量と受信感度との関係は第1
4図のようになつている。クエンチング発振停止
値のコレクタ容量CC0より少し小さい容量のと
きに受信感度が最大になり、最適な受信感度は安
定性の向上したコレクタ容量CC1である。ここ
で容量CC0は、コンデンサC6,C25〜C2
8の合成容量であり、CC2はコンデンサC6の
みの容量である。その他の動作は前述に類似する
けれども、受信動作開始にあたつては、リレース
イツチS1a〜S4aは遮断している。スイツチ
SWを操作することによつて、カウンタN1がカ
ウントダウンしてコレクタ容量はCC2から増加
してCC1を経てCC0となり、そこでクエンチン
グ発振が停止し、次にカウンタN1がカウントア
ツプしてコレクタ容量が減少して、遂にCC1に
設定され、最適な受信感度が得られる。本発明の
考え方によれば、コンデンサC25〜C28に代
えて抵抗を用いてもよく、要するに、抵抗R5と
コンデンサC6の時定数の変化を変えるようにす
ればよい。 第15図は、本発明の他の実施例の電気回路図
である。カウンタN1の出力端子Q1〜Q4は、
抵抗R5の電圧を変化させる働きをするシンク用
トランジスタTR15のベースに、抵抗R26〜
R29を介して接続される。電源端子18は、ト
ランジスタTR15のエミツタと抵抗R5との接
続点B1に接続されている。接続点B1の電圧
は、出力端子Q1〜Q4の論理状態によつて変化
する。接続点B1の電圧と受信感度との関係は第
16図のとおりである。電圧E0においてクエン
チング発振回路8の発振が停止し、これよりも少
し高い電圧時に受信感度が最高になり、安定性の
優れた電圧はE1である。スイツチSWの操作に
より、接続点B1の電圧は、E2→E1→E0→
E1と変化し、最適な発振感度が得られる。 第1図、第11図、第13図および第15図の
各実施例における発振検出回路10は、第10図
の構成を有してもよいことを指摘する。 以上のように本発明によれば、ノイズなどによ
つて受信感度が低下したときにおいて、発振検出
回路10によつてその異常動作を検出し、これに
よつて発振条件変化手段は、発振条件を変化して
クエンチング発振回路の発振動作を停止させる。
したがつて再び能動化スイツチSWを操作し、発
振条件変化手段によつて安定かつ良好な受信感度
が得られるように発振条件を定めることができる
ようになる。こうして最適な受信感度で受信動作
を行なうことができる。たとえば、電源電圧に重
畳してのつてくる非常に大きなインパルスノイズ
などによつて、受信中に、発振条件変化手段に含
まれているカウンタN1,N2が誤動作し、受信
感度が低いカウント出力値のままになつてしまう
おそれが生じる。本発明では、このような異常動
作が発振検出回路10によつて検出されると、ク
エンチング発振回路8の発振動作を停止させ、そ
こで再びスイツチSWの操作が行なわれることに
よつて、安定かつ良好な受信感度での受信状態を
再開することを可能とする。
【図面の簡単な説明】
第1図は本発明の一実施例の電気回路図、第2
図および第3図は動作を説明するための波形図、
第4図は発振検出回路10の具体的なブロツク
図、第5図は第4図の発振検出回路10の動作を
説明するための波形図、第6図は感度制御回路1
2の具体的なブロツク図、第7図はトランジスタ
TR2のベース電位と受信感度との関係を示すグ
ラフ、第8図は感度制御回路12の動作を説明す
るための波形図、第9図および第10図は発振検
出回路10の他の各実施例のブロツク図、第11
図は本発明の他の実施例の電気回路図、第12図
はトランジスタTR2のエミツタ容量と受信感度
との関係を示すグラフ、第13図は本発明の他の
実施例の電気回路図、第14図はトランジスタ
TR2のコレクタ容量と受信感度との関係を示す
グラフ、第15図は本発明のさらに他の実施例の
電気回路図、第16図は接続点B1の電圧と受信
感度との関係を示すグラフである。 1……アンテナ、2……超再生方式フロントエ
ンド、3……低周波増幅回路、4……バンドパス
フイルタ、5……レベル判別回路、6……スピー
カ、8……クエンチング発振回路、9……ローパ
スフイルタ、10……発振検出回路、12……感
度制御回路、C0〜C28……コンデンサ、R0
〜R29……抵抗、TR1〜TR15……トラン
ジスタ、L1〜L4……コイル、INV1〜INV
6……インバータ、F1……フリツプフロツプ、
S1〜S4……リレー、S1a〜S4a……リレ
ースイツチ。

Claims (1)

  1. 【特許請求の範囲】 1 受信信号を低周波信号に変換するためのクエ
    ンチング発振回路8と、 能動化スイツチSWと、 能動化スイツチSWからの出力に応答し、クエ
    ンチング発振回路を発振させ、この発振状態で、
    発振条件を変化し、その発振条件を、発振が停止
    する近傍における受信感度が安定かつ良好な範囲
    に定める発振条件変化手段12,R21〜R2
    4,C21〜C24,TR11〜TR14,S1
    〜S4,S1a〜S4a,C25〜C28,
    INV3〜INV6と、 クエンチング発振回路8の発振出力を検出し、
    異常動作を検出する発振検出回路10とを含み、 発振検出回路10がクエンチング発振回路8の
    異常動作を検出したとき、前記発振条件変化手段
    によつてクエンチング発振回路の発振動作を停止
    させるようにしたことを特徴とする超再生受信方
    式。
JP2345481A 1981-02-18 1981-02-18 Super-regenerative receiving system Granted JPS57136825A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2345481A JPS57136825A (en) 1981-02-18 1981-02-18 Super-regenerative receiving system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2345481A JPS57136825A (en) 1981-02-18 1981-02-18 Super-regenerative receiving system

Publications (2)

Publication Number Publication Date
JPS57136825A JPS57136825A (en) 1982-08-24
JPS632177B2 true JPS632177B2 (ja) 1988-01-18

Family

ID=12110942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2345481A Granted JPS57136825A (en) 1981-02-18 1981-02-18 Super-regenerative receiving system

Country Status (1)

Country Link
JP (1) JPS57136825A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696507A (en) * 1979-12-15 1981-08-04 Matsushita Electric Works Ltd Superregenerative receiver
JPS56126331A (en) * 1980-03-10 1981-10-03 Matsushita Electric Works Ltd Super-regenerative front end of wireless receiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696507A (en) * 1979-12-15 1981-08-04 Matsushita Electric Works Ltd Superregenerative receiver
JPS56126331A (en) * 1980-03-10 1981-10-03 Matsushita Electric Works Ltd Super-regenerative front end of wireless receiver

Also Published As

Publication number Publication date
JPS57136825A (en) 1982-08-24

Similar Documents

Publication Publication Date Title
US4275363A (en) Method of and apparatus for driving an ultrasonic transducer including a phase locked loop and a sweep circuit
JPS6237842B2 (ja)
JPH0245852B2 (ja)
US2511409A (en) Superregenerative circuit
JP2812932B2 (ja) バラクタ制御されたvhf固定周波数dc−dcコンバータ
CN111866837B (zh) 一种新型蓝牙模块
JPS632177B2 (ja)
US3609563A (en) Frequency detector
US4993052A (en) Digitally-operating electrical equipment with counter for automatically adapting output to 50 Hz or 60 Hz input
US4153864A (en) Motor speed regulator
US3671775A (en) Pulse shaping circuit with multiplier application
US4101791A (en) Dual channel wide-band frequency modulated keyable control circuit and keying circuit therefor
US2792494A (en) Semiconductor superregenerative detector
US2989745A (en) Fm transistor transceiver
US3751689A (en) Electronic latch circuit
KR970005123B1 (ko) Fsk 데이타 파형 정형 회로
US3049626A (en) Spectrum generator
CN218006201U (zh) 振荡线圈驱动电路
JPS6327456Y2 (ja)
US3434063A (en) Self-quenching negative resistance superregenerative diode detector
US3528031A (en) Starting circuit for transistor inverters,blocking oscillators,and the like
CN220087150U (zh) 驱动电路和高压变频器
CN116006490B (zh) 可声控智能电风扇
CN209992626U (zh) 可调调谐电路及包括该电路的汽车起动机自动测试系统
CN210037028U (zh) 钢弦传感器数据采集装置