JPH0245852B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野 この発明は、一般にアナログ情報を一連のパル
スに変換するための改良したパルス変調器に関す
る。

従来の技術 多くの通信チヤネル、アナログ情報を、遠隔地
へ伝送するためのパルスに変換する変調器を利用
する。受けたパルスは情報をアナログ形態に再生
するたに復調される。例えば、米国特許第
4275429号に開始されたパイロツト保持護継電装
置は、望ましい実施例としてパルス周期変調
（PPM）用する保護継電装置を明らかにする。精
度および信頼性のような、パルス通信に固有の普
通の利点に加えて、PPMはろ波の必要性を最小
にするために複調器を簡単化する。

所望の変調機能を提供するための適当なモデル
が市販されている反面、従来のパルス変調器を使
用すると、スタートアツプおよびラツチアツプの
問題にぶつかる。

発明の開示 この発明の目的は、従来のスタートアツプおよ
びラツチアツプの問題を取り除きながら入力信号
の幾つかのモードを選択するだけで用途の融通性
を提供し、かつ比較的安い費用で簡単に製造でき
る多才なパルス変調器を提供することである。

この目的に鑑み、この発明は、少なくとも１つ
の入力量に比例する所定のパラメータを有するパ
ルスを供給するためのパルス変調器において、第
１入力量供給源からの第１入力量によつて充電さ
れ変化中の量を供給するためのコンデンサと、第
２入力量供給源からの第２入力量と前記変化中の
量とを比較し両方の量が所定の関係を持つ時に所
定の信号を供給する第１の比較器と、この第１の
比較器から供給される前記所定の信号に応答し第
１放電信号を供給するための第１論理ゲート及び
ワンシヨツト・マルチバイブレータと、前記第１
の比較器から供給される前記所定の信号に応答し
第２放電信号を供給するための第２論理ゲート及
び第２の比較器と、前記第１放電信号または第２
放電信号に応答して前記コンデンサを放電させる
ためのかつ前記第１入力量で前記コンデンサを直
に充電可能とするための第３論理ゲート及び前記
コンデンサの両端間に接続されて前記第３論理ゲ
ートの出力に応答する導電状態を有するスイツチ
と、前記比較された両方の量間に前記所定の関係
が起る毎にその各々に応答してパルスを供給する
出力手段とを備え、前記第１論理ゲート及び前記
第２論理ゲートセツト入力端子及びリセツト入力
端子を持つフリツプフロツプとして接続され、前
記第１、第２の比較器の出力端子が前記フリツプ
フロツプのそれぞれセツト入力端子、リセツト入
力端子へ接続され、前記第１の比較器が前記所定
の信号を供給する時に前記フリツプフロツプがセ
ツトし、これにより前記第１論理ゲート及び前記
ワンシヨツト・マルチバイブレータによつて前記
第３論理ゲートのための前記第１放電信号を供給
し、また前記第２論理ゲートによつて前記第３論
理ゲートのための前記第２放電信号を供給するよ
うに、前記コンデンサに蓄積された所定量のエネ
ルギーに応答して前記第２の比較器は前記フリツ
プフロツプをリセツトしその後に動作可能とする
ことを特徴とするパルス変調器にある。

簡単に云えば、この発明は、電力が最初どのよ
うに印加されるかとは無関係に、所望の発振モー
ドをしいる改良されたパルス変調器を明らかにす
る。この発明は、動作を適切に開始するために、
電力供給の所定のエツジ変化またレベル変化のど
ちらも必要としない。コンデンサのようなエネル
ギー蓄積手段を充電することによりかつ第１入力
量と第２入力量の間に所定の関係が起る毎にコン
デンサを放電させることにより、回路発振が得ら
れる。所定の関係が起る時にコンデンサを放電さ
せられないことによる発振故障すなわちラツチア
ツプは監視手段によつて防止される。この監視手
段は、入力量間に所定の関係が起るがこれに応答
してコンデンサが放電されない時に、コンデンサ
を放電させるための補助放電信号を供給する。

パルス変調器は用途に融通性をもたせる。第１
入力量を一定に維持することにより、パルス変調
器は第２入力量の値に応答して線型パルス周期変
調を行なう。第２入力量を一定に維持することに
より、パルス変調器は第１入力量の値に応答して
線型パルス周波数変調（PFM）を行なう。方の
入力量が時間変化する時に、パルス変調器２つの
入力量のアナログ除算であるパルス周期を提供す
る。

発明の実施例 パルス変調器の一般的な説明 第１図は、この発明のパルス変調器１０を示
す。このパルス変調器１０は、第１入力量I_y（ｔ）
を供給するための第１入力量供給源１２および第
２入力量V_x（ｔ）を供給するための第２入力量供
給源１４を含む。第１入力量供給源１２はコンデ
ンサ１６のような電荷エネルギー蓄積手段へ接続
されて端子１８に変化中の量を供給する。この変
化中の量は第１の比較器２０によつて第２入力量
と比較される。変化中の量すなわちコンデンサ１
６の充電々圧が第２入力量のレベルに達すると、
第１の比較器２０の出力は低レベルになつてRS
型フリツプフロツプ２２をセツトする。

交差結合したナンドゲート２４および２６で構
成できるフリツプフロツプ２２は、第１の比較器
２０（ナンドゲート２４の一方の入力端子接続さ
れている）および第２の比較器２８によつて、最
初はリセツト状態にされている。第２の比較器２
８は、変化中の量すなわちコンデンサ１６充電電
圧を、分圧器３０で求められた所定の低電圧と比
較する。コンデンサ１６に電荷が無いと、第１の
比較器２０の出力は高レベルすなわち論理１であ
り、第２の比較器２８の出力は低レベルすなわち
論理０である。この関係は、ナンドゲート２４が
論理０をそしてナンドゲート２６が論理１を出力
するようにフリツプフロツプ２２をリセツトす
る。

コンデンサ１６が充電を開始してその充電々圧
が分圧器３０からの所定の低電圧を超えると、第
２の比較器２８の出力は高レベルになり、その後
に第１の比較器２０の出力が低レベルになつてコ
ンデンサ１６の充電々圧が第２入力量のレベルに
達したことを示す時にフリツプフロツプ２２をト
グルさせることができる。

単安定マルチバイブレータ（MV）すなわちワ
ンシヨツト・マルチバイブレード３２は、フリツ
プフロツプ２２がトグルされる時にナンドゲート
２４によつて例えばその出力の立上りによつてト
リガされるように接続される。MV３２のは、
極めて短い期間T_O低レベルになり、２入力ナン
ドゲート３４の一方の入力端子へ印加される。ナ
ンドゲート３４の出力はアナログ・スイツチ３６
の制御入力端子へ印加される。アナログ・スイツ
チ３６は、その入出力端子がコンデンサ１６の両
端間に接続されている。

MV３２がトリガされてナンドゲート３４の出
力を一瞬高レベルに駆動し従つてパルスP_Oを供
給する時、アナログ・スイツチ３６はコンデンサ
１６を丁度放電させるのに充分な期間導通する。
その後、MV３２からのパルスP_iの終りにナンド
ゲート３４の出力が低レベルになるので、アナロ
グ・スイツチ３６は不導通になり、コンデンサ１
６の充電を再び開始させることができる。このよ
うに、上述したプロセスは所望の回路発振を持続
するために繰り返される。

パルス変調器１０のパルス出力は、第１の比較
器２０の出力端子、フリツプフロツプ２２を構成
する２個のナンドゲートのうちの一方のナンドゲ
ート出力端子、MV３２のＱ出力端子または出
力端子、或はナンドゲート３４の出力端子を含め
て、任意の回路以置から取り出せる。一例とし
て、ナンドゲート３４の出力端子を選択、パルス
PP_Oはインバータゲート４０および４２を通して
出力端子４４へ印加される。

従来のパルス変調器で普通に出会つたスタート
アツプおよびラツチアツプの問題は、第１図に示
したパルス変調器１０によつて解消された。フリ
ツプフロツプ２２と第２の比較器２８とは協働し
て監視手段になる。この監視手段は、種々の回路
素子に給電する電源装置がまず投入される時に、
発振を起こさせる初期状態設定機能を果す。これ
はMV３２がエツジ・トリガ型であるか域はレベ
ル・トリガ型であるかとは無関係に、比較器２０
および２８が電源投入時にフリツプフロツプ２２
をリセツト状態にさせ、第１の比較器２０がその
出力状態を変えるまでMV３２論理０入力を供給
するためである。もしフリツプフロツプ２２を省
略して第１の比較器２０の出力端子をMV３２へ
直接々続するならば、電源源投入時にコンデンサ
１６が第２入力量のレベルまで充電された際第１
の比較器２０の出力の変化はMV３２をトリガし
ないもしれない。従つて、コンデンサ１６充電さ
れかつMV３２からのパルスが無いために充電状
態に居すわるだろう。

パルス変調器１０を自己始動させることは加え
て、フリツプフロツプ２２と第２の比較器２８は
回路動作を協働して監視し、フリツプフロツプ２
２がトグルされる時に何等かの理由で万一MV３
２がトリガされないならば、動作中回路ラツチア
ツプを防止する。上述したように、コンデンサ１
６が充電を開始すると、間もなく第２の比較器２
８の出力は低レベルから高レベルになる。従つ
て、フリツプフロツプ２２がトグルされそしてナ
ンドゲート２４の出力が高レベルになる時に、コ
ンデンサ１６を放電させることになるパルスをも
しMV３２が折よく供給しないならば、ナンドゲ
ート２６は２つの高レベル入力を得てその出力
が低レベルになるろう。この出力はナンドゲート
３４の他方の入力端子へ印加される。従つて、も
しナンドゲート３４への、MV３２からの入力が
ナンドゲート３４の出力を高レベルにしいる低レ
ベルにならないならば、ナンドゲート３４への、
ナンドゲート２６からの入力に低レベルになつて
ナンドゲート３４の出力を高レベルにする。従つ
て、アナログ・スイツチ３６は閉じられてコンデ
ンサ１６を放電させる。コンデンサ１６が放電す
るやいなや、第２の比較器２８はその出力状態を
論理０に変え、そしてナンドゲート２６の出力は
高レベルになつてナンドゲート３４からのの出力
パルスP_Oを終らせる。従つて、万一MV３２が折
よくパルスを供給しなくても、フリツプフロツプ
２２と第２の比較器２８とが協働してコンデンサ
１６を折よく放電させるので、パルス変調器１０
はラツチアツプしない。パルス変調器１０から出
力パルスを供給するためにナンドゲート３４の出
力端子を選ぶと、出力パルスを供給するために
MVのＱ出力端子または出力端子が選ばれた場
合に起つた、出力パルス列中のパルスの消失の問
題が確実に解消される。

第１入力量、第２入力量をそれぞれI_y（ｔ）、V_x
（ｔ）とすれば、パルス周期Ｔ（ｔ）は下記の式で
表わされる。

Ｔ（ｔ）＝T_O＋CV_x（ｔ）／I_y（ｔ） (1) たゞし、T_OはMV３２から出力されるパルス
PP_iの時間幅であり、Ｃはコンデンサ１６のキヤ
パシタンスである。もしT_Oを所望の動作範囲に
くらべて極めて小さくするならば、式(1)は事実上
式(2)に等しい。

Ｔ（ｔ）＝CV_x（ｔ）／I_y（ｔ） (2) もし第１入力量I_y（ｔ）および第２入力量V_x
（ｔ）が両方共時間の経過にすれて変化する量な
らば、出力パルスの周期は式(2)表わしたように
V_x（ｔ）／I_y（ｔ）のアナログ除算に応答し、従つ
てパルス変調器１０はウアナログ除算器として働
く。

もし第１入力量I_y（ｔ）が一定ならば、すなわ
ち定電流源ならば、パルス周期Ｔ（ｔ）は第２入
力量V_x（ｔ）の値に正比例と、従つてパルス変調
器１０は線型パルス周期変調器CPPM）として
働くことは注目されたい。換言すれば、定電流充
電源を使用すると、コンデンサの時定数は式(2)表
わしたようにコンデンサ電圧に直線的に比例す
る。

周波数が周期の逆数であるので、式(2)下記のよ
うに書き直せる。

Ｆ（ｔ）＝I_y（ｔ）／CV_x（ｔ）(3) たゞし、Ｆ（ｔ）はパルス周波数である。もし
第２入力量V_x（ｔ）が一定に保持されるならば、
パルス変調器１０は線型パルス周波数変調器とし
て働く。

適当にバイアスすることにより、すなわち直流
流分をV_xもしくはI_y或はそれらの両方に加えるこ
とにより、I_y（ｔ）、V_x（ｔ）が零に等しい時に、
第１図に示したパルス変調器１０はそれぞれ公称
周期、公称周波数を提供するように変更され得
る。

PPMとしての説明 第２図は、米国特許第4275429号の第１図に示
した送信機３２に使用され得る第１図のパルス変
調器１０の使用例を示す回路略図である。こゝに
開示したものは、この発明を好都合に利用し得る
完全な保護継電機能を明らかにする。

第２図の実施例では、第１入力量I_y（ｔ）は定
電流源によつて提供され、従つてパルス変調器は
線型パルス周期変調器として働く。第２入力量
V_x（ｔ）は電流から導出した電圧信号V_Nによつて
提供される。これは、３相送電系統の正相電流、
逆相電流および零相電流を組み合わせて単相電圧
信号V_Nを供給するシーケンス・フイルタから得
られる。電圧信号V_Nは、光フアイバ・リンク、
電話線利用のデータ・チヤネル、電力線搬送リン
クまたはマイクロ波リンクのような任意適当な通
信チヤネルのPPMを通じて相手端へ送られ、そ
こで復調された後に同様に導出した電圧信号V_F
と比較される。同様に、電圧信号V_Fは同様なパ
ルス周期変調器によつて変調された後に自端へ送
られ、こゝで複調された後に電圧信号V_Nと比較
される。第１図と同じ機能を奏するものには同一
符号をつけ、少しだけ違つた機能を奏するものに
は同一符号にダツシユをつけて示した。

詳しく説明すれば、電圧信号V_Nは増幅器５０
で調整された後に抵抗５２を通して第１の比較器
２０の非反転入力端子へ印加される。適当なバイ
アスは電源Ｖ＋から抵抗５７を通して必反転端子
へ与えられる。これは、上述したように電圧電号
V_Nを両極性にさせる。定電流源である第１入力
量供給源１２はコンデンサ１６を充電するために
接続されており、このコンデンサ１６の電荷は第
１の比較器２０の入力になる。第１の比較器２０
の出力端子は抵５６を介してフリツプフロツプ２
２のセツト入力端子へ接続されている。

第２の比較器２８は、コンデンサ１６の電荷を
分圧器３０′によつて供給される所定の電圧と比
較し、その出力端子が抵抗５８を介してフリツプ
フロツプ２２のリセツト入力端子へ接続されてい
る。

フリツプフロツプ２２の出力端子ＱはMV３２
のトリガ入力端子Ａへ接続されている。MVは、
その一例として、モトローラ社のデユアル・プレ
シジヨン単安定マルチバイブレータMC14538Bの
半分が図示されている。MV３２の出力端子は
ナンドゲート３４の一方の入力端子へ接続されて
おり、その出力端子はアナログ・スイツチ３６の
制御入力端子へ接続されている。なお、アナロ
グ・スイツチ３６は例えばRCA社のクワド・バ
イラテラル・スイツチCD4066のうちの１個のス
イツチで良い。

第３図は、第２図に示したパルス変調器３８中
で発生された諸波形を示すグラフである。電源投
入時に、第１の比較器２０の出力は論理１であ
り、そして第２の比較器２８の出力は論理０であ
り、これはＱ出力、出力がそれぞれ論理０、論
理１であるようにフリツプフロツプ２２をリセツ
トする。コンデンサ１６の充電は点６０での０か
ら始まり、I_y（ｔ）に比例する充電々圧は直線部
６２沿いに直線的に増加する。直線部６２が分圧
器３０′の供給した電圧に達すると、第２の比較
器２８の出力は点６４で論理０から論理１へ切り
換つてフリツプフロツプ２２を動作可能にする。
コンデンサ１６は充電に設け、直線部６２が点６
６で電圧信号V_Nに応答するレベルV_x（ｔ）に達す
ると第１の比較器２０の出力は点６８で低レベル
に切り換わる。フリツプフロツプ２２はトグルさ
れ、そのＱ出力の立上り７０はMN３２をトリガ
してパルス７２を供給させる。このパルス７２
は、パルスP_iと同じであり、T_Oの論理０持続時
間を持つている。論理０のパルス７２はナンドゲ
ートに論理１のパルスP_Oを供給させ、このパル
スP_Oはアナログ・スイツチ３６を閉じて直線部
７４沿いにコンデンサ１６を放電させる。その後
比較器２０，２８はそれぞれ論理１、論理０の出
力状態へ戻つて、フリツプフロツプ２２をリセツ
トしかつ動作サイクルを繰り返させることができ
る。

パルス変調器の周波数帯は、例えば約110KHz
の中心周波数のような高い周波数にわざわざ選ば
れる。この比較的高い周波数は、回路素子のサイ
ズを小さくし、かつキヤパシタンスおよび電流源
のレベル制限のせいでコード化にも必要である。
融通性のある周波数インターフエイスを提供する
ために、÷Ｎカウンタ９０を設け、使用しようと
する特定の通信リンク（これは、例えば上述光フ
イイバ・リンク、電話線利用のデータ・チヤネ
ル、マイクロ波リンクまたは電力線搬送リンクで
良い。）に所望の周波数帯を得ることができる。
一例として、÷Ｎカウンタ９０はモトローラ社の
７段リブル・カウンタMC14024Bが図示されてい
る。もしナンドゲート３４の出力が除算しようと
する出力パルスを供給するように選ばれるなら
ば、これらの出力パルスはインバータゲート９２
で反転されてから÷Ｎカウンタ９０のクロツク入
力端子CLへ印加される。所要の除算次第で÷Ｎ
カウンタ９０の適切なＱ出力が出力として選ばれ
るならば、この出力はナンドゲート９４で反転さ
れた後に出力端子４４（通信チヤネルを通じての
伝送用出力端子）へ印加される。

発明の要点 比較的安価な素子で簡単に構成できる新しく改
良した自己始動型パルス変調器をこゝに開示し
た。自己始働型であることに加えて、このパルス
変調器には、単安定マルチバイブレータが折よく
パルスを供給しないことに関係し得るラツチアツ
プの問題がない。この発明のパルス変調器は、入
力信号を適当に選択するだけで、２つの時間変化
入力のアナログ除算器、線型パルス周期変調器ま
たは線型パルス周波数変調器として使用される点
で、融通性に富んでいる。パルス変調器の出力側
にある÷Ｎカウンタは、選択された通信チヤネル
を適切に整合するためのインターフエイスを提供
する。

【図面の簡単な説明】

第１図はこの発明のパルス変調器を示す回路略
図、第２図は保護継電装置用に適した、第１図の
パルス変調器のPPM実施例を示す回路略図、第
３図は第２図に示したPPMの動作を理解する上
で有用な波形を示すグラフ図である。 １０はパルス変調器、３８は線型パルス周期変
調器（PPM）として働くパルス変調器、１６は
コンデンサ、２０は第１の比較器、２２はフリツ
プフロツプ、２４と２６はフリツプフロツプを構
成するナンドゲート、３２は単安定マルチバイブ
レータ（MV）、２８は第２の比較器、３４はナ
ンドゲート、３６はアナログ・スイツチ、４２は
インバータゲート、９４はナンドゲート、９０は
÷Ｎカウンタである。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも１つの入力量に比例する所定のパ
   ラメータを有するパルスを供給するためのパルス
   変調器において、 第１入力量供給源からの第１入力量によつて充
   電され変化中の量を供給するためのコンデンサ
   と、 第２入力量供給源からの第２入力量と前記変化
   中の量とを比較し両方の量が所定の関係を持つ時
   に所定の信号を供給する第１の比較器と、 この第１の比較器から供給される前記所定の信
   号に応答し第１放電信号を供給するための第１論
   理ゲート及びワンシヨツト・マルチバイブレータ
   と、 前記第１の比較器から供給される前記所定の信
   号に応答し第２放電信号を供給するための第２論
   理ゲート及び第２の比較器と、 前記第１放電信号または第２放電信号に応答し
   て前記コンデンサを放電させるためのかつ前記第
   １入力量で前記コンデンサを直に充電可能とする
   ための第３論理ゲート及び前記コンデンサの両端
   間に接続されて前記第３論理ゲートの出力に応答
   する導電状態を有するスイツチと、 前記比較された両方の量間に前記所定の関係が
   起る毎にその各々に応答してパルスを供給する出
   力手段と を備え、 前記第１論理ゲート及び前記第２論理ゲートは
   セツト入力端子及びリセツト入力端子を持つフリ
   ツプフロツプとして接続され、前記第１、第２の
   比較器の出力端子が前記フリツプフロツプのそれ
   ぞれセツト入力端子、リセツト入力端子へ接続さ
   れ、前記第１の比較器が前記所定の信号を供給す
   る時に前記フリツプフロツプがセツトし、これに
   より前記第１論理ゲート及び前記ワンシヨツト・
   マルチバイブレータによつて前記第３論理ゲート
   のための前記第１放電信号を供給し、また前記第
   ２論理ゲートによつて前記第３論理ゲートのため
   の前記第２放電信号を供給するように、前記コン
   デンサに蓄積された所定量のエネルギーに応答し
   て前記第２の比較器は前記フリツプフロツプをリ
   セツトしその後に動作可能とする ことを特徴とするパルス変調器。