JPS63217459A - デ−タ転送制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、演算制御装置と主メモリ装置間のデータ転送
制御方法に関する。

〔概要〕

本発明は、演算制御装置がブロックリードリクエストに
より所要のデータを一括して主メモリ装置から得る方法
において、 複数区分に分割されたブロック単位の転送データをアク
セスされたアドレス上の転送区分データからブロック境
界の最後に位置する転送区分データまでを演算制御装置
へ転送し、残りの転送区分データの転送を打ち切ること
により、 不要データを演算制御装置に転送することで生ずるデー
タ転送効率の低下を抑止することができるようにしたも
のである。

本出願は同一出願人の同一名称の特許出願４　（昭和６
２年２月１０日出願）の改良である。

〔従来の技術〕

大型情報処理システムでは、事務処理計算および科学技
術計算の両分野でデータ処理の高速化が求められており
、メモリ制御装置内に主メモリ内のデータの一部の写し
を有する高速のバッファメモリが設けられる。

演算制御装置が必要とするデータを得るには、まずメモ
リ制御装置内のバッファメモリが索引され、所要データ
が存在するときには所要データがバッファメモリから演
算制御装置に転送され、存在しないときには主メモリ装
置に対してブロックデータ転送要求が行われ、メモリ制
御装置に所要データを先頭にしたブロックデータが数回
に分けて転送される。メモリ制御装置内では、このブロ
ックデータがバッファメモリに書き込まれると共に先頭
の所要データが演算制御装置に直接転送される。

ここで、演算制御装置が必要とするデータを一括して得
るのに、メモリ制御装置に対してブロックデータ転送要
求（以下、演算制御装置がメモリ制御装置に対して行う
ブロックデータ転送要求をブロックリードリクエストと
いう。）を行う場合がある。この場合に、従来のデータ
転送制御方式では、メモリ制御装置内のバッファメモリ
上に所要データが存在するときにはバッファメモリ上の
所要ブロックデータを複数の区分に分割し、アクセスさ
れたアドレス上の転送区分データを先頭にして数回に分
けて、演算制御装置に所要ブロックデータのすべてを転
送する。存在しないときには主メモリ装置に対してブロ
ックデータ転送要求を行い、主メモリ装置から読み出さ
れる所要ブロックデータを複数の区分に分割し、アクセ
スされたアドレス上の転送区分データを先頭にして数回
に分けてメモリ制御装置に転送する。メモリ制御装置内
では、このブロックデータをバッファメモリに書き込む
と共に、アクセスされたアドレス上の転送区分データを
先頭にして数回に分けて演算制御装置に対し直接に所要
ブロックデータのすべてを転送するように制御していた
。

〔発明が解決しようとする問題点〕

ところで、演算制御装置が必要とするデータを一括して
得ることを目的にブロックリードリクエストを頻繁に行
う例として７レイ演算の処理がある。科学技術計算の分
野では、メモリ上に規則正しく配列された大量のアレイ
データに対して同一の処理を高速で行うことが望まれて
おり、演算制御装置内の演算部に対してデータを高速に
転送する必要があり、演算制御装置は、ブロックリード
リクエストによって必要とするデータを一括して読み出
す。

この場合に、上述した従来のデータ転送制御方式では、
アクセスされたアドレス上の転送区分データを先頭にし
て全ブロックデータが転送されることになる。例えば１
ブロツクデータが６４バイトである場合は、第４図で示
されるようにこの６４バイトのブロックデータが演算制
御装置とメモリ制御装置の間のデータ転送幅で定まるデ
ータ長（この場合は８バイト）ごとに区分され、８回に
分けてブロックデータがすべて演算制御装置に転送され
る。ここで、この６４バイトのブロックデータをブロッ
ク境界の先頭からブロック境界の最後までをワード番号
θ〜７とし、演算制御装置が必要とするアレイデータが
ワード番号３のアドレス位置からアドレス増加方向へ連
続にメモリ上に配列されているとすると、演算制御装置
がブロックリードリクエストにより必要とするアレイデ
ータを一括して得ようとする場合は、アレイデータ０に
対応するアドレスでブロックリードリクエストをメモリ
制御装置に送出し、このアレイデータＯがメモリ制御装
置内のバッファメモリ上に存在しているといないとにか
かわらず、従来のデータ転送制御方式では、演算制御装
置に対してアレイデータＯのワード番号３の転送区分デ
ータを先頭にしてひきつづきワード番号４〜７　（アレ
イデータＯ〜４）、ワード番号０〜２　（不要データ）
の全ブロックデータを転送する。

このときにワード番号Ｏ〜２の転送区分データは演算制
御装置が必要としない不要データであり、この不要デー
タのワード番号Ｏ〜２のデータをメモリ制御装置内のバ
ッファメモリまたは主メモリ装置から読み出して演算制
御装置に転送するために生じる無駄なメモリアクセス時
間の増加や演算制御装置内で必要なデータと不要なデー
タの切分けをする処理が生じるなどの欠点がある。

さらに、メモリ制御装置内のバッファメモリ上に所要デ
ータが存在せず、主メモリ装置から所要のブロックデー
タを読み出した場合には、この読み出されたブロックデ
ータはメモリ制御装置内のバッファメモリ上に書き込ま
れることになり、この場合に、このブロックデータのバ
ッファメモリ上への書込みが行われている間は、メモリ
制御装置内で新たに演算制御装置から送出されるリクエ
ストの処理が待たされることになる。すなわち、演算制
御装置では引き続いて必要とされるアレイデータ４以降
の連続するアレイデータ（アレイデータ５．６・・・）
を得るのに連続する次のブロックデータを読み出すブロ
ックリードリクエストを行うことが予想され、この新た
なブロックリードリクエストの処理が先の不要データを
含むブロックデータをバッファメモリ上に書き込むため
に遅らされ、かつバッファメモリの使用効率の低下が生
じる欠点もある。

本発明は、このような欠点を除去するもので、不要デー
タを演算制御装置に転送することを禁止してデータ転送
効率を向上させることができるデータ転送制御方法を提
供することを目的とする。

〔問題点を解決するための手段〕

本発明は、主メモリ装置に記憶されたデータの一部をブ
ロック単位に保持するバッファメモリを経由してブロッ
ク転送要求を発行した演算制御手段にこのバッファメモ
リに保持されたブロックデータを複数の区分に分割した
区分のうち要求区分を先頭とする複数個の区分のデータ
を順次転送するデータ転送制御方法において、ブロック
転送要求に係るデータが上記バッファメモリ上にあると
きは、このバッファメモリに格納されている複数の区分
のうち要求区分を先頭としてブロック境界の最後の区分
までのデータを上記演算制御手段に転送し、また、ブロ
ック転送要求が要求するデータが上記バッファメモリ上
にないときは、上記主メモリ装置から要求区分を先頭と
してブロック境界の最後の区分までのデータを読み出し
、上記演算制御手段に転送し、一方、この読み出したデ
ータの上記バッファメモリへの格納を禁止し、ひきつづ
きこの読み出したデータに後続する所定個数のブロック
単位のデータを上記バッファメモリに格納することを特
徴とする。

〔作用〕

演算制御装置が必要とするデータがブロック境界の途中
から連続的に配置されていて、この必要とするデータを
一括して得るときに、必要とするデータの先頭からブロ
ック境界の最後のデータの転送までを行い以降のデータ
の転送を打ち切る。

また、メモリ制御装置内のバッファメモリ上に所要デー
タが存在せず主メモリ装置から所要のブロックデータを
読み出すときに、この不要データを含むブロックデータ
をバッファメモリに書き込むことを禁止し、所要データ
からブロック境界の最後のデータまでの転送にひきつづ
いて連続するｎブロックのデータをバッファメモリに格
納する。

〔実施例〕

以下、本発明実施例を図面に基づき説明する。

第１図は、本発明の実施例方式の構成を示すブロック構
成図である。第２図は、本発明の実施例方式での各種メ
モリのメモリデータ形一式を示す概念図である。第２図
で若いアドレスが左側に位置し、ワード番号Ｏ〜１５は
８バイトごとのワード識別を示す。６４バイト境界はア
ドレスが６４で割り切れるアドレス位置を示す。１２８
バイト境界も同様にアドレスが１２８で割り切れるアド
レス位置を示す。

まず、この実施例方式の構成を第１図に基づき説明する
。この実施例方式は、主メモリ装置１と、メモリ制御装
置２と、演算制御装置３とを備える。

ここで、主メモリ装置１は、命令語やオペランドデータ
等を記憶するメモリ部１０と、メモリ制御値Ｗ２から送
出されるメモリ部１０をアクセスするアドレスを保持す
るアドレスレジスタ１１と、メモリ部１０から読み出さ
れたデータを保持するデータレジスタ１２と、データレ
ジスタ１２に読み出されたデータのメモリ制御装置２へ
のデータ送出順序を選択するデータ選択回路１３とを備
える。

第３図は第１図中のアドレスレジスタ１１の構成例であ
る。第３図の例ではＯビット目を指示ビットとして用い
、１ビツト目以降をアドレスデータとして使用している
。この実施例方式では、Ｏビット目の指示ビットは通常
のリクエストでは常にｒＯＪに設定され、本発明の特徴
的な動作、すなわち、メモリ部１０からのブロックデー
タの続出しに際してアドレスレジスタ１１の１ビツト目
以降で示されるアドレス上のデータからブロック境界の
最後のデータまでを読み出し、残りのブロック内データ
の読出しを抑止して引き続いて連続するｎブロックデー
タ（本実施例ではｎ＝１）の読出しを行う動作を指示す
るときに「１」が設定される。

次に、メモリ制御装置２は、主メモリ装置１内のメモリ
部１０から読み出されたデータの一部を保持するバッフ
ァメモリ２０と、演算制御装置３によって指示される各
種のリクエストを処理するリクエスト処理回路２１と、
主メモリ装置１から送出されるデータを保持するデータ
レジスタ２２と、データレジスタ２２の前半のデータと
後半のデータとを選択するデータ選択回路２３と、バッ
ファメモリ２０から読み出されたデータとデータ選択回
路２３で選択されたデータとを選択するデータ選択回路
２４と、演算制御装置３が必要とするデータのメモリア
ドレスと、そのリクエストの内容を指示するリクエスト
指定部とをそれぞれ保持するリクエストアドレス受レジ
スタ２５およびリクエスト指定部光レジスタ２６とを備
える。演算制御装置３は図示されてはいないが公知の演
算制御装置と同様の構成であり、主メモリ装置からデー
タを読み出す必要のある装置例えば入出力装置なども備
えている。また、主メモリ装置１、メモリ制御装置２、
および演算制御装置３０間はインタフェース線１００〜
１０４で接続される。

次に、この実施例装置の動作を第１図ないし第４図に基
づき説明する。

まず、主メモリ装置１からメモリ制御装置２へのデータ
転送パス１０１のデータ幅は１６バイトとし、メモリ制
御装置２から演算制御装置３へのデータ転送バス１０４
のデータ幅は８バイトとし、バッファメモリ２０のブロ
ックサイズは６４バイトとし、メモリ部１０のブロック
サイズは１２８バイトとする。

すなわち、バッファメモリ２０およびメモリ部１０から
のブロックデータの転送時での１ブロック分のデータは
、それぞれ、バッファメモリ２０では６４バイト境界か
らの６４バイトデータであり、メモリ部１０では１２８
バイト境界からの１２８バイトデータとなる。また、主
メモリ装置ｌの回路素子はメモリ制御装置２および演算
制御装置３の回路素子より低速であり、そのマシンサイ
クルタイムは２倍に設定されている。すなわち、メモリ
制御装置２からみて主メモリ装置１からのデータ転送は
２マシンサイクルで１６バイトの割合である。

さて、演算制御装置３で命令の取出しまたはオペランド
の取出しの必要が生じ、メモリ制御装置２にメモリリク
エストが送出されるとする。ここで、演算制御装置３が
必要とするデータを含むブロックデータを一括して得る
目的で通常のブロックリードリクエストを送出する場合
について述べる。演算制御装置３は所要データのメモリ
アドレスおよび通常のブロックリードリクエストを指定
するリクエスト指定部をメモリ制御値Ｗ２へ送出し、そ
れぞれの内容はリクエストアドレス受レジスタ２５とリ
クエスト指定部光レジスタ２６にそれぞれセットされる
。次に、リクエストアドレス受レジスタ２５およびリク
エスト指定部光レジスタ２６の内容はリクエスト処理回
路２１に伝えられる。所要データのメモリアドレスと通
常のブロックリードリクエストを指定するリクエスト指
定部の内容を受けたリクエスト処理回路２１は、まず所
要データのメモリアドレスでバッファメモリ２０を索引
する。

バッファメモリ２０に所要データが存在する場合はその
所要データが読み出され、ひきつづきプロソクデータが
順次読み出される。すなわち、６４バイトのブロックデ
ータが８バイトごとの８つの転送区分データに分割され
、８バイトの所要データを先頭とした８つの転送区分デ
ータが順次読み出され、データ選択回路２４を通して演
算制御装置３へ送出される。

バッファメモリ２０に所要データが存在しない場合は、
リクエスト処理回路２１は所要データのメモリアドレス
と共に主メモリ装Ｗ１にブロックデータ転送要求を送出
し、所要データのメモリアドレスはアドレスレジスタ１
１の１ビツト目以降にセントされる。このときに、リク
エスト処理回路２１は同時にアドレスレジスタ１１のＯ
ビット目の指示ビットを「０」に設定する。主メモリ装
置１では、メモリ部１０からアドレスレジスタ１１の１
ビツト目以降で示されるメモリアドレス上の所要データ
を含む１２８バイト境界からの１２８バイトデータが読
み出され、データレジスタ１２に設定される。データレ
ジスタ１２に読み出されたブロックデータはデータ選択
回路１３を経由して１６バイトごとに８回に分けてメモ
リ制御装置２に送出される。

ところで、このときの１２８バイトのブロックデータの
メモリ制御装置２へのデータ転送順序は、例えば演算制
御装置３からの所要データのメモリアドレスがワード番
号３に対応する位置を示していたとすると、まずワード
番号３〜７．０〜２の順で前半の６４バイトのデータ転
送が行われ、ひきつづいてワード番号８〜１５の順で後
半の６４バイトのデータ転送が行われる。すなわち、送
出順序は、先頭は所要データのワード番号３および４で
あり、２番目はワード番号５および６．３番目はワード
番号７およびＯ１４番目はワード番号１および２であり
、５番目から８番目についてはワード番号８からワード
番号１５までが２ワードずつの組で順に送出される。こ
のような順序でメモリ部１０からのブロックデータをメ
モリ制御装置２に送出する。

メモリ制御装置２は演算制御装置１で要求された所要デ
ータを含む６４バイトのブロックデータを演算制御装置
１へ時間損失なく送出することか可能になる。また、演
算制御装置１で要求された６４ハイドのデータにひきつ
づいてさらに連続する６４バイトのデータをメモリ制御
装置２に送出することで、後続のアクセスで必要となる
確立の高いデータをあらかじめバッファメモリ２０に取
り込むことが可能になる。

さて、メモリ制御装置２では、主メモリ装置１から送出
されたきた各１６バイトのデータがデータレジスタ２２
にセットされ、前半８バイト、後半８ハイドの順にデー
タ選択回路２３で選択され、先頭の６４バイトのデータ
は、データ選択回路２４を経由して演算制御装置３へ直
接送出されるとともに、バッファメモリ２０に書き込ま
れる。主メモリ装置１から送出されてきた後半６４バイ
トのデータは、演算制御装置３には送出されずにバッフ
ァメモリ２０への書込みが行われる。以上が通常のブロ
ックリードリクエストの動作である。

次に、本発明のデータ転送制御方式の特徴的な動作を述
べる。ここで、演算制御装置３がアレイデータの処理を
行い、必要とするアレイデータが第４図のようにワード
番号３のアドレス位置からアドレス増加方向へ連続にメ
モリ上に配列されているとする。演算制御装置３はアレ
イデータの高速処理を行うためにアレイデータの先行フ
ェッチを行う目的でメモリ制御値Ｗ２に対してブロック
リードリクエストの送出を行う。この場合に、前述した
通常のブロックリードリクエストを送出すると、必要と
するワード番号３〜７までのデータの他にワード番号Ｏ
〜２までの不要データが演算制御装置３に転送されるの
で、不要データの読出しと転送による無駄なメモリアク
セス時間の増加や演算制御装置３内で必要なデータと不
要なデータの切分けをする処理が生じる。そこで、演算
制御装置３はブロック境界でデータ転送を打ち切ること
を指示するブロックリードリクエスト（以下、ブロック
境界ブロックリードリクエストという。）を送出する。

すなわち、演算制御装置３はアレイデータＯを示すメモ
リアドレスとブロック境界ブロックリードリクエストを
指定するリクエスト指定部をメモリ制御装置２へ送出し
、このメモリアドレスとリクエスト指定部はリクエスト
アドレス受レジスタ２５とリクエスト指定部受しジスタ
２６にそれぞれセットされる。リクエストアドレス受レ
ジスタ２５とリクエスト指定部受しジスタ２６の内容は
リクエスト処理回路２１に伝えられ、リクエスト処理回
路２１は受は取ったメモリアドレスでまずバッファメモ
リ２０を索引する。バッファメモリ２０に所要データが
存在する場合は、その所要データが読み出され、ひきつ
づきブロックデータが順次読み出される。このときに、
リクエスト処理回路２１は、受理したブロック境界ブロ
ックリードリクエストを指定するリクエスト指定部の指
示に従って、６４バイトのブロックデータの内の８バイ
トの所要データを先頭としてブロック境界の最後の転送
区分データまでを読み出し、以降の転送区分データの読
出しを抑止する制御を行う。この例の場合では、アレイ
データＯ〜４に対応するワード番号３〜７までの転送区
分データまでが読み出され、以降の不要データであるワ
ード番号０〜２までの転送区分データは読み出されない
、バッファメモリ２０から読み出されたこれらのワード
番号３〜７までの転送区分データすなわちアレイデータ
Ｏ〜４はデータ選択回路２４を経由して演算制御装置３
へ送出される。

バッファメモリ２０に所要データが存在しない場合には
、リクエスト処理回路２１は所要データのメモリアドレ
スと共に主メモリ装置ｌにブロックデータ転送要求を送
出し、所要データのメモリアドレスはアドレスレジスタ
１１の１ビツト目以降にセットされる。このときに、リ
クエスト処理回路２１は同時にアドレスレジスタ１１の
Ｏビット目の指示ビットを「１」に設定する。主メモリ
装置１では、メモリ部１０からアドレスレジスタ１１の
１ビツト目以降で示されるメモリアドレス上の所要デー
タを含む１２８バイト境界からの１２８バイトデータが
読み出され、データレジスタ１２に設定される。メモリ
制御装置２へのデータ転送は、まずメモリ制御装置２に
よって期待される所要データを先頭としてバッファメモ
リ２０のブロックサイズで定まるブロック境界の最後の
データまでの転送が行われる。

すなわち、データレジスタ１２に読み出された１２８バ
イトのデータの前半６４バイトのデータの内のワード番
号３と４、ワード番号５と６、ワード番号７と０の各１
６バイトのデータが順次データ選択回路１３で選択され
、メモリ制御装置２へ送出される。

不要データのみのワード番号１と２のデータのデータレ
ジスタ１２からの読出しは行われず、メモリ制御装置２
への送出も行われない。また、演算制御装置３が必要と
するデータはワード番号３〜７のデータであるので、本
実施例のようにワード番号７のデータと組になるデータ
が不要データとなる場合は、そのデータはどのようなデ
ータであっても構わない。メモリ制御装置２では、主メ
モリ装置１から送出されてきた各１６バイトのデータが
データレジスタ２２にセットされ、前半８バイト、後半
８バイトの順にデータ選択回路２３で選択される。演算
制御装置３へのデータ転送は、ブロック境界ブロックリ
ードリクエストを指定するリクエスト指定部の指示に従
ったリクエスト処理回路２１の制御に基づき所要データ
を先頭としたブロック境界の最後の転送区分データすな
わちワード番号３〜７　（アレイデータ０〜４）までの
転送区分データのみがデータ選択回路２４を経由して演
算制御装置３へ送出され、ワード番号７のデータ（アレ
イデータ４）とともに送出されてきた不要データ（本実
施例ではワード番号Ｏのデータ）は送出されない。また
、バッファメモリ２０内のデータはニブロックデータ単
位ごとに管理されており、この主メモリ装置１から送出
されてきたデータは１ブロツクデータに満たないので、
リクエスト処理回路２１の制御によってバッファメモリ
２０への書込みは抑止される。主メモリ装置１でデータ
レジスタ１２からの前半６４バイトデータ中のワード番
号７のデータ（アレイデータ４）の読出しが終了すると
、ひきつづいて演算制御装置３が要求したブロックデー
タに連続する次のブロックデータに対応するブロックデ
ータであるデータレジスタ１２中の後半６４バイトのデ
ータがワード番号８と９、ワード番号ＩＯと１１、ワー
ド番号１２と１３、ワード番号１４と１５の各１６バイ
トごとのデータとして順次データ選択回路１３で選択さ
れてメモリ制御装置２へ送出される（ｎ＝１）。この後
半６４バイトのデータは通常のブロックリードリクエス
トの場合と同様に演算制御装置３には送出されずにバッ
ファメモリ２０への書込みのみが行われ、演算制御装置
３がひきつづいてアレイデータ４以降の連続するアレイ
データ（アレイデータ５．６−・−）を必要とする場合
には、バッファメモリ２０から高速に必要データを供給
することが可能になる。

以上が本発明のデータ転送制御方式のｎ＝１の場合のブ
ロック境界ブロックリードリクエストの動作であり、演
算制御装置３へは演算制御装置３が必要とするアレイデ
ータ０〜４のみが送出される。

以上は演算制御装置３が必要とするデータの先頭がワー
ド番号３に対応していたときの場合であるが、例えば演
算制御袋Ｗ３が必要とするデータの先頭がワード番号１
４に対応していた場合には、ブロック境界ブロックリー
ドリクエストによる主メモリ装置ｌからのメモリ制御装
置２へのデータ転送はワード番号１４および１５の１６
バイトのデータのみが行われ、残りのワード番号Ｏ〜１
３の不要データの転送は行われない。この場合は、ｎ＝
ｏに対応する。

ｎの値は用いられるデータ処理装置の構成によって定ま
り、本実施例の構成ではｎ＝０とｎ＝１の場合に対応す
る。また、ｎ≧２の場合を行うには、メモリ部１０より
所望の回数だけブロックデータを読み出してバッファメ
モリ２０へ書き込むようにすればよい。

〔発明の効果〕

本発明は、以上説明したように、演算制御装置が必要と
するデータがブロック境界の途中から連続的に配置され
ているデータの処理を行う場合に、例えばアレイデータ
の処理などを行う場合に、演算制御装置が必要とするデ
ータを一括して得ようとして用いるブロックリードリク
エストに対して、必要とするデータの先頭からブロック
境界の最後のデータまでをバッファメモリまたは主メモ
リ装置から読み出して演算制御装置へ転送する機能が付
加されているので、不要データをバッファメモリまたは
主メモリ装置から読み出して演算制御装置に転送するの
に生じる無駄なアクセス時間および演算制御装置内で必
要なデータと不要なデータの切分けに生じる無駄な処理
等の削減を行うことができる効果がある。

さらに、メモリ制御装置内のバッファメモリ上に所要デ
ータが存在せず主メモリ装置から所要データを読み出す
必要が生じた場合には、所要データからブロック境界の
最後のデータまでの転送の終了に引き続いて即座に連続
するｎブロックのデータをバッファメモリに格納するの
で、演算制御装置で引き続いて使用される確率の高いデ
ータのリードリクエストに速やかに対応できる効果もあ
る。

【図面の簡単な説明】

第１図は本発明実施例方式の構成を示すブロック構成図
。 第２図はメモリデータ形式を示す概念図。 第３図は第１図に示すアドレスレジスタ１１の構成図。 第４図はアレイデータの配列図。 １・・・主メモリ装置、２・・・メモリ制御装置、３・
・・演算制御装置、１０・・・メモリ部、１１・・・ア
ドレスレジスタ、１２．２２・・・データレジスタ、１
３．２３．２４・・・データ選択回路、２０・・・バッ
ファメモリ、２１・・・リクエスト処理回路、２５・・
・リクエストアドレス受レジスタ、２６・・・リクエス
ト指定部受しジスタ。

Claims (1)

【特許請求の範囲】
1. （１）主メモリ装置に記憶されたデータの一部をブロッ
   ク単位に保持するバッファメモリを経由してブロック転
   送要求を発行した演算制御手段にこのバッファメモリに
   保持されたブロックデータを複数の区分に分割した区分
   のうち要求区分を先頭とする複数個の区分のデータを順
   次転送するデータ転送制御方法において、 ブロック転送要求に係るデータが上記バッファメモリ上
   にあるときは、このバッファメモリに格納されている複
   数の区分のうち要求区分を先頭としてブロック境界の最
   後の区分までのデータを上記演算制御手段に転送し、ま
   た、ブロック転送要求が要求するデータが上記バッファ
   メモリ上にないときは、上記主メモリ装置から要求区分
   を先頭としてブロック境界の最後の区分までのデータを
   読み出し、上記演算制御手段に転送し、一方、この読み
   出したデータの上記バッファメモリへの格納を禁止し、
   ひきつづきこの読み出したデータに後続する所定個数の
   ブロック単位のデータを上記バッファメモリに格納する ことを特徴とするデータ転送制御方法。