JPS6321571A - ピ−ク値検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明、はディジタル信号処理による自動利得制御装置
やクランプ装置、検波装置等において用いられている。

信号のピーク値を検出するピーク値検出装置に関するも
のである。

従来の技術 従来のアナログ信号処理によるピーク値検出装置として
はダイオード特性を用いたものが一般的である。第２図
はこの従来のピーク値検出装置の具体回路図を示すもの
であり、１はピーク値を検出すべき信号の入力端子、２
はダイオード、３はコンデンサ、４は抵抗、６はピーク
値を表わす信号の出力端子である゛。

以上のような従来のピーク値検出装置において入力信号
をｖ、、出力信号を■。、ダイオード２の導通抵抗をｒ
Ｄ、導通時のダイオード両端電圧をＶＤ。

コンデンサ３の容量をＣ２抵抗４の抵抗値をＲとすると
Ｖ工がｖ０＋ＶＤより大きい時、コンデンサ放電時定数
ＲＣで放電される。Ｒ））　ｒＤとし、容量Ｃを適当な
値に選ぶとＶ工がｖ０＋ＶＤより大きいで急速に充電さ
れ、■。はＶ　、　−Ｖｐになる。■１がｖ０＋ＶＤ　
より小さくなるとダイオード２は遮断し、大きな時定数
ＲＣでゆっくりと放電し、出力電圧を実質的に一定時間
保持する。

このピーク値検出装置をディジタル信号処理が実現する
場合、第３図のような構成が考えられる。

第３図はディジタル処理によるピーク値検出装置のブロ
ック図を示すものであシ、６は標本化周期Ｔで標本化さ
れたピーク値を検出すべき信号の入力端子、７はピーク
値を表わす信号の出力端子、８は入力信号と出力信号の
値を比較する比較回路、９は比較回路８出力信号によ逆
制御され、端子６人力信号と定数Ｃを切換えて出力する
切換回路、１ｏは比較回路８出力信号によ逆制御され、
定数ａ、ｂを切換えて出力する切換回路、１１は切換回
路９出力信号から端子７出力信号を減じる減算器、１２
は減算器１１出力信号に切換回路１０出力信号を乗じる
乗算器、１３は乗算器１２出力の信号に端子７出力信号
を加算する加算器、１４は周期Ｔでトリガ信号を出力す
るトリガ回路、１５はトリガ回路１４がトリガ信号を出
力した時、加算器１３出力信号を読み込み、次のトリガ
信号がくるまでその値を出力し端子７出力信号とするホ
ールド回路である。

以上のように構成されたディジタル処理によるピーク値
検出装置において、標本化周期Ｔで標本化された時刻ｎ
Ｔでの瑞子６人力信号をｘ（ｎＴ）。

端子７出力信号をｙ（ｎＴ）とし、ｘ（ｎＴ）≧ｙ（ｎ
Ｔ）の時、切換回路９はｘ（ｎＴ）を、切換回路１０は
定数ａを出力するものとすると加算器１３は時刻ｎＴに
おいて ａｘ（ｎＴ）＋（１−ａ）ｙ（ｎＴ） を出力する。次に、ホールド回路１５は時刻（ｎ−１）
Ｔにおける加算器１３出力信号を読み込み、時刻ｎＴに
おける出力信号とするものと考えられるから ｙ（ｎＴ　）＝ａｘ（ｎＴ−Ｔ）＋（１−ａ）ｙ（ｎＴ
−Ｔ　）である。単位遅延演算素子をｚ−１とし、上の
関係をＺ変換で表現すると、伝達特性は ただし、Ｘ（Ｚ）、Ｙ（Ｚ）はｘ（ｎＴ）、ｙ（ｎＴ）
のＺ変換となる。一方ｘ（ｎＴ）＜ｙ（ｎＴ）の時、切
換回路９は定数Ｃを、切換回路１０は定数すを出力し、
伝達特性は となる。ただし、この時の入力信号ばＣである。

第２図において、複素角周波数をＳとし、ラプラス変換
を用いてその伝達特性を表現すると、ダにより　Ｓ＋（
！−１−’ｒ　　ｅｘｐ　（−ａＴ）とすると、インパ
ルス応答が不変の状態でラプラス変換式がＺ変換式に変
換される。この時、 の関係になって、式（１）１式？）での時定数が求めら
れる。すなわち、第３図での時定数はａ、ｂで定まり、
ａ　（（１、ｂ　（（１の時には一５ｎ（１−ａ）　：
　ａ　ｔ−１ｎ（１−ｂ）中すであるので、この時ＲＤ
Ｃ中Ｔ／ａ。

ＲＣキＴ／ｂ　となって、それぞれの時定数はａ、ｂに
逆比例する。

結局、第２図の回路は第３図のディジタル信号処理によ
シ、ダイオードが導通している時の時定数はａを、遮断
している時の時定数はｂを適当な直に設定することで近
似でき、それぞれの状態での出力信号が収束する値は切
換回路９の出力信号すなわち前者では端子６の入力信号
：ｃ（ｎＴ）、　後者では定数Ｃである。ここで、ｂば
ａに比べて小さい。

発明が解決しようとする問題点 しかしながら上記のような構成では、特にボールビ時の
時定数を十分に太きくしようとすると定数すは小さくな
る（例えば、映像信号の自動利得制御装置に使用される
ピーク値検出装置において、ピーク値を検出すべき信号
すなわち映像信号は１〜２μ％の狭い時間幅の信号を含
み、このピーク値を検出する必要がある。また、ピーク
値を有する信号が垂直期間の一部にしか存在しない時、
ピーク値間の時間間隔は１０ｔｔｌＸ：以上になる。こ
れら時間幅の比は１ｏ４すなわち２１３〜２１４に達す
る）が、回路規模としては、ｂの値が％になる毎に信号
処理の必要精度は１　ｂｉｔずつ増加し、もし信号処理
の精度が不足すると端子６人力信号の小さい変化が端子
７出力信号の変化に全く影響しないので、信号処理の精
度を確保するため加算器１３゜ホールド回路１６の信号
処理ビット数を大きくしなければならないという問題点
を有していた。

本発明はかかる点に鑑み、時定数を大きくした時も信号
処理のビット数の増加が比較的少ない、ディジタル処理
によるピーク値検出装置を提供することを目的とする。

問題点を解決するための手段 本発明は第１の信号と第２の信号を比較する比較手段と
、第１の信号と第２の信号の差に所定の定数ａを乗じた
信号と基準信号ｄを上記比較手段出力信号に応じて切換
えて出力する切換手段と、切換手段出力信号と上記第２
の信号を加算する加算手段と、周期Ｔ１の第１のトリガ
信号と周期Ｔ２の第２のトリガ信号を上記比較手段出力
信号に応じて出力するトリガ手段と、上記加算手段出力
信号をトリガ手段出力信号に応じて読み込みホールドす
るホールド手段と、ホールド手段出力信号の量子化ビッ
ト数を制限して出力する出力手段とを備え、ホールド手
段出力信号を上記第２の信号とし、上記基準信号ｄを上
記出力手段出力信号の量子化ビット数の正または負の最
小単位としたピーク値検出装置である。

作　　用 本発明は前記した構成により、第１の信号が第２の信号
より大きい（または小さい）時、定数ａと周期Ｔ１で決
まる時定数で第２の信号が第１の信号に収束して第１の
信号の正（または負）のピーク値を検出し、第１の信号
が第２の信号よシ小さい（または大きい）時、第２の信
号は時間が７２経過する毎に出力手段出力信号の量子化
ビット数の負（または正）の最小単位であるｌｄｌづつ
減少（または増加）するようにして正（または負）のピ
ーク値をホールドすることにより、ホールド時の出力信
号の変化幅は常に最小単位となり、ホールド時の時定数
はトリガ信号の周期Ｔ２で決まり、ピーク値をホールド
するために大きな時定数を必要とするときでもピーク値
検出装置の加算手段およびホールド手段の信号処理ビッ
ト数を大きくしないでも済む。

実施例 第１図は本発明の実施例におけるピーク値検出装置のブ
ロック図を示すものである。第１図において、第３図ブ
ロック図と同じ動作を行なうものは同一符号をつけ、そ
の説明は省略する。すなわち、６は入力端子、７は出力
端子、８は比較回路、１１は減算器、１２は乗算器、１
３は加算器、１５はホールド回路であり、第３図の構成
と異なるのは、減算器１１は端子６人力信号からホール
ド回路１５を減じること、乗算器１２は減算器１１出力
信号に定数ａを乗じること、１６は切換回路であって、
比較回路８出力信号により制御され、乗算器１２出力信
号と定数ｄを切換えて出力すること、加算器１３は切換
回路１６出力信号とホールド回路１５出力信号を加算す
ること、１７はトリガ回路であって、比較回路８の出力
信号で制御され周期Ｔ１およびＴ２の２種類のトリガ信
号を出力すること、ホールド回路１６はトリガ回路１７
出力信号によシホールド時間が変化することである。

以上のように構成された本実施例のピーク値検出装置に
おいて、第３図と同様、端子６人力信号をｘ（ｎＴ）、
ホールド回路１５出力信号をｙ（ｎＴ）とすると、ｘ（
ｎＴ）≧ｙ（ｎＴ）のとき、切換回路１６が乗算器１２
出力信号を出力するとき、加算器１３出力信号は第３図
と同様、 ａｘ（ｎＴ）＋（１−ａ）　ｙ（ｎＴ）であり、この時
のトリガ回路１７出力信号の周期をＴ１＝Ｔとすると時
刻ｎＴにおける出力信号はｙ（ｎＴ）＝ａｘ（ｎＴ−Ｔ
）＋（１−ａ））’（ｎＴ−Ｔ）であり、２変換で表現
した伝達特性は である。一方、ｘ（ｎＴ）＜ｙ（ｎＴ）のとき、切換回
路１６出力信号ばｄであって、この時、トリガ回路１７
出力信号の周期をＴ２＝ｐＴ（ｐは正の整数）とすると ｙ（ｎＴ）　＝　ｙ（ｎＴ−ｐＴ　）＋ｄとなり、ｄを
負の値とすると時刻ｐＴ毎に出力信号がｌｄｌずつ減少
する。ここでｄは端子７出力信号の量子化ビット数の負
の最小単位（ＬＳＢ）である。

ここで、ｘ（ｎＴ）≧ｙ（ｎＴ）すなわちピーク値を検
出する時は第２図と同じ構成であって、時定数が比較的
小さく、信号処理のビット数はあまり増えない。ｘ（ｎ
Ｔ）＜ｙ（ｎＴ）すなわちホールド状態ではｄの値が端
子７出力信号の量子化ビット数の最小単位であるので、
加算器１３．ホールド回路１６のビット数は端子７出力
信号のビット数と同じで良い。そして、この時の時定数
に対応するホールド特性はトリガ信号の周期Ｔ２で設定
出来る。

なお、以上は端子６人力信号の正のピーク値を検出する
ものであったが、切換回路１６がｘ（ｎＴ）≦ｙ（ｎＴ
）の時、乗算器１２出力信号を、ｚ（ｎＴ）＞ｙ（ｎＴ
）の時、定数ｄを出力するようにし、ｄを正の最小単位
とすることで負のピーク値を検出することができる。

ところで、端子６人力信号が映像信号である時、負のピ
ーク値を検出すれば同期信号先端部分の電位が求まり、
クランプ回路が構成出来る。この場合、ホールド回路と
して１水平走査期間ホールド出来れば良い。次に、クラ
ンプされた映像信号の正のピークを検出すると、映像信
号の同期信号も含めた振幅が検出出来る。この場合、１
垂直走査期間ホールドする必要がある。

なお、本発明の場合、減算器１１と比較回路８は共用可
能、すなわち臓算器１１出力信号の符号ビットが比較結
果を表わす。

また、同期Ｔ２のトリガ信号を垂直同期信号または水平
同期信号の周期とし、それぞれのブランキング期間内で
トリガ信号が発生する様にすると、ホールド期間内では
映像信号部分でピーク値検出信号の変化が生じない様に
することができる。これはクランプ装置や自動制御装置
に用いて有効である。

発明の詳細 な説明したように、本発明によれば、映像信号のピーク
値を検出する場合のようにピーク値を検出すべき信号の
時間幅が比較的狭く、かつ検出すべき信号が存在する時
間間隔が長くてホールド時間を長くする必要がある場合
でも信号処理のビット数の増加が少なく、回路規模が比
較的少なくて済み、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例のピーク値検出装置の
ブロック図、第２図はアナログ信号処理による従来のピ
ーク値検出装置の回路図、第３図は従来のピーク値検出
装置をディジタル信号処理で構成したときのブロック図
である。 ６・・・・・・入力端子、７・・・・・・出力端子、８
・・・・・・比較回路、１１・・・・・・減算器、１２
・・・・・・乗算器、１３・・・・・・加算器、１５・
・・・・・ホールド回路、１６・・・・・・切換回路、
１７・・・・・・トリガ回路。

Claims (1)

【特許請求の範囲】
1. 標本化周期Ｔで標本化された第１の信号の入力手段と、
   上記第１の信号と第２の信号を比較する比較手段と、上
   記第１の信号と上記第２の信号の差に所定の定数を乗じ
   た信号と基準信号を上記比較手段の出力信号に応じて切
   換えて出力する切換手段と、この切換手段の出力信号と
   上記第２の信号を加算する加算手段と、周期Ｔ＿１の第
   １のトリガ信号と周期Ｔ＿２の第２のトリガ信号を上記
   比較手段の出力信号に応じて出力するトリガ手段と、上
   記加算手段の出力信号を上記トリガ手段の出力信号に応
   じて読み込みホールドするホールド手段と、このホール
   ド手段の出力信号の量子化ビット数を制限して出力する
   出力手段とを備え、上記ホールド手段の出力信号を上記
   第２の信号とし、上記基準信号を上記出力手段の出力信
   号の量子化ピット数の正または負の最小単位とすること
   を特徴とするピーク値検出装置。