JPS63213399A - Method and structure for remodelling board - Google Patents

Method and structure for remodelling board

Info

Publication number
JPS63213399A
JPS63213399A JP4604587A JP4604587A JPS63213399A JP S63213399 A JPS63213399 A JP S63213399A JP 4604587 A JP4604587 A JP 4604587A JP 4604587 A JP4604587 A JP 4604587A JP S63213399 A JPS63213399 A JP S63213399A
Authority
JP
Japan
Prior art keywords
modification
pattern
board
pad
element terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4604587A
Other languages
Japanese (ja)
Inventor
清隆 瀬山
村瀬 曄生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4604587A priority Critical patent/JPS63213399A/en
Publication of JPS63213399A publication Critical patent/JPS63213399A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概要〕 基板改造方法及びその構造であって、基板の内層に改造
用パターンを設けることにより基板の表面層の改造用パ
ッドを廃止し、且つ改造作業を基板の表面から行うよう
に構成し、ディスクリートワイヤの使用を廃し、基板の
実装密度の向上と、改造作業の作業性の向上、基板の性
能の向上及び改造の自動化への対応を可能とする。
[Detailed Description of the Invention] [Summary] A method for modifying a board and its structure, which eliminates the modification pad on the surface layer of the board by providing a modification pattern on the inner layer of the board, and allows the modification work to be carried out on the surface of the board. This eliminates the use of discrete wires, improves the mounting density of the board, improves the workability of modification work, improves the performance of the board, and enables automation of modification.

〔産業上の利用分野〕[Industrial application field]

本発明は改造を予定した基板及びその改造方法に関する
もので、さらに詳しく言えば、高密度な多端子素子の基
板実装と改造作業の自動化を可能とする改造用構造及び
改造方法に関するものである。
The present invention relates to a board scheduled for modification and a method for modifying the same, and more specifically, to a modification structure and a modification method that make it possible to automate mounting of high-density multi-terminal elements on a board and modification work.

プリント基板の実装密度が高密度化されるとともに、素
子の高集積化も一層進み、従って素子に設けられる入出
力端子のビン数も顕著に増加する傾向にある。
As the mounting density of printed circuit boards becomes higher, the integration of devices also becomes more highly integrated, and the number of bins of input/output terminals provided on the devices also tends to increase significantly.

多端子素子としては、ペアチップやパッケージ等各種の
形式のものを使用し得るが、例えばLSIパッケージで
は、PGACPIN  GRIDARRAY)タイプ、
即ちパッケージの底面に多数の入出力端子をマトリクス
状に配置してなるタイプとすることにより、プリント基
板の高密度実装によって小さく限られたパンケージサイ
ズの中で多数の入出力端子を設けることができる。
As the multi-terminal element, various types such as pair chips and packages can be used. For example, in LSI packages, PGACPIN GRIDARRAY) type,
In other words, by using a type in which a large number of input/output terminals are arranged in a matrix on the bottom of the package, it is possible to provide a large number of input/output terminals within a small and limited pancage size due to high-density mounting of printed circuit boards. can.

ところで、一般にプリント基板、特に内部に信号配線を
有する多層プリント基板のパターン配線を形成した後に
、当該パターン配線の誤りが発見された場合や、当該プ
リント基板の製造不良によりショート等の障害がある場
合には、回路変更ないし基板の修復のために改造を行う
か、または当該プリント基板を廃棄しなければならず、
いずれをとるかは経済性に従うが、上記のようにプリン
ト基板の高密度実装化と素子の高集積化が進むに連れて
改造の必要性と経済性が増大している。
By the way, in general, after forming the pattern wiring of a printed circuit board, especially a multilayer printed circuit board that has signal wiring inside, an error in the pattern wiring is discovered, or if there is a problem such as a short circuit due to a manufacturing defect in the printed circuit board. , the printed circuit board must be modified to change the circuit or repair the board, or the printed circuit board must be discarded.
Which one to choose depends on economic efficiency, but as mentioned above, as printed circuit boards become more densely packaged and elements become more highly integrated, the necessity and economic efficiency of modification increases.

そこで、改造作業の作業性や適応範囲の拡大のために、
一般に基板の改造は、当該基板の製造の際に予め設けて
おいた改造用構造を使用して行うようになっている。
Therefore, in order to improve the workability of modification work and expand the scope of application,
Generally, a board is modified using a modification structure that is provided in advance during the manufacture of the board.

この改造用構造は総ての素子についていずれの端子を含
む回路部分の改造にも対応可能であることが望ましいの
で、基板の実装密度が高くなり且つ入出力端子のピン数
が増加するに連れて、改造用構造も増大且つ複雑化する
ことになり、その結果改造用構造及び改造方法のいかん
によっては、基板の製造コストや実装密度及び改造性に
大きな影響が生じることとなる。
It is desirable that this modification structure be able to accommodate modification of the circuit part including any terminal for all elements, so as the mounting density of the board increases and the number of input/output terminal pins increases. As a result, the number of structures for modification will increase and become more complex, and as a result, depending on the structure for modification and the method of modification, the manufacturing cost, packaging density, and modifyability of the board will be greatly affected.

また、基板ないしシステムの製造等の完全自動化のため
には、基板の改造作業も自動化の要求に対応可能である
ことを要する。
In addition, in order to completely automate the manufacturing of boards or systems, it is necessary that the modification work of boards can also meet the demands for automation.

以上を要するに、基板への素子の高密度実装化と性能及
び改造性の向上、更には自動化を可能とする基板改造方
法及び改造用構造が要望されている。
In summary, there is a need for a method and structure for modifying a board that enables high-density mounting of elements on a board, improved performance and modifyability, and automation.

〔従来の技術〕[Conventional technology]

従米盗遺 基板改造を予定した従来の多端子素子実装構造としては
、例えば第12図(A)及び第12図(B)に示すよう
に、素子及び基板の改造性を考慮して、基板内配線パタ
ーン5は基板10表面層2に設けた多数の改造用パッド
71を経由して素子端子バッド3に接続させるようにな
っている。
For example, as shown in Figure 12 (A) and Figure 12 (B), a conventional multi-terminal element mounting structure that is planned for modification of a stolen board is designed to take into consideration the possibility of modifying the element and board. The wiring pattern 5 is connected to the element terminal pad 3 via a large number of modification pads 71 provided on the surface layer 2 of the substrate 10.

第12図(A)及び第12図(B)において、基板1に
搭載される素子6はパッケージの底面に多数の素子端子
7を配置してなるPGAタイプであり、基板1の表面層
2には素子端子7の上記配置に対応する配置で多数の素
子端子バッド3が設けてある。
In FIGS. 12(A) and 12(B), the element 6 mounted on the substrate 1 is of the PGA type with a large number of element terminals 7 arranged on the bottom of the package, and A large number of element terminal pads 3 are provided in an arrangement corresponding to the above arrangement of the element terminals 7.

基板1の表面N2において、素子6の投影エリア外であ
って各素子端字パッド3に近接した位置には、それぞれ
素子端子バッド3に1対1対応する多数の改造用バ・ノ
ド71及び基板内部接続■rAバッド73が設けてある
On the surface N2 of the substrate 1, in positions outside the projection area of the element 6 and close to each element terminal pad 3, there are a large number of modification bars 71 and the substrate in one-to-one correspondence with the element terminal pads 3. An internal connection ■rA pad 73 is provided.

各素子端子バッド3とこれに対応する改造用パッド71
とは、基板1の内層4に配線した改造用パッド引き出し
パターン70により接続してある。
Each element terminal pad 3 and corresponding modification pad 71
and are connected by a modification pad lead-out pattern 70 wired on the inner layer 4 of the substrate 1.

また、各改造用パッド71とこれに対応する基板内部接
続VIAバッド73とは、基板1の表面層2に配線した
改造時カントパターン72により接続してある。
Further, each modification pad 71 and the corresponding board internal connection VIA pad 73 are connected by a modification cant pattern 72 wired on the surface layer 2 of the board 1.

74は、基板内部接続VIAパッド73と基板内配線パ
ターン5とを接続する基板内部接[VIAである。
Reference numeral 74 denotes a board internal connection [VIA] that connects the board internal connection VIA pad 73 and the board internal wiring pattern 5.

従]し贋友 第12図(C)及び第12図(D)は、上記第12図(
A)及び第12図(B)の従来構造を初期状態として、
従来方法により改造を行った場合の改造後の基板を例示
する。
Figure 12 (C) and Figure 12 (D) are similar to Figure 12 (
With the conventional structure of A) and FIG. 12(B) in the initial state,
The following is an example of a modified board when modified using a conventional method.

第12図(A)及び第12図(B)において、改造があ
る場合には、当該改造部分における基板内部接[VIA
バッド73と改造用バ・ノド71との間の改造時カット
パターン72をカットして、当該改造用バッド71を含
む任意の位置で改造用ワイヤ75により新たな配線を行
う。
In FIG. 12(A) and FIG. 12(B), if there is any modification, the board internal connection [VIA
A cut pattern 72 at the time of modification between the pad 73 and the modification blade 71 is cut, and new wiring is performed using the modification wire 75 at an arbitrary position including the modification pad 71.

従来法±少去嘉 従来方式によると、多端子素子の周囲に端子数に等しい
数の改造用パッド71を予め設けてお(から、素子のビ
ン数が多くなればなるほど、改造用パッド71も増えて
素子の周囲に何重にも設けなければならず、従って、素
子実装密度が低下し、基板の大型化による基板コストの
上昇を招くという欠点がある。
According to the conventional method, a number of modification pads 71 equal to the number of terminals are provided around a multi-terminal element in advance (therefore, the larger the number of element bins, the more modification pads 71 are provided around the multi-terminal element. There are disadvantages in that the number of layers increases and the number of layers has to be provided around the device, resulting in a decrease in device mounting density and an increase in board cost due to an increase in the size of the board.

また、従来方式によると、各素子端子パッド3と改造用
パッド71とを基板内部配線として改造用パッド引き出
しパターン70により結んでいるから、改造用パッド引
き出しパターン70は多端子素子の端子数に等しい数だ
け必要であり、且つ改造用パッド引き出しパターン70
は素子6の投影エリア及びその周囲の近接エリアに集中
的に配線されている。
Furthermore, according to the conventional method, each element terminal pad 3 and the modification pad 71 are connected by the modification pad extraction pattern 70 as board internal wiring, so the modification pad extraction pattern 70 is equal to the number of terminals of the multi-terminal element. The pad drawer pattern 70 is only necessary and for modification.
are concentratedly wired in the projection area of the element 6 and the nearby area around it.

従って、素子のビン数が多くなればなるほど、改造用パ
ッド引き出しパターン70を配線すべき基板内の層数が
多層となる。
Therefore, as the number of element bins increases, the number of layers within the board in which the modification pad extraction pattern 70 is to be wired increases.

従って、基板1の全体の層数が増加し、この点において
も基板コストが上昇するという欠点がある。
Therefore, the total number of layers of the substrate 1 increases, which also has the drawback of increasing the substrate cost.

また、多端子素子のビン数が多くなると、改造用パッド
71を設けておくべき基板1の表面層2のエリアが、素
子6の周囲の外方に拡大するから、改造用パッド引き出
しパターン70の長さが長くなり、且つ素子間の配線パ
ターン長も長くなる。
Furthermore, as the number of bins for a multi-terminal element increases, the area of the surface layer 2 of the substrate 1 where the modification pads 71 should be provided expands outward around the elements 6. The length becomes longer, and the length of the wiring pattern between elements also becomes longer.

その結果配線ディレーが増加して、基板の性能の低下を
招くという欠点がある。
As a result, the wiring delay increases, resulting in a deterioration in the performance of the board.

更に、従来方式によると、改造の際に改造用ワイヤ75
を使用するから、基板の冷却方式として冷却機構を素子
の上方スペースに設ける場合には、改造用ワイヤ75が
揺れたり冷却効率が低下することを防止するために、改
造用ワイヤ75の固定処理を行うことが必要であり、改
造作業の作業性が劣るという欠点がある。
Furthermore, according to the conventional method, the modification wire 75 is
Therefore, when installing a cooling mechanism in the space above the element as a cooling method for the board, the modification wire 75 must be fixed in order to prevent the modification wire 75 from shaking and cooling efficiency to decrease. However, the disadvantage is that the workability of the modification work is poor.

また、基板1の表面層に対して改造用ワイヤ75を布線
しなければならないから、この布線作業の自動化が困難
であり、従って、改造作業のコスト高及び効率低下を来
すという欠点がある。
Furthermore, since the modification wire 75 must be wired to the surface layer of the board 1, it is difficult to automate this wiring work, and therefore, there is a drawback that the modification work becomes costly and reduces efficiency. be.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この従来方式では素子の各端子毎に改造用パッドを予設
しておく構造をとるから、素子の高密度実装が妨げられ
、基板コストの上昇と性能の低下を招くという問題点が
ある。
This conventional method has a structure in which a pad for modification is prepared for each terminal of the element, which hinders high-density mounting of the elements, resulting in an increase in board cost and a decrease in performance.

また従来の改造方法では改造用ワイヤの布線作業を行う
から、改造作業の作業性が劣り、自動化に対応できない
という問題点がある。
In addition, in the conventional modification method, wiring work for modification wires is required, resulting in poor workability of the modification work and the problem of not being able to respond to automation.

本発明は、このような点に鑑みて創作されたもので、改
造用パッド及び改造用ワイヤを使用しないで改造を行う
ことにより素子の高密度実装及び高性能で基板コストの
低下及び改造作業の自動化が可能な基板改造方法及びそ
の構造を提供することを目的としている。
The present invention was created in view of these points, and by performing modification without using modification pads and modification wires, it is possible to achieve high-density mounting of elements, high performance, reduction of board cost, and modification work. The purpose of this invention is to provide a method for modifying a board that can be automated and its structure.

〔問題点を解決するための手段〕[Means for solving problems]

゛告J法の構成 第1図から第3図までは本発明の原理を示す斜視図であ
る。
1 to 3 are perspective views showing the principle of the present invention.

第1図から第3図までにおいて、本発明の基板改造方法
は次の3手順からなっている。
From FIG. 1 to FIG. 3, the board modification method of the present invention consists of the following three steps.

第1の手順は、基板1の表面層2に設けてある改造対象
の素子端子パッド3と、これに接続してある基板内配線
パターン5との間をカットする手順である。
The first step is to cut between the element terminal pad 3 to be modified provided on the surface layer 2 of the board 1 and the in-board wiring pattern 5 connected thereto.

第2の手順は、当該素子端子バッド3を、基板1の内層
4に予設してある改造用パターン2゜に接続する手順で
ある。
The second step is to connect the element terminal pad 3 to the modification pattern 2° previously provided on the inner layer 4 of the substrate 1.

第3の手順は、改造により配線する必要があル改造用パ
ターン20同士を接続し、またはこの改造用パターン2
0の不要部分51をカットする手順である。
The third step is to connect the remodeling patterns 20 that require wiring due to remodeling, or connect the remodeling patterns 20
This is a procedure for cutting the unnecessary part 51 of 0.

なお、−の改造対象部分において、上記第1、第2、第
3の各手順を行う時間的順序は任意である。
In addition, in the part to be modified -, the time order in which the above-mentioned first, second, and third procedures are performed is arbitrary.

ヰ 浩 構壱の構 本発明の基板改造用構造は、改造用パターンが一層であ
る場合と多層である場合がある。
I Hiroshi Structure 1 Structure The structure for modifying a board according to the present invention may have a modification pattern having one layer or multiple layers.

第1図から第3図まで、特に第1図(A)及び第2図(
A)において、改造用パターンが1層である場合の本発
明の基板改造用構造は次の各要件(a)、(b)、(c
)を具備した素子端子パッド3、基板内配線パターン5
及び改造用パターン20からなっている。
From Figure 1 to Figure 3, especially Figure 1 (A) and Figure 2 (
In A), when the modification pattern is one layer, the board modification structure of the present invention meets the following requirements (a), (b), and (c).
) with an element terminal pad 3 and an internal wiring pattern 5 on the board.
and a modification pattern 20.

(a)  素子端子パッド3は、それぞれ素子6の素子
端子7を接続するために基板1の表面層2に設けてある
(a) Element terminal pads 3 are provided on the surface layer 2 of the substrate 1 to connect the element terminals 7 of the elements 6, respectively.

(b)  上記基板内配線パターン5は、各素子端子パ
ッド3に対して、改造用パッドを介することなく接続し
てある。
(b) The in-board wiring pattern 5 is connected to each element terminal pad 3 without using a modification pad.

(C)  上記改造用パターン20は、基板1の内層4
の一層に予設してある。
(C) The modification pattern 20 is the inner layer 4 of the substrate 1.
It is prepared in one layer.

更に゛、この基板改造用構造は、次の各要件(d)、(
e)、(f)をそれぞれ具備した改造時カット用位置1
0、改造用パターン接続用位置30及び改造用パターン
カット位置50を、基板1の表面層2に有している。
Furthermore, this board modification structure satisfies the following requirements (d) and (
Cutting position 1 for modification when equipped with e) and (f) respectively
0, a modification pattern connection position 30 and a modification pattern cutting position 50 are provided on the surface layer 2 of the substrate 1.

(d)  上記改造時カット用位置IOは、改造時に上
記基板内配線パターン5と素子端子パッド3との接続を
カントするための位置である。
(d) The cut position IO during modification is a position for canting the connection between the circuit board wiring pattern 5 and the element terminal pad 3 during modification.

(e)  上記改造用パターン接続用位置30は、改造
時に素子端子パッド3から改造用パターン20に至る接
続用VIA31を形成するための位置である。
(e) The modification pattern connection position 30 is a position for forming a connection VIA 31 from the element terminal pad 3 to the modification pattern 20 during modification.

(f)  上記改造用パターンカット位置50は、改造
時に改造用パターン20の不要部分51をカントするた
めの位置である。
(f) The modification pattern cutting position 50 is a position for canting an unnecessary portion 51 of the modification pattern 20 during modification.

次ぎに、第1図から第3図まで、特に第1図(A)及び
第3図(A)において、改造用パターンが多層である場
合の本発明の基板改造用構造は、上記各要件(a)、(
b)または次の要件(e′)を具備した素子端子パッド
3、基板内配線パターン5及び改造用パターン2OA、
20B、…・からなっている。
Next, from FIG. 1 to FIG. 3, especially FIG. 1(A) and FIG. 3(A), the structure for modifying the board of the present invention when the modifying pattern is multilayered has the above-mentioned requirements ( a), (
b) or an element terminal pad 3, an in-board wiring pattern 5, and a modification pattern 2OA that meet the following requirements (e');
It consists of 20B,...

(e′) 上記改造用パターン20A、20B1…・は
、基板lの内層4の多層に予設してある。
(e') The modification patterns 20A, 20B1, . . . are preliminarily provided in multiple layers of the inner layer 4 of the substrate 1.

更に、この基板改造用構造は、上記要件(d)または次
の各要件(e′)、(f′)、(g’)を具備した改造
時カット用位置10、改造用パターン接続用位置30、
改造用パターンカット位置50及びチャネル乗り替え用
VIA形成位置40を、基板1の表面層2に有している
Furthermore, this board modification structure has a modification cutting position 10 and a modification pattern connection position 30 that meet the above requirement (d) or the following requirements (e'), (f'), and (g'). ,
A modification pattern cutting position 50 and a channel change VIA formation position 40 are provided on the surface layer 2 of the substrate 1.

(e′) 上記改造用パターン接続用位置30は、改造
時に素子端子パッド3から改造用パターン20A、20
B、…・のいずれかに至る接続用VIA31を形成する
ための位置である。
(e') The above modification pattern connection position 30 is connected to the modification patterns 20A and 20 from the element terminal pad 3 during modification.
This is a position for forming a connecting VIA 31 leading to any one of B, . . . .

(f′) 上記改造用パターンカット位置50は、改造
時に改造用パターン20A、20B、  …・の不要部
分51をカットするための位置である。
(f') The modification pattern cutting position 50 is a position for cutting unnecessary portions 51 of the modification patterns 20A, 20B, . . . at the time of modification.

(g)  上記チャネル乗り替え用VIA形成位置40
は、改造時に基板1の表面層2から、多層の改造用パタ
ーン20A、20B、…・のうち互いに接続すべき2層
の改造用パターンの両方に至るチャネル乗り替え用VI
A41を形成するための位置である。
(g) VIA formation position 40 for channel switching
is a channel switching VI that extends from the surface layer 2 of the board 1 to both of the two layers of modification patterns that should be connected to each other among the multilayer modification patterns 20A, 20B, ... during modification.
This is the position for forming A41.

〔作用〕[Effect]

6 法の 本発明の方法により基板改造を行うには、改造対象の素
子端子パッド3と基板内配線パターン5との接続をカッ
トするとともに、素子端子パッド3を改造用パターン2
0.20A、20B、  …・に接続し、配線の必要あ
る改造用パターン20.20A、20B5 …・の相互
接続またはカットを行う。
In order to modify the board by the method of the present invention in Method 6, the connection between the element terminal pad 3 to be modified and the wiring pattern 5 in the board is cut, and the element terminal pad 3 is connected to the modification pattern 2.
0.20A, 20B, etc., and interconnect or cut the modification patterns 20.20A, 20B5, etc. that require wiring.

このような一連の作業により、改造前に構成されていた
素子端子パッド3と当該基板内配線パターン5とを含む
回路を廃して、素子端子パッド3と当該改造用パターン
20.20A、20B、…・とを含む任意の回路に改造
することができる。
Through this series of operations, the circuit including the element terminal pad 3 and the circuit board wiring pattern 5 configured before modification is abolished, and the element terminal pad 3 and the modification pattern 20, 20A, 20B, . . .・Can be modified to any circuit including.

この方法によりば、改造用パターン20.20A、20
B、…・を電気的に整合されるように設計して基板1の
内層4に予め配置しておき、改造時にこれらの改造用パ
ターン20,20A。
According to this method, the modification patterns 20.20A, 20
B, . . . are designed to be electrically matched and arranged in advance on the inner layer 4 of the substrate 1, and these remodeling patterns 20, 20A are used when remodeling.

20B…・を選択・組み合わせて使用するから、改造用
のディスクリートワイヤとしてツインワイヤや同軸ワイ
ヤ等を使用する必要がない。従って、改造作業の自動化
が容易である。
Since 20B... are selected and used in combination, there is no need to use twin wires, coaxial wires, etc. as discrete wires for modification. Therefore, it is easy to automate the modification work.

また、このようにして改造された基板にはディスクリー
トワイヤが布線されていないから、ディスクリートワイ
ヤが冷却作用の妨げとなったり冷却作用によりディスク
リートワイヤが移動・振動する等の恐れがなく、ワイヤ
固定処理を含めて布線作業が全く不要となり、改造作業
の作業性が優れている。
In addition, since discrete wires are not wired on the circuit board modified in this way, there is no fear that the discrete wires will interfere with the cooling action or that the discrete wires will move or vibrate due to the cooling action, and the wires can be fixed. There is no need for any wiring work, including processing, and the workability of remodeling work is excellent.

告  陶゛告の 本発明の構造を適用した基板lは、表面層2の素子端子
パッド3と基板内配線パターン5とを、改造用パッドを
介することなく直接に接続してあるから、素子の投影エ
リアの周囲に、素子端子パッド3と基板内配線パターン
5とを接続するパッド等を配置するためのエリアを確保
する必要がなく、従って、基板の高密度実装化が可能で
ある。
In the substrate l to which the structure of the claimed invention is applied, the element terminal pad 3 on the surface layer 2 and the wiring pattern 5 in the substrate are directly connected without using a modification pad, so that the element There is no need to secure an area around the projection area for arranging pads and the like for connecting the element terminal pads 3 and the wiring pattern 5 in the board, and therefore, high-density mounting of the board is possible.

また、改造用パッドを設けないから、素子端子パッド3
と改造用パッドを配線するパターン及びそのパターンの
ための配線層も不要である。
In addition, since no modification pad is provided, the element terminal pad 3
There is also no need for a pattern for wiring the pad for modification and a wiring layer for the pattern.

従って、基板層数が減少し、素子間の配線も短くなり、
ひいては配線ディレーが減少する結果基板の高性能化と
コスト低減が可能である。
Therefore, the number of substrate layers is reduced, and the wiring between elements is also shortened.
As a result, the wiring delay is reduced, and as a result, it is possible to improve the performance of the board and reduce costs.

本発明によれば、改造用パターンの暦数を1層として基
板層数の可及的な減少を図ることもでき、または、改造
用パターンの層数を多層として複雑且つ多数箇所の改造
作業への適応性を向上することもできる。
According to the present invention, it is possible to reduce the number of circuit board layers as much as possible by setting the number of layers of the modification pattern to one layer, or to reduce the number of substrate layers as much as possible by setting the number of layers of the modification pattern to multiple layers, which allows complex modification work to be performed in many places. It is also possible to improve the adaptability of

本発明の構造を適用した基板について改造を行うには、
改造対象となる素子端子パッド3に対応する改造時カッ
ト用位置10にてカット作業を行う。
To modify a board to which the structure of the present invention is applied,
Cutting work is performed at the modification cutting position 10 corresponding to the element terminal pad 3 to be modified.

次ぎに、改造用パターン接続用位置30にて、素子端子
パッド3から改造用パターン20.20A、20B、…
・に至る接続用VIA31を形成する。
Next, at the modification pattern connection position 30, the modification patterns 20, 20A, 20B, . . . are connected from the element terminal pad 3.
・A connecting VIA 31 is formed.

更に、改造により配線する必要がある改造用パターン2
0A、20B同士に対応するチャネル乗り替え用VIA
形成位置40にて、接続用VIA41を形成して、両改
造用パターン20A、20Bを互いに接続し、且つ配線
の不要な改造用パターン20.2OA、20B、…・間
の改造用パターンカット位W50にて、カット作業を行
う。
Furthermore, modification pattern 2 requires wiring due to modification.
VIA for channel switching compatible with 0A and 20B
At the formation position 40, a connecting VIA 41 is formed to connect both the modification patterns 20A and 20B to each other, and the modification pattern 20.2OA, 20B, etc., which does not require wiring, is cut at the modification pattern cutting position W50. Perform cutting work.

以上により素子端子パッド3から基板内配線パターン5
を通る回路部分が廃され、素子端子パッド3から改造用
パターン20.2OA、20B、…・を通る新たな任意
の配線に改造することができる。
As described above, from the element terminal pad 3 to the wiring pattern 5 in the board.
The circuit portion passing through is discarded, and it can be remodeled to any new wiring that passes from the element terminal pad 3 to the modification patterns 20.2OA, 20B, . . . .

この構造による改造作業は、ディスクリートワイヤを使
用する必要がないとともに、基板1の表面層2に有する
各位置10.30,50.40に対する作業を行えばよ
いから、作業性が優れており、且つ完全自動化に対応可
能である。
Modification work using this structure does not require the use of discrete wires, and the work can be performed at each position 10.30, 50.40 on the surface layer 2 of the substrate 1, so it has excellent workability. Can be fully automated.

〔実施例〕〔Example〕

龜の 第4図から第11図までは本発明の実施例であって、そ
のうち第4図から第7図まで並びに第8図(A)、第9
図(A)、第10図(A)、第11図(A)は主として
実施例の構造を示す。
Figures 4 to 11 of the bell are examples of the present invention, among which Figures 4 to 7, as well as Figures 8(A) and 9.
FIG. 10(A), FIG. 10(A), and FIG. 11(A) mainly show the structure of the embodiment.

この実施例の構造は、基板1の表面層2に配置したL1
パターンと、改造用パターン層として2層の内層にそれ
ぞれ配置したL2パターン及びL3パターン、並びに他
の基板内配線パターンを有する。
The structure of this example is that L1 disposed on the surface layer 2 of the substrate 1
It has a pattern, an L2 pattern and an L3 pattern arranged in two inner layers as pattern layers for modification, and other wiring patterns in the board.

この基板1に実装される素子6は、PGAタイプのもの
である。
The element 6 mounted on this substrate 1 is of the PGA type.

上記し1パターンは、素子6のマトリクス状の素子端子
7の配置に対応してマトリクス状に配置した多数の素子
端子パッド3と、各素子端子パッド3から延長している
改造時カット用バッド11と、各素子端子パッド3から
多数延長している改造用パターン接続用パッド32と、
隣合う素子6の間隙に対応する位置に配置した多数のL
1チャネル乗り替え用導通VIA形成用パッド42とを
有する。
The first pattern described above includes a large number of element terminal pads 3 arranged in a matrix corresponding to the arrangement of the element terminals 7 in a matrix of the element 6, and pads 11 for cutting during modification extending from each element terminal pad 3. and a number of modification pattern connection pads 32 extending from each element terminal pad 3;
A large number of L arranged at positions corresponding to the gaps between adjacent elements 6
It has a pad 42 for forming a conductive VIA for switching one channel.

このL1パターンにおいて、上記改造時カット用位置1
0は該改造時カット用パッド11に位置している。
In this L1 pattern, position 1 for cutting during the above modification
0 is located on the cutting pad 11 during the modification.

また、改造用パターン接続用パッド32には、改造用パ
ターン接続用位置30として貫通穴がドーナツ状に形成
してある。
Further, in the modification pattern connection pad 32, a donut-shaped through hole is formed as a modification pattern connection position 30.

各L1チャネル乗り替え用導通VIA形成用パッド42
には、チャネル乗り替え用導通VIA形成位置40とし
て貫通穴がドーナツ状に形成してある。
Conductive VIA formation pad 42 for each L1 channel transfer
A through hole is formed in a donut shape as a conduction VIA formation position 40 for channel switching.

上記し2パターンは、直交座標軸の一方の軸をなす例え
ばX軸の改造用パターン2OAと、L1パターンの上記
改造用パターン接続用パッド32に対応する位置で該改
造用パターン20Aに接続してあり且つ改造用パターン
接続用パッド32の貫通穴よりも大径の導通VIA形成
用パッド33Aと、上記し1チャネル乗り替え用導通V
IA形成用パッド42に対応する位置で該改造用パター
ン2OAに接続してあるL2チャネル乗り替え用導通V
IA形成用パフド43Aと、L1パターンの上記改造時
カット用パッド11に基板内配線パターン導通用VIA
12を介して接続してある基板内配線パターン導通用パ
ッド13とを存する。
The two patterns described above are connected to the modification pattern 20A on the X-axis, which forms one axis of the orthogonal coordinate axes, and at positions corresponding to the modification pattern connection pad 32 of the L1 pattern. In addition, a conductive VIA forming pad 33A having a larger diameter than the through hole of the modification pattern connection pad 32, and the above-mentioned conductive V for changing one channel.
L2 channel switching conduction V connected to the modification pattern 2OA at a position corresponding to the IA formation pad 42
IA forming puff 43A and VIA for wiring pattern conduction in the board to pad 11 for cutting when modifying the L1 pattern.
12, and an in-board wiring pattern conduction pad 13 connected thereto.

このL2パターンにおいて、L2チャネル乗り替え用導
通VIA形成用パッド43Aには、チャネル乗り替え用
導通VIA形成位置44Aとして、上記チャネル乗り替
え用導通VIA形成位置40の貫通穴よりも小径の貫通
穴が形成してある。
In this L2 pattern, the L2 channel change conduction VIA formation pad 43A has a through hole smaller in diameter than the through hole of the channel change conduction VIA formation position 40 as the channel change conduction VIA formation position 44A. It has been formed.

上記し3パターンは、直交座標軸の他方の軸をなす例え
ばY軸の改造用パターン20Bと、L1パターンの上記
改造用パターン接続用パッド32に対応する位置で該改
造用パターン20Bに接続してある導通VIA形成用パ
ッド33Bと、上記し1チャネル乗り替え用導通VIA
形成用パッド42及びL2チャネル乗り替え用導通VI
A形成用パッド43Aの双方に対応する位置で該改造用
パターン20Bに接続してあるL3チャネル乗り替え用
導通VIA形成用パッド43Bと、L2パターンの上記
基板内配線パターン導通用パッド13に基板内配線パタ
ーン導通用VIA14を介して接続してある基板内配線
パターン導通用パッド15とを有する。
The three patterns described above are connected to the modification pattern 20B on the other axis of the orthogonal coordinate axes, for example, the modification pattern 20B on the Y axis, and at positions corresponding to the modification pattern connection pads 32 of the L1 pattern. Conductive VIA formation pad 33B and the above-mentioned conductive VIA for switching 1 channel.
Forming pad 42 and L2 channel switching conduction VI
The conductive VIA forming pad 43B for L3 channel switching, which is connected to the modification pattern 20B at a position corresponding to both the A forming pad 43A, and the internal circuit board wiring pattern conductive pad 13 of the L2 pattern are connected to the modification pattern 20B. It has an in-board wiring pattern conduction pad 15 connected via a wiring pattern conduction VIA 14.

この基板内配線パターン導通用パッド15には、基板内
配線パターン導通用VIA16を介して、基板内配線パ
ターン4のバッド17が接続してある。
The pad 17 of the in-board wiring pattern 4 is connected to the in-board wiring pattern conduction pad 15 via the in-board wiring pattern conduction VIA 16 .

この実施例は以上の構造であるから、改造前には、素子
6の素子端子7は、素子端子パッド3、改造時カット用
パッド11、基板内配線パターン導通用VrA12、基
板内配線パターン導通用パッド13、基板内配線パター
ン導通用VIA14、基板内配線パターン導通用パッド
15並びに基板内配線パターン導通用VIA16を介し
て、基板内配線パターン4のパッド17に導通しており
、且つL1改造用パターン及びL2改造用パターンは素
子端子パッド3に導通していない状態となっている。
Since this embodiment has the above structure, before modification, the element terminals 7 of the element 6 are: the element terminal pad 3, the pad 11 for cutting during modification, the VrA 12 for conduction of the wiring pattern in the board, and the VrA 12 for the conduction of the wiring pattern in the board. It is electrically connected to the pad 17 of the in-board wiring pattern 4 through the pad 13, the in-board wiring pattern conduction VIA 14, the in-board wiring pattern conduction pad 15, and the in-board wiring pattern continuity VIA 16, and the L1 modification pattern. And the L2 modification pattern is not electrically connected to the element terminal pad 3.

1本はb111貧引匹 第8図から第11図までは主として実施例の基板改造方
法を示し、第8図(A)、第9図(A)、第10図(A
)、第11図(A)は改造の初期状態を示す。
Figure 8 to Figure 11 mainly show the board modification method of the embodiment, and Figure 8 (A), Figure 9 (A), and Figure 10 (A).
), FIG. 11(A) shows the initial state of modification.

改造の際には、まず、改造対象である素子端子パッド3
の改造時カット用位置10において改造時カット用パッ
ド11を、パッドのカットに適する波長のレーザ光にて
カットするとともに、当該素子端子パッド3から延長し
ているいずれかの改造用パターン接続用パッド32に設
けた改造用パターン接続用位置30の貫通穴から基板破
壊用の波長のレーザ光を照射することにより、改造用パ
ターン接続用パッド32からL2パターンまたはL3パ
ターンの導通VIA形成用パフド33Aまたは33Bに
至るVIA用穴34を形成する(第8図(B)及び第9
図(B))。
When modifying, first, remove the element terminal pad 3 that is the target of modification.
At the modification cutting position 10, the modification cutting pad 11 is cut with a laser beam of a wavelength suitable for cutting the pad, and any of the modification pattern connection pads extending from the element terminal pad 3 is cut. By irradiating a laser beam with a wavelength for substrate destruction from the through hole of the modification pattern connection position 30 provided in the modification pattern connection pad 32, the L2 pattern or L3 pattern conductive VIA formation puff 33A or Form the VIA hole 34 up to 33B (see Figures 8(B) and 9).
Figure (B)).

なお第8図(B)及び第9図(B)において、VIA用
穴34は、L3パターンを対象として設けた場合を例示
してある。
In addition, in FIG. 8(B) and FIG. 9(B), the case where the VIA hole 34 is provided for the L3 pattern is illustrated.

また第9図(B)において改造により構成すべき配線方
向は、矢印60で示す方向である場合を例示してある。
Further, in FIG. 9(B), the wiring direction to be constructed by modification is illustrated as the direction indicated by an arrow 60.

VIA用穴34を形成したことによりT分岐となったし
2改造用パターン20Bのうち、上記配線方向60によ
り決定する不要部分51は、レーザカットによって分離
を行う。
The formation of the VIA hole 34 results in a T-branch, and the unnecessary portion 51 of the second modification pattern 20B determined by the wiring direction 60 is separated by laser cutting.

次ぎにこのVIA用穴34に半田ボール35または半田
ペーストを充填する(第8図(C))。
Next, the via holes 34 are filled with solder balls 35 or solder paste (FIG. 8(C)).

この半田ボール35に対してレーザ光を照射することに
より、再融解した後、接続用VIA31を形成する(第
8図(D)及び第9図(C)’)。
By irradiating the solder ball 35 with a laser beam, the solder ball 35 is remelted, and then a connecting VIA 31 is formed (FIGS. 8(D) and 9(C)').

以上のようにして改造対象の素子端子パッド3に、改造
用パターンの例としてL3改造用パターン20Bを接続
することができる。
As described above, the L3 modification pattern 20B, as an example of the modification pattern, can be connected to the element terminal pad 3 to be modified.

改造作業により相互に接続すべき2つの素子6が、同一
のL3改造用パターン20Bに対応する位置にある場合
には、これらの素子端子パッド3のそれぞれについて上
記のようにL3改造用パターン20Bへの接続作業を行
えばよい。
If two elements 6 to be connected to each other by modification work are in positions corresponding to the same L3 modification pattern 20B, each of these element terminal pads 3 is connected to the L3 modification pattern 20B as described above. All you have to do is make the connection.

素子端子パッド3にL2改造用パターン20Aを接続す
る場合も同様の作業を行う。
Similar operations are performed when connecting the L2 modification pattern 20A to the element terminal pad 3.

改造作業により相互に接続すべき2つの素子6が同一の
L2改造用パターン20Aに対応する位置にある場合に
も、L3改造用パターン20Bについて上記に説明をし
た作業と同様である。
Even when two elements 6 to be connected to each other in the modification work are located at positions corresponding to the same L2 modification pattern 20A, the work is similar to that described above for the L3 modification pattern 20B.

改造作業により相互に接続すべき2つの素子6が、X軸
及びY軸にずれた位置にある場合には、上記のように素
子6にL2改造用パターン20AまたはL3改造用パタ
ーン20Bを接続する作業にに加えて、第10図及び第
11図に基づいて以下に説明をする改造用パターンチャ
ネル乗り替えの作業を行う。
If two elements 6 to be connected to each other due to modification work are located at positions shifted in the X and Y axes, connect the L2 modification pattern 20A or the L3 modification pattern 20B to the elements 6 as described above. In addition to this work, the modification pattern channel change work, which will be explained below based on FIGS. 10 and 11, will be carried out.

第10図(A)及び第11図(A)は初期状態であり、
矢印60は3様の配線方向を例示する。
FIG. 10(A) and FIG. 11(A) are the initial state,
Arrows 60 illustrate three wiring directions.

まず、改造により接続すべき改造用パターン20Aと改
造用パターン20Bとが交差するチャネル乗り替え位置
に位置しているL1チャネル乗り替え用導通VIA形成
用バフド42の″チャネル乗り替え用導通VIA形成位
置40に、基板破壊用の波長のレーザ光を照射すること
により、このL1チャネル乗り替え用導通VIA形成用
パッド42からL2チャネル乗り替え用導通VIA形成
用パッド43Aのチャネル乗り替え用導通VIA形成位
置44Aを通じてL3チャネル乗り替え用導通VIA形
成用パッド43Bに至るVIA用穴45.46を形成す
るとともに、上記配線方向60により決定する改造用パ
ターン20A、20Bの不要部分51について、レーザ
カットによる分離を行う(第10図(B)、第11図(
B))。
First, the conduction VIA formation position for channel changeover of the L1 channel changeover conduction VIA formation buffed 42 located at the channel changeover position where the modification pattern 20A and modification pattern 20B intersect to be connected by modification. By irradiating a laser beam with a wavelength for substrate destruction to 40, the channel switching conductive VIA formation position is changed from this L1 channel switching conductive VIA forming pad 42 to the L2 channel changing conductive VIA forming pad 43A. 44A to the conductive VIA formation pad 43B for L3 channel switching, and at the same time, the unnecessary portions 51 of the modification patterns 20A and 20B determined by the wiring direction 60 are separated by laser cutting. (Figure 10 (B), Figure 11 (
B)).

次ぎにこのVIA用穴45.46に半田ボール47また
は半田ペーストを充填する(第10図(C))。
Next, the via holes 45 and 46 are filled with solder balls 47 or solder paste (FIG. 10(C)).

この半田ボール47に対してレーザ光を照射することに
より、再融解した後、チャネル乗り替え用導通VIA4
1を形成する(第1O図(D)及び第11図(C))。
By irradiating the solder ball 47 with a laser beam, the solder ball 47 is remelted, and then the channel switching conduction via 4 is
1 (FIG. 1O (D) and FIG. 11 (C)).

以上によりL2改造用パターン20AからL3改造用パ
ターン20Bへ、またはL3改造用パターン20Bから
し2改造用パターン2OAへの乗り替えのための接続配
線が行われる。
As described above, connection wiring for switching from the L2 modification pattern 20A to the L3 modification pattern 20B or from the L3 modification pattern 20B to the 2 modification pattern 2OA is performed.

の   ・六 この実施例では、素子端子パッド部の改造作業を行うこ
とにより、または素子端子パッドの改造作業と改造用パ
ターンチャネル乗り替え部の改造作業とを組合せて行う
ことにより、任意の素子端子パッド間の改造を容易に行
うことができる。
In this embodiment, any element terminal can be modified by modifying the element terminal pad section, or by combining the modification work of the element terminal pad and the modification work of the modification pattern channel switching section. Modifications between pads can be easily performed.

しかも、各作業は、レーザ光によるパターンカットと、
レーザ光によるVIA用大の形成と、このVIA用穴へ
の半田ボール等の充填及びレーザ光の照射によるVIA
の形成とを組合せた作業であるから、これら一連の作業
を自動化することも容易である。
Moreover, each work involves pattern cutting using laser light,
Forming a VIA size using a laser beam, filling the VIA hole with solder balls, etc., and forming a VIA by irradiating the laser beam.
It is also easy to automate this series of operations.

これらの改造作業において、レーザ光は、その種類、強
度、波長を変えることにより、基板1のメタルと絶縁層
を選択的に破壊し得る。
In these modification operations, the laser beam can selectively destroy the metal and insulating layer of the substrate 1 by changing its type, intensity, and wavelength.

そこで、L1パターンにおいて、改造用パターン接続用
パッド32及びL1チャネル乗り替え用導通VIA形成
用バッド42がそれぞれドーナツ状であるから、上記レ
ーザ光の照射によって基板の絶縁層を直接破壊すること
ができ、且つ、このドーナツ状を改造の自動化の際の目
合わせとすることができる。
Therefore, in the L1 pattern, since the modification pattern connection pad 32 and the L1 channel switching conduction VIA formation pad 42 are donut-shaped, the insulating layer of the board can be directly destroyed by the laser beam irradiation. , and this donut shape can be used for alignment during automated remodeling.

レーザ光の照射位置に対応する改造用パターン20A、
20Bには導通VIA形成用パッド33A、33B、L
2チャネル乗り替え用導通vrA形成用バッド43A1
並びにL3チャネル乗り替え用導通VIA形成用パッド
43Bが設けてあるから、基板の製造時の各層の位置ず
れないし改造時のレーザ光の照射位置の位置ずれに対す
る補正が可能であり、且つ各改造用パターン20A、2
0Bの下部に位置している絶縁層をレーザ光の照射によ
り破壊しないためのバリヤとすることができる。
modification pattern 20A corresponding to the laser beam irradiation position;
20B has pads 33A, 33B, and L for forming conductive VIA.
Conductivity vrA formation pad 43A1 for 2 channel transfer
In addition, since a pad 43B for forming a conductive VIA for changing over the L3 channel is provided, it is possible to correct misalignment of each layer during manufacture of the board or misalignment of the laser beam irradiation position during modification, and also for each modification. Pattern 20A, 2
The insulating layer located under 0B can be used as a barrier to prevent it from being destroyed by laser beam irradiation.

更に、L1チャネル乗り替え用導通VIA形成用バッド
42には、これに対応するL2チャネル乗り替え用導通
VIA形成用パッド43Aの貫通穴よりも大径の貫通穴
の明いたドーナツ状となっているから、上記のようにレ
ーザ光の照射による選択破壊を容易化するとともに、改
造作業の自動化の際の目合わせとなし得ることに加えて
、当該改造用パターン接続部における導通VIAの形成
時に、チャネル乗り替え用導通VIA41と各改造用パ
ターン20A、20Bとの接続部を太き(して、接続の
確実化を図ることができる。
Further, the L1 channel transfer conduction VIA formation pad 42 has a donut shape with a through hole larger in diameter than the through hole of the corresponding L2 channel transfer conduction VIA formation pad 43A. In addition to facilitating selective destruction by laser beam irradiation as described above, and also for alignment when automating modification work, the channel The connecting portion between the transfer conduction VIA 41 and each modification pattern 20A, 20B can be made thicker to ensure a reliable connection.

改造作業の一部として、改造用パターン20A、20B
に生じたT分岐等によって生じたその不要部分51をカ
ットするから、電気的制約に対応可能であり、且つ各チ
ャネルの利用率を高めることができる。
As part of the modification work, modification patterns 20A and 20B
Since unnecessary portions 51 caused by T-branches and the like caused in the above are cut, it is possible to cope with electrical constraints and increase the utilization rate of each channel.

この実施例の基板は、表面層のパターンとしてLlパタ
ーンと、基板内配線パターンの他に、L2及びL3の改
造用パターン層を設けるから、素子端子パッド3に改造
用ディスクリートワイヤを付けるための改造用パッドを
設けずに、表面層への素子の高密度実装が可能であると
ともに、改造のために2層を要するだけである。従って
、基板層数の減少と素子間の配線の短縮による配線ディ
レーの減少が可能である。その結果基板の高性能化及び
基板コストの低減が可能である。
In addition to the Ll pattern as the surface layer pattern and the wiring pattern inside the board, the board of this embodiment has L2 and L3 modification pattern layers, so it can be modified to attach modification discrete wires to the element terminal pads 3. High-density mounting of devices on the surface layer is possible without providing pads, and only two layers are required for modification. Therefore, it is possible to reduce the wiring delay by reducing the number of substrate layers and shortening the wiring between elements. As a result, it is possible to improve the performance of the substrate and reduce the substrate cost.

本発明の改造方法により、ディスクリートワイヤを使用
せずに素子の高密度実装及び高密度改造が可能である。
The modification method of the present invention enables high-density packaging and high-density modification of elements without using discrete wires.

〔発明の効果〕〔Effect of the invention〕

以上述べてきたように、本発明によれば、簡易な構成で
、基板の内層に予設した改造パターンを利用してディス
クリートワイヤの布線を要せずに、且つ素子の周囲に改
造用パッドを配置する必要なく改造を行うから、改造作
業の自動化、基板の高性能化並びに、基板の高密度実装
及びコスト低減が可能であって、実用的には極めて有用
である。
As described above, according to the present invention, the present invention has a simple configuration, utilizes a modification pattern prepared in advance on the inner layer of the substrate, eliminates the need for wiring discrete wires, and provides modification pads around the element. Since the modification can be carried out without the need for arranging the circuit board, it is possible to automate the modification work, improve the performance of the board, high-density mounting of the board, and reduce costs, which is extremely useful in practice.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)は本発明による素子端子パッド部の改造方
法及びその構造の原理において、改造前の構造を示す斜
視図、 第1図(B)は第1図(A)の原理による改造後の構造
を示す斜視図、 第2図(A)は本発明による一層の改造用パターン同士
の接続方法及びその構造の原理において、改造前の構造
を示す斜視図、 第2図(B)は第2図(A)の原理による改造後の構造
を示す斜視図、 第3図(A)は本発明による多層の改造用パターン同士
の接続方法及びその構造の原理において、改造前の構造
を示す斜視図、 第3図(B)は第3図(A)の原理による改造後の構造
を示す斜視図、 第4図は本発明の実施例によるパターン構造を示す断面
図、 第5図は第4図の構造のうちL1パターンを示す説明図
、 第6図は第4図の構造のうちL2パターンを示す説明図
、 第7図は第4図の構造のうちL3パターンを示す説明図
、 第8図(A)から(D)まではそれぞれ第4図の構造を
使用して素子端子パッド部の改造を行う方法の実施例に
おける各手順を示す断面図、第9図(A)から(C)ま
ではそれぞれ第8図(A)、(B)、(D)の各手順に
おけるパターンを示す斜視図、 第10図(A)から(D)まではそれぞれ第4図の構造
を使用して改造用パターンチャネル乗り替え部の改造を
行う方法の実施例における各手順を示す断面図、 第11図(A)から(C)まではそれぞれ第10図(A
)、(B)、(D)の各手順におけるパターンを示す斜
視図、 第12図(A)は従来構造の断面図、 第12図(B)は第12図(A)の平面図、第12図(
C)は従来方法により第12図(A)の基板を改造した
後の構造を示す断面図、第12図(D)は第12図(C
)の平面図である。 第1図から第3図までにおいて、 1は基キ反、 2は基板の表面層、 3は素子端子パッド、 4は基板の内層、 5は基板内配線パターン、 6は素子、 7は素子端子、 lOは改造時カット用位置、 20.20A、20B、  …・はそれぞれ改造用パタ
ーン、 30は改造用パターン接続用位置、 31は素子端子パッドと改造用パターンとの接続用VI
A、 40はチャネル乗り替え用VIA形成位置、41はチャ
ネル乗り替え用VTA、 50は改造用パターンカット位置、 51は改造用パターンの不要部分である。
FIG. 1(A) is a perspective view showing the structure before modification in the method of modifying the element terminal pad portion according to the present invention and the principle of its structure, and FIG. 1(B) is the modification based on the principle of FIG. 1(A). FIG. 2(A) is a perspective view showing the structure before modification, and FIG. A perspective view showing the structure after remodeling based on the principle of FIG. 2 (A), and FIG. 3 (A) showing the structure before remodeling in the method of connecting multilayer remodeling patterns and the principle of the structure according to the present invention. 3(B) is a perspective view showing the structure after modification based on the principle of FIG. 3(A), FIG. 4 is a sectional view showing the pattern structure according to the embodiment of the present invention, and FIG. 4. FIG. 6 is an explanatory diagram showing the L2 pattern of the structure in FIG. 4. FIG. 7 is an explanatory diagram showing the L3 pattern in the structure of FIG. 4. 8(A) to (D) are cross-sectional views showing each procedure in an embodiment of a method for modifying the element terminal pad portion using the structure shown in FIG. 4, and FIGS. 9(A) to (C), respectively. ) are perspective views showing the patterns in each procedure of Figures 8 (A), (B), and (D), respectively, and Figures 10 (A) to (D) are each using the structure of Figure 4. Cross-sectional views showing each procedure in an embodiment of the method for modifying the pattern channel switching section, Figures 11 (A) to (C) are respectively similar to Figure 10 (A
), (B), and (D); Figure 12 (A) is a sectional view of the conventional structure; Figure 12 (B) is a plan view of Figure 12 (A); Figure 12 (
C) is a sectional view showing the structure after modifying the board in FIG. 12(A) using the conventional method, and FIG.
) is a plan view of 1 to 3, 1 is the substrate, 2 is the surface layer of the board, 3 is the element terminal pad, 4 is the inner layer of the board, 5 is the wiring pattern inside the board, 6 is the element, 7 is the element terminal , 1O is the cutting position for modification, 20.20A, 20B, ... are the modification patterns respectively, 30 is the modification pattern connection position, 31 is the VI for connecting the element terminal pad and the modification pattern.
A, 40 is a VIA formation position for channel change, 41 is a VTA for channel change, 50 is a modification pattern cutting position, and 51 is an unnecessary part of the modification pattern.

Claims (3)

【特許請求の範囲】[Claims] (1)基板(1)の表面層(2)に設けてある素子端子
パッド(3)と、該素子端子パッド(3)に接続してあ
る基板内配線パターン(5)との間をカットする手順と
、 該基板(1)の内層(4)に予設してある改造用パター
ン(20)に該素子端子パッド(3)を接続する手順と
、 改造により配線すべき改造用パターン(20)同士を接
続しまたは改造用パターン(20)の不要部分(51)
をカットする手順とからなる基板改造方法。
(1) Cut between the element terminal pad (3) provided on the surface layer (2) of the substrate (1) and the internal wiring pattern (5) connected to the element terminal pad (3). The procedure for connecting the element terminal pad (3) to the modification pattern (20) prepared in advance on the inner layer (4) of the board (1), and the modification pattern (20) to be wired due to modification. Unnecessary part (51) of pattern (20) for connecting or modifying
A board modification method consisting of steps for cutting.
(2)素子(6)の素子端子(7)を接続するために基
板(1)の表面層(2)に設けてある素子端子パッド(
3)と、 該素子端子パッド(3)に対して改造時切断されるパタ
ーンを介して接続してある基板内配線パターン(5)と
、 該基板(1)の内層(4)に予設してあり、改造時、素
子端子パッド(3)と接続される改造用パターン(20
)とからなることを特徴とする基板改造用構造。
(2) Element terminal pads (
3), an internal wiring pattern (5) connected to the element terminal pad (3) via a pattern that is cut during modification, and a wiring pattern pre-installed on the inner layer (4) of the board (1). There is a modification pattern (20) connected to the element terminal pad (3) during modification.
) A structure for modifying a board, characterized by comprising:
(3)素子(6)の素子端子(7)を接続するために基
板(1)の表面層(2)に設けてある素子端子パッド(
3)と、 該素子端子パッド(3)に対して改造用パッドを介する
ことなく接続してある基板内配線パターン(5)と、 該基板(1)の内層(4)に予設してある複数層の改造
用パターン(20A、20B、…)とからなり、 該基板(1)の表面層(2)には、 改造時に該基板内配線パターン(5)と該素子端子パッ
ド(3)との接続をカットするための改造時カット用位
置(10)と、 改造時に該素子端子パッド(3)から該改造用パターン
(20A、20B、…)のいずれかに至る接続用VIA
(31)を形成するための改造用パターン接続用位置(
30)と、 改造時に該基板(1)の表面層(2)から、互いに接続
すべき任意の2層の改造用パターン(20A、20B)
の両方に至るチャネル乗り替え用VIA(41)を形成
するためのチャネル乗り替え用VIA形成位置(40)
と、 改造時に該改造用パターン(20A、20B、…)の不
要部分(51)をカットするための改造用パターンカッ
ト位置(50)とを有することを特徴とする基板改造用
構造。
(3) Element terminal pad (
3), an in-board wiring pattern (5) connected to the element terminal pad (3) without using a modification pad, and a wiring pattern pre-installed on the inner layer (4) of the board (1). It consists of multiple layers of modification patterns (20A, 20B,...), and the surface layer (2) of the board (1) is equipped with the internal wiring pattern (5) and the element terminal pad (3) during modification. A cutting position (10) for cutting the connection during modification, and a connecting VIA from the element terminal pad (3) to any of the modification patterns (20A, 20B,...) during modification.
(31) Remodeling pattern connection position to form (
30) and arbitrary two-layer modification patterns (20A, 20B) that should be connected to each other from the surface layer (2) of the substrate (1) during modification.
A channel switching VIA formation position (40) for forming a channel switching VIA (41) that reaches both
and a modification pattern cutting position (50) for cutting unnecessary portions (51) of the modification patterns (20A, 20B,...) during modification.
JP4604587A 1987-02-27 1987-02-27 Method and structure for remodelling board Pending JPS63213399A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4604587A JPS63213399A (en) 1987-02-27 1987-02-27 Method and structure for remodelling board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4604587A JPS63213399A (en) 1987-02-27 1987-02-27 Method and structure for remodelling board

Publications (1)

Publication Number Publication Date
JPS63213399A true JPS63213399A (en) 1988-09-06

Family

ID=12736057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4604587A Pending JPS63213399A (en) 1987-02-27 1987-02-27 Method and structure for remodelling board

Country Status (1)

Country Link
JP (1) JPS63213399A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132292A (en) * 1990-09-21 1992-05-06 Nec Corp Polyimide resin multilayer wiring board
US5541814A (en) * 1993-10-08 1996-07-30 Quick Technologies Ltd. Personalizable multi-chip carrier including removable fuses
US5923539A (en) * 1992-01-16 1999-07-13 Hitachi, Ltd. Multilayer circuit substrate with circuit repairing function, and electronic circuit device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132292A (en) * 1990-09-21 1992-05-06 Nec Corp Polyimide resin multilayer wiring board
US5923539A (en) * 1992-01-16 1999-07-13 Hitachi, Ltd. Multilayer circuit substrate with circuit repairing function, and electronic circuit device
US5541814A (en) * 1993-10-08 1996-07-30 Quick Technologies Ltd. Personalizable multi-chip carrier including removable fuses

Similar Documents

Publication Publication Date Title
JPH0227838B2 (en)
JPS62101062A (en) Integrated circuit device mounting module
JP2002299512A (en) Semiconductor device and manufacturing method thereof
JP3606769B2 (en) Semiconductor device
JPH0513504A (en) Vertical semiconductor interconnecting method and structure
US3753046A (en) Multi-layer printed circuit board
JPS63213399A (en) Method and structure for remodelling board
US6038135A (en) Wiring board and semiconductor device
JPH10294553A (en) Circuit board
JPH07336030A (en) Solder land structure for printed circuit board
JP2001284520A (en) Circuit board for semiconductor chip mounting, manufacturing method for the circuit board, circuit board for relay connecting, semiconductor device and connecting structure between the semiconductor devices
JP2792494B2 (en) Integrated circuit mounting structure
JPH01241140A (en) Tape bonding package
EP0171783A2 (en) Module board and module using the same and method of treating them
JP2837521B2 (en) Semiconductor integrated circuit device and wiring change method thereof
JP3227930B2 (en) Composite semiconductor device and method of manufacturing the same
JPH06232335A (en) Combined multichip module
JPS60160641A (en) Mounting of leadless package ic for board
JPH05102621A (en) Conductive pattern
JPH09199819A (en) Connection structure between wiring terminal on substrate
JP2840293B2 (en) TAB tape and semiconductor device using the same
JP3045592B2 (en) Wiring board with interlayer connector having multiple core conductors
DE10213881C1 (en) Memory module has two semiconductor chips stacked on top of one another with underlying chip received in recess in surface of electronic circuit board
JPS61189695A (en) Pattern structure for multi-layer printed circuit board
JPS586315B2 (en) Koumitsudohiseban