JPS63211849A - シリアルデ−タ受信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、シリアルデータの受信方式に係り、更に詳
しくはＡＶＭ　（Ａｕｔｏｍａｔｉｃ　Ｖｅｈｉｃｌｅ
　Ｍｏｎ１ｔ。

ｒｉｎｇ）システムにおいて移動局と基地局との間で通
信されるシリアルデータの受信方式に関するものである
。

［従来例コ ＡＶＭシステムは、第２図に示すように基地局１と複数
の移動局２との間でそれぞれ無線機１ａ。

２ａにより音声／データ信号の通信を行い、基地局１の
受信したデータを信号処理装置１ｂで処理し、移動局２
の状況をリアルタイムに把握する。

この信号処理装置１ｂで処理される受信データは第３図
に示すような受信入力部に一時記憶される。

この受信入力部は、入力するシリアル受信データを切替
器３を介してフレーム同期バッファ回路４にフレーム同
期パターンのビット数例えば１５ビツトだけ順次シフト
する。このシフト毎にフレーム同期部５はフレーム同期
バッファ回路４の内容がフレーム同期パターンに一致し
ているか否かを比較する。そして、一致した時点でフレ
ーム同期部５は一致検出信号を出力する。すると、切替
器３が切替られ、それ以後のシリアル受信データが所定
ビット数、例えば１１２ビツトのデータバッファ回路６
に一時記憶される。このようにしてデータバッファ回路
６に記憶された受信データに基づいて種々の処理がなさ
れる。

［発明が解決しようとする問題点］ ところで、誤り率は伝送されるビット数に対する誤りビ
ット数であるので、上記データ受信方式のように１２７
ビツトと伝送されるビット数が少ないほど高くなる。ま
た、上記のデータ受信方式は、弱電界時にフレーム同期
バッファ部４にシフトされたフレーム同期信号が誤って
受信される場合を勘案してフレーム同期のビット数に対
して幾つかの誤りを許容すると、ノイズ等によってもフ
レーム同期信号がその許容するフレーム同期パターンに
該当し、フレーム同期パターンに一致するケースが著し
く増加する。従って、フレーム同期バタ、−ンに一致す
るケースはその許容と共に増加し、正規なデータを見落
とす確率が高くなるという問題点があった。

この発明は上記問題点に鑑みなされたもであり、その目
的はフレーム同期の誤りを許容した場合に正規なデータ
の受信を見落とす確率を低く抑えることができるシリア
ルデータ受信方式を提供することにある。

［問題点を解決するための手段］ 上記目的を達成するために、この発明のシリアルデータ
受信方式は、入力するシリアルデータをボーレートに同
期して発生させた割込み処理で受信バッファ回路にシフ
トし、該シフト毎に前記受信バッファ回路の上位所定ビ
ット数を所定許容範囲のフレーム同期パターンと比較し
て一致した際、前記上位所定ビット数を除いた前記シリ
アルデータを複数の記憶用バッファに順次記憶し、前記
割込み処理間に前記記憶用バッファに記憶されたデータ
の処理を可能にしたものである。

［実施例コ 以下、この発明の実施例を図面に基づいて説明する。第
１図はこの発明のシリアルデータ受信方式に適用される
受信入力回路のブロック図である。

図において、１０はシリアルな受信データを順次１ビツ
トづつシフトして記憶する受信バッファ回路、例えば１
２７ビツトのシフトレジスタである。この受信バッファ
回路１０には入力データの先頭の上位数ビット、例えば
１５ビツトをシフトするフレームビット部１０ａと、例
えば１１２ビツトをシフトするデータビット部１’Ｏｂ
とが設けられている。このフレームビット部１０ａの内
容はフレーム同期部１１でフレーム同期パターンに一致
している否かの比較が行われる。また、フレーム同期部
１１はフレーム同期パターンに一致していると一致検出
信号を出力する。この一致検出信号でデータビット部１
０ｂの内容（正規なデータ）が記憶用バッファ部１２に
転送されて一時記憶される。記憶用バッファ部１２はデ
ータビット部１０ｂと同じビット数で構成される複数の
バッファ回路１．・・・、Ｎ（Ｎ：整数）からなり、フ
レーム、同期部１１でのフレーム同期パターンの一致毎
にデータビット部１．Ｏｂの内容を順次記憶する。

次に、上記受信入力回路によるシリアルデータ受信方式
の作用を説明する。

まず、基地局の無線機から受信データが信号処理装置に
伝送されると、その受信データは受信バッファ回路１０
に１ビツトづつ順次シフトされる。

−４＝ このとき、１ビツトシフト毎にフレームビット部１０ａ
の内容に基づいてフレーム同期部１１でフレーム同期パ
ターンが比較される。このフレーム同期部１１はその比
較したフレーム同期パターンが所定の許容範囲内である
とき、一致検出信号を出力する。すると、受信バッファ
回路１０からはその一致検出信号毎にデータビット部１
０ｂの内容（データ）が記憶用バッファ回路１２のバッ
ファ回路１．・・・、Ｎ（Ｎ：整数）に転送され、順次
一時記憶される。この受信データの入力、一時記憶は伝
送のボーレイトに同期して発生させた割込み処理によっ
て行われる。従って、伝送されたシリアルデータは１２
７ビツトの整数倍が入力し、記憶される。即ち、受信入
力部に割込み処理で入力するデータが多くなり、誤り率
は低下することになる。そして、記憶用バッファ回路１
２に記憶されたデータはその割込みルーチンの処理の合
間に必要なデータ処理が施される。即ち、受信データが
ボーレイトに同期して発生する割込みルーチンで記憶用
バッファ回路１２に一時記憶され、この割込みの処理間
に処理されるので、フレーム同期部１１におけるフレー
ム同期パターンを比較する許容範囲を設けても正規なデ
ータを見落とす確率が低く抑えられる。

［発明の効果］ 以上説明したように、この発明のシリアルデータ受信方
式によれば、基地局の無線機で受信したデータを入力処
理するにあたってはシリアルな受信データをデータ伝送
のボーレイトに同期して発生させた割込み処理で受信バ
ッファ部にシフトし、フレーム同期パターンの一致毎に
複数の記憶バッファに順次記憶するようにしたので、誤
り率を低下させることができ、フレーム同期パターンに
誤りの゛許容範囲を設けても正規なデータの入力を見落
とす確率を極めて低く抑えることができる。

【図面の簡単な説明】

第１図はこの発明のシリアルデータ受信方式を適用する
受信入力回路の一実施例を示す回路ブロック図、第２図
は従来のＡＶＭシステムの概略ブロック図、第２図は従
来のシリアルデータ受信力７一 式を適用する受信入力回路のブロック図である。 図中、１０は受信バッファ回路、１．Ｏａはフレームビ
ット部、１０ｂはデータビット部、１１はフレーム同期
部、１２は記憶用バッファ回路である。 特許出願人　　株式会社　富士通ゼネラル代理人　弁理
士　　大　原　拓　也 手続補正書（方式） 昭和６３年４月８日 特許庁長官　小　川　邦　夫　殿 １、事件の表示 昭和６１年特許願第２６００６７号 ２、発明の名称 シリアルデータ受信方式 ３、補正をする者 事件との関係　特許出願人 神奈川県用崎市高津区末長１１１６番地（６６１）株式
会社富士通ゼネラル 代表者吉川　志部 ７、補正の内容

Claims (1)

【特許請求の範囲】
1. 入力するシリアルデータをボーレートに同期して発生さ
   せた割込み処理で受信バッファ回路にシフトし、該シフ
   ト毎に前記受信バッファ回路の上位所定ビット数を所定
   許容範囲のフレーム同期パターンと比較して一致した際
   、前記上位所定ビット数を除いた前記シリアルデータを
   複数の記憶用バッファに順次記憶し、前記割込み処理間
   に前記記憶用バッファに記憶されたデータの処理を可能
   にしたことを特徴とするシリアルデータ受信方式。