JPS63211752A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS63211752A JPS63211752A JP62044407A JP4440787A JPS63211752A JP S63211752 A JPS63211752 A JP S63211752A JP 62044407 A JP62044407 A JP 62044407A JP 4440787 A JP4440787 A JP 4440787A JP S63211752 A JPS63211752 A JP S63211752A
- Authority
- JP
- Japan
- Prior art keywords
- region
- charge transfer
- register section
- section
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000003384 imaging method Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 238000005036 potential barrier Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 241000219094 Vitaceae Species 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000021021 grapes Nutrition 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
゛本発明はインターライン転送方式を採用した固体撮像
装置に関する。
装置に関する。
本発明はインターライン転送方式を採用した固体撮像装
置において、垂直レジスタ部の電荷転送領域のうち水平
レジスタ部近傍にあってスミアの影響を受けない部分を
除く電荷転送領域の下方に、半導体基板と同導電型の不
純物を半導体基板よりも高濃度に含んでなる不純物領域
を設ける様にしたことにより、スミアを有効に防止する
と共に、水平レジスタ部近傍の垂直レジスタ部の電荷転
送領域にポテンシャル・ディップ（ｐｏｔｅｎｔｉａｌ
ｄｉｐ ）が存在する場合、このポテンシャル・ディ
ップを水平レジスタ部からの縁電界（ｆｒｉｎｇｉＢ
ｆｉｅｌｄ）によってつぶし、このポテンシャル・ディ
ップ゛による信号電荷のトラップ（捕獲）に起因する固
定パターンノイズ（環スジ）を生じさせない様にしたも
のである。
置において、垂直レジスタ部の電荷転送領域のうち水平
レジスタ部近傍にあってスミアの影響を受けない部分を
除く電荷転送領域の下方に、半導体基板と同導電型の不
純物を半導体基板よりも高濃度に含んでなる不純物領域
を設ける様にしたことにより、スミアを有効に防止する
と共に、水平レジスタ部近傍の垂直レジスタ部の電荷転
送領域にポテンシャル・ディップ（ｐｏｔｅｎｔｉａｌ
ｄｉｐ ）が存在する場合、このポテンシャル・ディ
ップを水平レジスタ部からの縁電界（ｆｒｉｎｇｉＢ
ｆｉｅｌｄ）によってつぶし、このポテンシャル・ディ
ップ゛による信号電荷のトラップ（捕獲）に起因する固
定パターンノイズ（環スジ）を生じさせない様にしたも
のである。
従来、インターライン転送方式を採用した固体撮像装置
として第４図にその平面構造を概略的に示す様なものが
提案されている。
として第４図にその平面構造を概略的に示す様なものが
提案されている。
この第４図において、＋１）はＰ型シリコン基板を示し
、この固体撮像装置においては、このＰ型シリコン基板
＋１）の−主面側にホトダイオードからな−る受光部（
２） （２）・・・・（２）がマトリクス状に設けられ
ると共にこれら受光部＋２１ ＋２）・・・・（２）の
列毎にこれら受光部（２） （２）・・・・（２）に蓄
積される信号？＄Ｉ（Ｔ７を垂直方向に転送するための
垂直レジスタ部＋３） （３）・・・・（３）が設けら
れている。また、これら垂直レジスタ部（３１（３１・
・・・（３）の出力側にこれら垂直レジスタ部（３１（
３）・・・・（３）を転送されてくる信号電荷を１水平
ライン毎に水平方向に転送するための水平レジスタ部（
４）が設けられると共にこの水平レジスタ部（４）の出
力側にこの水平レジスタ部（４）を転送されてくる信号
電荷を検出するための？１！荷検出部（５）が設けられ
、この電荷検出部（５）から導出された出力端子（６）
に映像信号を得ることができる様になされている。尚、
この第４図において、＋７） （？）・・・・（７）は
受光部（２）から垂直レジスタ部（３） （３）・・・
・（３）への信号？１！萄の読み出しを制御する読み出
しゲート部を示す。
、この固体撮像装置においては、このＰ型シリコン基板
＋１）の−主面側にホトダイオードからな−る受光部（
２） （２）・・・・（２）がマトリクス状に設けられ
ると共にこれら受光部＋２１ ＋２）・・・・（２）の
列毎にこれら受光部（２） （２）・・・・（２）に蓄
積される信号？＄Ｉ（Ｔ７を垂直方向に転送するための
垂直レジスタ部＋３） （３）・・・・（３）が設けら
れている。また、これら垂直レジスタ部（３１（３１・
・・・（３）の出力側にこれら垂直レジスタ部（３１（
３）・・・・（３）を転送されてくる信号電荷を１水平
ライン毎に水平方向に転送するための水平レジスタ部（
４）が設けられると共にこの水平レジスタ部（４）の出
力側にこの水平レジスタ部（４）を転送されてくる信号
電荷を検出するための？１！荷検出部（５）が設けられ
、この電荷検出部（５）から導出された出力端子（６）
に映像信号を得ることができる様になされている。尚、
この第４図において、＋７） （？）・・・・（７）は
受光部（２）から垂直レジスタ部（３） （３）・・・
・（３）への信号？１！萄の読み出しを制御する読み出
しゲート部を示す。
ここに受光部（２）は、第５図に示す様に、Ｐ型シリコ
ン基板（１１の一生面側にＮ型領域からなる電荷蓄積領
域（８）を設けると共にこの電荷蓄積領域（８）上に５
ｉＯｚ ｒｆ４よりなる絶縁層（９）を設けることによ
って構成されている。尚、（１０） 、 （１１）及
び（１２）は第１図には図示せずも、夫々Ｐ型領域から
なるオーバーフローコントロールゲート領域、Ｎ” 型
領域からなるオーバーフロードレイン領域及びＰ＋型領
域からなるチャンネルストップ領域である。
ン基板（１１の一生面側にＮ型領域からなる電荷蓄積領
域（８）を設けると共にこの電荷蓄積領域（８）上に５
ｉＯｚ ｒｆ４よりなる絶縁層（９）を設けることによ
って構成されている。尚、（１０） 、 （１１）及
び（１２）は第１図には図示せずも、夫々Ｐ型領域から
なるオーバーフローコントロールゲート領域、Ｎ” 型
領域からなるオーバーフロードレイン領域及びＰ＋型領
域からなるチャンネルストップ領域である。
また垂直レジスタ部（３）は、第５図、第６図及び第７
図に示す様に、電荷蓄積領域＋８） ＋８）−・・・（
８）に隣接してＮ型領域からなる電荷転送領域（１３）
を読み出しゲート領域（１４） （１４）・・・・（
１４）を介して設けると共にこの電荷転送領域（１３）
上に絶縁！ ＋９）を介して多結晶シリコンよりなる転
送電極（１５／ｈ ） （１５＾２ ） ”＝ （１
５＾ｎ−ｔ ） （１５＾ｎ）を設けることによって
構成されている。この場合、転送電極（１５＾１）（１
５Ａ２）・・・・・・（１５静−１）（１５＾ｎ）は第
１図に示す端子（１６Ａ１） （１６＾２）（１６Ａ
３ ） （１６＾１）を介して供給される所定の４相
駆動パルスφＶｔ、φＶ２ ｒ φＶ３ ＋ φＶ４に
基いて信号電荷を水平レジスタ部（４）に転送できる様
に配されている。また、この固体撮像装置においては、
Ｐ型シリコン基板（１１の一生面側にこのＰ型シリニ１
ン基板（１）よりもＰ型不純物を高濃度に含んでなるＰ
＋型領域（１７）を所定深さを有する帯状に形成し、電
荷転送領域（１３）は、このＰ＋型領域（１７）の表面
側に形成する様になされている。このＰ＋型領域（１７
）は、Ｐ型シリコン基板（１）のＰ型領域との間にＰ”
−Ｐ接合よりなる電位障壁を形成し、強い光の入射等
によってＰ型シリコン基板！１）の深い所で発生した光
励起電荷（電子）が拡散によって電荷転送領域（１３）
に入らない様にするものであり、所謂スミア（ｓｍｅａ
ｒ ）の防止を図するために設けられたものである（特
開昭６０−１５９６８号公報参照）。
図に示す様に、電荷蓄積領域＋８） ＋８）−・・・（
８）に隣接してＮ型領域からなる電荷転送領域（１３）
を読み出しゲート領域（１４） （１４）・・・・（
１４）を介して設けると共にこの電荷転送領域（１３）
上に絶縁！ ＋９）を介して多結晶シリコンよりなる転
送電極（１５／ｈ ） （１５＾２ ） ”＝ （１
５＾ｎ−ｔ ） （１５＾ｎ）を設けることによって
構成されている。この場合、転送電極（１５＾１）（１
５Ａ２）・・・・・・（１５静−１）（１５＾ｎ）は第
１図に示す端子（１６Ａ１） （１６＾２）（１６Ａ
３ ） （１６＾１）を介して供給される所定の４相
駆動パルスφＶｔ、φＶ２ ｒ φＶ３ ＋ φＶ４に
基いて信号電荷を水平レジスタ部（４）に転送できる様
に配されている。また、この固体撮像装置においては、
Ｐ型シリコン基板（１１の一生面側にこのＰ型シリニ１
ン基板（１）よりもＰ型不純物を高濃度に含んでなるＰ
＋型領域（１７）を所定深さを有する帯状に形成し、電
荷転送領域（１３）は、このＰ＋型領域（１７）の表面
側に形成する様になされている。このＰ＋型領域（１７
）は、Ｐ型シリコン基板（１）のＰ型領域との間にＰ”
−Ｐ接合よりなる電位障壁を形成し、強い光の入射等
によってＰ型シリコン基板！１）の深い所で発生した光
励起電荷（電子）が拡散によって電荷転送領域（１３）
に入らない様にするものであり、所謂スミア（ｓｍｅａ
ｒ ）の防止を図するために設けられたものである（特
開昭６０−１５９６８号公報参照）。
また水平レジスタ部（４）は、第６図及び第７図に示す
様に、垂直レジスタ部（３） ＋３＞・・・・（３）の
電荷転送領域（１３） （１３）・・・・（１３）と
結合されたＮ型領域からなる電荷転送領域（１日）を設
けると共にこのＩＩ？ｉ７転送領域（１８）上に絶縁層
（９）を介して転送電極をなすトランスファ電極（１９
Ｔ ） （１９Ｔ ）・・・・（１９Ｔ）とストレー
ジ電極（１９Ｓ ） （１９５）・・・・（１９Ｓ）
とを交互に設けることによって構成され、端子（２０＾
ｉ）及び（２０Ａ２ ）を介して供給される所定の２相
駆動パルスφＨ１及びφＮ２によって垂直レジスタ部＋
３） １３）・・・・（３）の電荷転送領域（１３）（
１３）・・・・（１３）を転送されてくる信号電荷を１
水平ライン毎に電荷検出部（５）に転送できる様になさ
れている。
様に、垂直レジスタ部（３） ＋３＞・・・・（３）の
電荷転送領域（１３） （１３）・・・・（１３）と
結合されたＮ型領域からなる電荷転送領域（１日）を設
けると共にこのＩＩ？ｉ７転送領域（１８）上に絶縁層
（９）を介して転送電極をなすトランスファ電極（１９
Ｔ ） （１９Ｔ ）・・・・（１９Ｔ）とストレー
ジ電極（１９Ｓ ） （１９５）・・・・（１９Ｓ）
とを交互に設けることによって構成され、端子（２０＾
ｉ）及び（２０Ａ２ ）を介して供給される所定の２相
駆動パルスφＨ１及びφＮ２によって垂直レジスタ部＋
３） １３）・・・・（３）の電荷転送領域（１３）（
１３）・・・・（１３）を転送されてくる信号電荷を１
水平ライン毎に電荷検出部（５）に転送できる様になさ
れている。
また電荷検出部（５）は、例えばフローティング・ディ
フュージヨン・アンブリファイヤ（ｆｌｏａｔｉｎｇｄ
ｉｆｆｕｓｉｏｎ ａｍｐｌｉｆｉｅｒ ）によって構
成される。
フュージヨン・アンブリファイヤ（ｆｌｏａｔｉｎｇｄ
ｉｆｆｕｓｉｏｎ ａｍｐｌｉｆｉｅｒ ）によって構
成される。
第８図は、斯る固体撮像装置に供給される所定の４相駆
動パルスφＶｌ ＋φＶ２１φＶ３１φｖ４に基いて水
平ブランキング期間の間に１ビツトの信号電荷が垂直レ
ジスタ部（３）の電荷転送領域（１３）から水平レジス
タ部（４）の電荷転送領域（１８）に転送される様子を
ポテンシャル図を使用して経時的に表わしたちのであり
、実線（２１）は第７図における２点鎖線（Ａ−Ａ’線
）に沿った垂直レジスタ部（３）の電荷転送領域（１３
）及び水平レジスタ部（４）の電荷転送領域（１８）の
ポテンシャルレベルを示し、また散点模様を付した部分
（２２）は信号電荷の塊を示す。即ち、この固体撮像装
置においては、信号電荷は、第８図Ａから第８図Ｈに示
す過程を経て垂直レジスタ部（３）の電荷転送領域（１
３）から水平レジスタ部（４）の電荷転送領域（１８）
に転送される。
動パルスφＶｌ ＋φＶ２１φＶ３１φｖ４に基いて水
平ブランキング期間の間に１ビツトの信号電荷が垂直レ
ジスタ部（３）の電荷転送領域（１３）から水平レジス
タ部（４）の電荷転送領域（１８）に転送される様子を
ポテンシャル図を使用して経時的に表わしたちのであり
、実線（２１）は第７図における２点鎖線（Ａ−Ａ’線
）に沿った垂直レジスタ部（３）の電荷転送領域（１３
）及び水平レジスタ部（４）の電荷転送領域（１８）の
ポテンシャルレベルを示し、また散点模様を付した部分
（２２）は信号電荷の塊を示す。即ち、この固体撮像装
置においては、信号電荷は、第８図Ａから第８図Ｈに示
す過程を経て垂直レジスタ部（３）の電荷転送領域（１
３）から水平レジスタ部（４）の電荷転送領域（１８）
に転送される。
ところで、斯る固体撮像装置においては、垂直レジスタ
部（３）の電荷転送領域（１３）の不純物濃度のバラツ
キ、結晶欠陥、或いは垂直レジスタ部（３）の電荷転送
領域（１３）上の絶縁層（９）の厚みのバラツキに起因
して、例えば第８図に破線（２３）で示す様に、最終の
、即ち、水平レジスタ部（４）に最も近接した垂直レジ
スタ部（３）の転送電極（１５＾ｎ）の下方の電荷転送
領域（１３Ａ）にポテンシャルの凹み、所謂ポテンシャ
ル・ディップを生ずることがある。
部（３）の電荷転送領域（１３）の不純物濃度のバラツ
キ、結晶欠陥、或いは垂直レジスタ部（３）の電荷転送
領域（１３）上の絶縁層（９）の厚みのバラツキに起因
して、例えば第８図に破線（２３）で示す様に、最終の
、即ち、水平レジスタ部（４）に最も近接した垂直レジ
スタ部（３）の転送電極（１５＾ｎ）の下方の電荷転送
領域（１３Ａ）にポテンシャルの凹み、所謂ポテンシャ
ル・ディップを生ずることがある。
ここに斯る従来の固体撮像装置においては、スミアを防
止するため垂直レジスタ部（３）の下方にＰ＋型領域（
１７）を設けているが、このＰ＋型領域（１７）は垂直
レジスタ部（３）の下方全域にわたって設けられ、最終
の転送電極（１５＾ｎ）に対応する電荷転送領域（１３
八）の下方にも設けられているので、この最終の転送ｆ
Ｉｓ極（１５＾ｎ）の下方の電荷転送領域（１３Ａ）の
ポテンシャルは、水平レジスタ部（４）の転送電極（１
９Ｔ ） （１９ｓ ）に比較的低い電圧が供給され
る水平ブランキング期間内においては水平レジスタ部（
４）からの縁奄界（ｆｒｉｚｉｎｇ ｆｉｅｌｄ）の影
響を受けず、ポテンシャル・ディップ（２３）の部分を
除き、はとんど一様なレベルになる。
止するため垂直レジスタ部（３）の下方にＰ＋型領域（
１７）を設けているが、このＰ＋型領域（１７）は垂直
レジスタ部（３）の下方全域にわたって設けられ、最終
の転送電極（１５＾ｎ）に対応する電荷転送領域（１３
八）の下方にも設けられているので、この最終の転送ｆ
Ｉｓ極（１５＾ｎ）の下方の電荷転送領域（１３Ａ）の
ポテンシャルは、水平レジスタ部（４）の転送電極（１
９Ｔ ） （１９ｓ ）に比較的低い電圧が供給され
る水平ブランキング期間内においては水平レジスタ部（
４）からの縁奄界（ｆｒｉｚｉｎｇ ｆｉｅｌｄ）の影
響を受けず、ポテンシャル・ディップ（２３）の部分を
除き、はとんど一様なレベルになる。
従って、この様なポテンシャルディップ（２３）がある
と、第８図Ａから第８図Ｈに示す過程を経て信号電荷が
垂直レジスタ部（３）の電荷転送領域（１３）から水平
レジスタ部（４）の電荷転送領域（１８）に転送される
際、この信号？Ｉ！荷の一部分（２２Ａ）はこのポテン
シャル・ディップ（２３）にトラップされそしまう。そ
して、その後、このトラップされた信号電荷（２２＾）
は、水平レジスタ部（４）の転送電極（１９Ｔ ）
（１９５）に比較的高い電圧が供給される水平転送時に
、この水平レジスタ部（４）からの縁電界の影響を受け
て水平レジスタ部（４）の電荷転送領域（１８）にはじ
き出されてしまい、第８図■に示す様に、このポテンシ
ャルディップ（２３）内は空の状態になり、以後、１ビ
ツト毎に第８図Ａから第８図Ｉに示す過程が繰り返され
る。
と、第８図Ａから第８図Ｈに示す過程を経て信号電荷が
垂直レジスタ部（３）の電荷転送領域（１３）から水平
レジスタ部（４）の電荷転送領域（１８）に転送される
際、この信号？Ｉ！荷の一部分（２２Ａ）はこのポテン
シャル・ディップ（２３）にトラップされそしまう。そ
して、その後、このトラップされた信号電荷（２２＾）
は、水平レジスタ部（４）の転送電極（１９Ｔ ）
（１９５）に比較的高い電圧が供給される水平転送時に
、この水平レジスタ部（４）からの縁電界の影響を受け
て水平レジスタ部（４）の電荷転送領域（１８）にはじ
き出されてしまい、第８図■に示す様に、このポテンシ
ャルディップ（２３）内は空の状態になり、以後、１ビ
ツト毎に第８図Ａから第８図Ｉに示す過程が繰り返され
る。
従って、最終の転送電極（１５＾ｎ）の下方の電荷転送
領域（１３＾）にポテンシャル・ディップ（２３）があ
ると、斯る従来の固体撮像装置においては、ポテンシャ
ル・ディップ（２３）を有している垂直ラインの各ビッ
トの信号電荷すべてがその一部をこのポテンシャルディ
ップ（２３）で失いながら、垂直レジスタ部（３）の電
荷転送領域（１３）から水平レジスタ部（４）の電荷転
送領域（１８）に転送されることになる。このため、こ
れを再生するときは、対応する垂直ラインに黒スジが生
じてしまうという不都合があった。
領域（１３＾）にポテンシャル・ディップ（２３）があ
ると、斯る従来の固体撮像装置においては、ポテンシャ
ル・ディップ（２３）を有している垂直ラインの各ビッ
トの信号電荷すべてがその一部をこのポテンシャルディ
ップ（２３）で失いながら、垂直レジスタ部（３）の電
荷転送領域（１３）から水平レジスタ部（４）の電荷転
送領域（１８）に転送されることになる。このため、こ
れを再生するときは、対応する垂直ラインに黒スジが生
じてしまうという不都合があった。
本発明は、斯る不都合を解消する様にした固体撮像装置
を提供することを目的とする。
を提供することを目的とする。
（問題点を解決するための手段）
本発明に依る固体撮像装置は、例えば第１図及び第２図
に示す様に、半導体基板（１）の−主面側に受光部（２
）と、垂直レジスタ部（３）と、水平レジスタ部（４）
と、電荷検出部（５）とを備え、受光部（２）に蓄積さ
れた信号電荷を垂直レジスタ部（３）及び水平レジスタ
部（４）を介して電荷検出部（５）に転送する様になさ
れた固体撮像装置において、垂直レジスタ部（３）の電
荷転送領域（１３）のうち水平レジスタ部（４）の近傍
にあってスミアの影響を受けない部分（１３Ｂ）を除＜
１ｒ１荷転送領域（１３Ｃ）の下方に半導体基板（１）
と同導電型の不純物を半導体基板（１）よりも１ｆ１ｆ
！＆度に含んでなる不純物領域（２４）を設ける様にし
たものである。
に示す様に、半導体基板（１）の−主面側に受光部（２
）と、垂直レジスタ部（３）と、水平レジスタ部（４）
と、電荷検出部（５）とを備え、受光部（２）に蓄積さ
れた信号電荷を垂直レジスタ部（３）及び水平レジスタ
部（４）を介して電荷検出部（５）に転送する様になさ
れた固体撮像装置において、垂直レジスタ部（３）の電
荷転送領域（１３）のうち水平レジスタ部（４）の近傍
にあってスミアの影響を受けない部分（１３Ｂ）を除＜
１ｒ１荷転送領域（１３Ｃ）の下方に半導体基板（１）
と同導電型の不純物を半導体基板（１）よりも１ｆ１ｆ
！＆度に含んでなる不純物領域（２４）を設ける様にし
たものである。
（作用）
斯る本発明においては、垂直レジスタ部（３）の電荷転
送領域（１３）のうち水平レジスタ部（４）の近傍にあ
ってスミアの影響を受けない部分（１３Ｂ）を除く電荷
転送領域（１３Ｃ）の下方に半導体基板＋１１と同導電
型の不純物を半導体基板＋１１よりも′？ｔｒＪ濃度に
含んでなる不純物領域（２４）を設ける様になされてい
るので、不純物領域（２４）と半導体基板領域との間に
電位障壁が形成され、スミアの有効な防止がなされる。
送領域（１３）のうち水平レジスタ部（４）の近傍にあ
ってスミアの影響を受けない部分（１３Ｂ）を除く電荷
転送領域（１３Ｃ）の下方に半導体基板＋１１と同導電
型の不純物を半導体基板＋１１よりも′？ｔｒＪ濃度に
含んでなる不純物領域（２４）を設ける様になされてい
るので、不純物領域（２４）と半導体基板領域との間に
電位障壁が形成され、スミアの有効な防止がなされる。
また本発明においては、垂直レジスタ部（３）の電荷転
送領域（１３）のうち水平レジスタ部（４）の近傍にあ
ってス、ミアの影響を受けない部分（１３Ｂ）の下方に
は半導体基板＋１）と同導電型の不純物を半導体基板（
１）よりも高濃度に含んでなる不純物領域を設けない様
になされているので、この部分（１３）のポテンシャル
レベルは、水平ブランキング期間内においても水平レジ
スタ部（４）からの縁電界の影響を強く受け、そのレベ
ルを水平レジスタ部（４）側に傾斜させる。従って、こ
の部分（１３）にポテンシャル・ディップ（２３）が存
在したとしても、このポテンシャル・ディップ（２３）
は、水平レジスタ部（４）からの縁電界によってつぶさ
れ、このポテンシャル・ディップ（２３）に信号電荷が
トラップされることはなくなるので、信号電荷が、斯る
ポテンシャル・ディップにトラップされることに起因し
て生ずる固定パターンノイズ（黒スジ）が防止される。
送領域（１３）のうち水平レジスタ部（４）の近傍にあ
ってス、ミアの影響を受けない部分（１３Ｂ）の下方に
は半導体基板＋１）と同導電型の不純物を半導体基板（
１）よりも高濃度に含んでなる不純物領域を設けない様
になされているので、この部分（１３）のポテンシャル
レベルは、水平ブランキング期間内においても水平レジ
スタ部（４）からの縁電界の影響を強く受け、そのレベ
ルを水平レジスタ部（４）側に傾斜させる。従って、こ
の部分（１３）にポテンシャル・ディップ（２３）が存
在したとしても、このポテンシャル・ディップ（２３）
は、水平レジスタ部（４）からの縁電界によってつぶさ
れ、このポテンシャル・ディップ（２３）に信号電荷が
トラップされることはなくなるので、信号電荷が、斯る
ポテンシャル・ディップにトラップされることに起因し
て生ずる固定パターンノイズ（黒スジ）が防止される。
以下、第１図〜第３図を参照して本発明固体撮像装置の
一実施例につき説明しよう。尚、この第１図〜第３図に
おいて、第４図〜第８図に対応する部分には同一符号を
付し、その詳細説明は省略する。
一実施例につき説明しよう。尚、この第１図〜第３図に
おいて、第４図〜第８図に対応する部分には同一符号を
付し、その詳細説明は省略する。
本例においては、第４図に示すと同様にＰ型シリコン基
板（１）の−主面側に受光部（２）、垂直レジスタ部（
３）、水平レジスタ部＋４１．２ｆｌ荷検出部（５）を
設けると共に、また、第１図及び第２図に示す様に垂直
レジスタ部（３）の下方にスミア防止用のＰ＋型領域（
２４）を設ける様にする。即ち本例においては、このＰ
＋型領域（２４）は、その一方の端部（２４Ａ）が垂直
レジスタ部（３）の電荷転送領域（１３）の一方の端部
（１３Ｂ）と一致する位置からその他方の端部（２４Ｂ
）がスミアを防止するに何等影響を与えない位置、即
ち水平レジスタ部（４）に最も近い受光部（２）から充
分に離れた位置、換言すれば、水平レジスタ部（４）の
近傍にあってスミアの影響を受けない位置、例えば垂直
レジスタ部（３）の最終の転送電極（１５＾ｎ）の下方
に僅かにかかる位置まで設ける様にし、その他について
は、第４図（第５図、第６図、第７図）従来例と同様に
構成する。
板（１）の−主面側に受光部（２）、垂直レジスタ部（
３）、水平レジスタ部＋４１．２ｆｌ荷検出部（５）を
設けると共に、また、第１図及び第２図に示す様に垂直
レジスタ部（３）の下方にスミア防止用のＰ＋型領域（
２４）を設ける様にする。即ち本例においては、このＰ
＋型領域（２４）は、その一方の端部（２４Ａ）が垂直
レジスタ部（３）の電荷転送領域（１３）の一方の端部
（１３Ｂ）と一致する位置からその他方の端部（２４Ｂ
）がスミアを防止するに何等影響を与えない位置、即
ち水平レジスタ部（４）に最も近い受光部（２）から充
分に離れた位置、換言すれば、水平レジスタ部（４）の
近傍にあってスミアの影響を受けない位置、例えば垂直
レジスタ部（３）の最終の転送電極（１５＾ｎ）の下方
に僅かにかかる位置まで設ける様にし、その他について
は、第４図（第５図、第６図、第７図）従来例と同様に
構成する。
斯る本例の固体撮像装置においては、垂直レジスタ部（
３）の電荷転送領域（１３）のうちスミアの影響を受け
る部分（１３Ｃ）の下方にはＰ＋型領域（２４）が設け
られるので、Ｐ＋型領域（２４）とＰ型シリコン基板（
１）のＰ型頭域との間にＰ’−Ｐ接合による電位障壁が
形成され、スミアの有効な防止がなされる。
３）の電荷転送領域（１３）のうちスミアの影響を受け
る部分（１３Ｃ）の下方にはＰ＋型領域（２４）が設け
られるので、Ｐ＋型領域（２４）とＰ型シリコン基板（
１）のＰ型頭域との間にＰ’−Ｐ接合による電位障壁が
形成され、スミアの有効な防止がなされる。
また本例の固体撮像装置においては、垂直レジスタ部（
３）の電荷転送領域（１３）から水平レジスタ部（４）
の電荷転送領域（１８）への信号電荷の転送は、第８図
と同様にポテンシャル図を記載した第３図Ａから第３図
Ｈに示す過程を経て行われるが、この場合、垂直レジス
タ部（３）の電荷転送領域（１３）のうちスミアの影響
を受けない部分（１３Ｂ）の下方にはＰ＋型領域が設け
られていないので、この部分（１３Ｂ＞のポテンシャル
は、水平レジスタ部（４）の転送電極（１９Ｔ ）
（１９Ｓ ）に比較的低い電圧が供給される水平ブラン
キング期間においても、水平レジスタ部（４）からの縁
電界の影響を強く受け、第３図Ａから第３図Ｈに示す様
に、そのレベルは水平レジスタ部（４）側に傾けられ、
例えこの部分（１３Ｂ）に不純物濃度のバラツキ、結晶
欠陥、絶縁層（９）の厚みのバラツキ等に起因するポテ
ンシャル・ディップ（２３）が存在したとしても、この
ポテンシャル・ディップ（２３）は第３図Ａから第３図
Ｈに示す様につぶされてしまう。
３）の電荷転送領域（１３）から水平レジスタ部（４）
の電荷転送領域（１８）への信号電荷の転送は、第８図
と同様にポテンシャル図を記載した第３図Ａから第３図
Ｈに示す過程を経て行われるが、この場合、垂直レジス
タ部（３）の電荷転送領域（１３）のうちスミアの影響
を受けない部分（１３Ｂ）の下方にはＰ＋型領域が設け
られていないので、この部分（１３Ｂ＞のポテンシャル
は、水平レジスタ部（４）の転送電極（１９Ｔ ）
（１９Ｓ ）に比較的低い電圧が供給される水平ブラン
キング期間においても、水平レジスタ部（４）からの縁
電界の影響を強く受け、第３図Ａから第３図Ｈに示す様
に、そのレベルは水平レジスタ部（４）側に傾けられ、
例えこの部分（１３Ｂ）に不純物濃度のバラツキ、結晶
欠陥、絶縁層（９）の厚みのバラツキ等に起因するポテ
ンシャル・ディップ（２３）が存在したとしても、この
ポテンシャル・ディップ（２３）は第３図Ａから第３図
Ｈに示す様につぶされてしまう。
従って、本例の固体撮像装置に依れば、信号電荷は斯る
ポテンシャルディップ（２３）にトラップされることが
なくなるので信号電荷が、斯るボテンシャル・ディップ
（２３）にトラップされることにより生ずる固定パター
ンノイズ（環スジ）を効果的に防止することができると
いう利益がある。
ポテンシャルディップ（２３）にトラップされることが
なくなるので信号電荷が、斯るボテンシャル・ディップ
（２３）にトラップされることにより生ずる固定パター
ンノイズ（環スジ）を効果的に防止することができると
いう利益がある。
尚、上述実施例においては、Ｐ＋型領域（２４）の他方
の端部（２４Ｂ ）を最終の転送電極（１５＾ｎ）の下
方に僅かにかかる位置に一致させる様にした場合につき
述べたが、このＰ＋型領域（２４）の他方の端部（２４
Ｂ）の位置は、スミアの防止に影響を与えない範囲で適
宜に決定できるものである。
の端部（２４Ｂ ）を最終の転送電極（１５＾ｎ）の下
方に僅かにかかる位置に一致させる様にした場合につき
述べたが、このＰ＋型領域（２４）の他方の端部（２４
Ｂ）の位置は、スミアの防止に影響を与えない範囲で適
宜に決定できるものである。
また本発明は上述実施例に限らず、本発明の要旨を逸脱
することなく、その他、種々の構成が取りｉすることは
勿論である。
することなく、その他、種々の構成が取りｉすることは
勿論である。
本発明に依れば、スミアを有効に防止できるという利益
があると共に水平レジスタ部（４）近傍にあってスミア
の影響を受けない垂直１ジスタ部（３）の電荷転送領域
（１３）にポテンシャル・ディップ（２３）が存在した
としても、このポテンシャル−ディップ（２３）は、水
平レジスタ部（４）からの縁電界によってつぶされる様
になされているので、このポテンシャル・ディップ（２
４）に信号電荷がトラップされることによって生ずる固
定パターンノイズ（環スジ）を効果的に防止することが
できるという利益がある。
があると共に水平レジスタ部（４）近傍にあってスミア
の影響を受けない垂直１ジスタ部（３）の電荷転送領域
（１３）にポテンシャル・ディップ（２３）が存在した
としても、このポテンシャル−ディップ（２３）は、水
平レジスタ部（４）からの縁電界によってつぶされる様
になされているので、このポテンシャル・ディップ（２
４）に信号電荷がトラップされることによって生ずる固
定パターンノイズ（環スジ）を効果的に防止することが
できるという利益がある。
第１図は本発明固体撮像装置の一実施例の要部を概略的
に示す平面図、第２図は第１図のｎ−ｎ’線断面図、第
３図は第１図例の説明に供する線図、第４図は従来の固
体撮像装置の平面的構成を概略的に示す平面図、第５図
は第４図のｖ−ｖ’線断面図、第６図は第４図例の要部
を概略的に示す平面図、第７図は第６図の■−■′線断
面図、第８図は第４図例の説明に供する線図である。 （１１はＰ型シリコン基板、（２）は受光部、（３）は
垂直レジスタ部、（４）は水平レジスタ部、（５）は電
荷検出部、（１３）は垂直レジスタ部の電荷転送領域、
（１７）及び（２４）は夫々Ｐ＋型領域、（１８）は水
平レジスタ部の電荷転送領域である。 −亥ツセ修１ヶＬ艷を示第２天外的モ面図第１図 第１肥つ［４’線断１肥 第２図 第１１２１１列つ説明ＩＳイ＊ｔｌ東固第３図 第４図 第５図 第８図 ≦１！！直しジスフｖＰ 土
水性ヅ人ア蕾第６２の五−■′謀断面毘 第７図
に示す平面図、第２図は第１図のｎ−ｎ’線断面図、第
３図は第１図例の説明に供する線図、第４図は従来の固
体撮像装置の平面的構成を概略的に示す平面図、第５図
は第４図のｖ−ｖ’線断面図、第６図は第４図例の要部
を概略的に示す平面図、第７図は第６図の■−■′線断
面図、第８図は第４図例の説明に供する線図である。 （１１はＰ型シリコン基板、（２）は受光部、（３）は
垂直レジスタ部、（４）は水平レジスタ部、（５）は電
荷検出部、（１３）は垂直レジスタ部の電荷転送領域、
（１７）及び（２４）は夫々Ｐ＋型領域、（１８）は水
平レジスタ部の電荷転送領域である。 −亥ツセ修１ヶＬ艷を示第２天外的モ面図第１図 第１肥つ［４’線断１肥 第２図 第１１２１１列つ説明ＩＳイ＊ｔｌ東固第３図 第４図 第５図 第８図 ≦１！！直しジスフｖＰ 土
水性ヅ人ア蕾第６２の五−■′謀断面毘 第７図
Claims (1)
- 【特許請求の範囲】 半導体基板の一主面側に受光部と、垂直レジスタ部と
、水平レジスタ部と、電荷検出部とを備え、上記受光部
に蓄積された信号電荷を上記垂直レジスタ部及び上記水
平レジスタ部を介して上記電荷検出部に転送する様にな
された固体撮像装置において、 上記垂直レジスタ部の電荷転送領域のうち上記水平レジ
スタ部近傍にあってスミアの影響を受けない部分を除く
上記電荷転送領域の下方に、上記半導体基板と同導電型
の不純物を上記半導体基板よりも高濃度に含んでなる不
純物領域を設ける様にしたことを特徴とする固体撮像装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044407A JPS63211752A (ja) | 1987-02-27 | 1987-02-27 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044407A JPS63211752A (ja) | 1987-02-27 | 1987-02-27 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63211752A true JPS63211752A (ja) | 1988-09-02 |
Family
ID=12690656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044407A Pending JPS63211752A (ja) | 1987-02-27 | 1987-02-27 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63211752A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0771104A3 (en) * | 1995-10-25 | 1998-12-16 | Nec Corporation | Two-dimensional CCD image sensor free from vertical black streaks |
-
1987
- 1987-02-27 JP JP62044407A patent/JPS63211752A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0771104A3 (en) * | 1995-10-25 | 1998-12-16 | Nec Corporation | Two-dimensional CCD image sensor free from vertical black streaks |
| US5920346A (en) * | 1995-10-25 | 1999-07-06 | Nec Corporation | Two-dimensional CCD image sensor free from vertical black streaks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672455A (en) | Solid-state image-sensor having reverse-biased substrate and transfer registers | |
| US4851890A (en) | Solid-state image sensor | |
| US4518978A (en) | Solid state image sensor | |
| JPS5819080A (ja) | 固体撮像素子 | |
| JPS57162364A (en) | Solid state image pickup device | |
| JPH02168670A (ja) | 固体撮像装置およびその製造方法 | |
| JPS58138187A (ja) | 固体イメ−ジセンサ | |
| JPS6262553A (ja) | 固体撮像装置 | |
| US4794279A (en) | A solid state imaging device which applies two separate storage voltages for the signal charges so as to reduce the smear level and the dark current | |
| US6724022B1 (en) | Solid-state imaging device | |
| EP0399551B1 (en) | Method of Driving a CCD Imager of Frame Interline Transfer Type | |
| JPH0319711B2 (ja) | ||
| JP2917361B2 (ja) | 固体撮像素子 | |
| JPH0846168A (ja) | 固体撮像装置 | |
| CA1270555A (en) | Solid state image pick-up device | |
| JPS63211752A (ja) | 固体撮像装置 | |
| EP0499275B1 (en) | Solid state imager | |
| JPH0135546B2 (ja) | ||
| JPH01500471A (ja) | ホトダイオードを用いたイメージセンサのための電子シャッタ | |
| JPH0421351B2 (ja) | ||
| JP3562128B2 (ja) | 固体撮像素子 | |
| JPH056986A (ja) | 固体撮像素子 | |
| JPH0650774B2 (ja) | 固体撮像装置 | |
| JP2848435B2 (ja) | 固体撮像素子 | |
| JPS59196667A (ja) | 固体撮像装置 |