JPS63211044A - 携帯可能電子装置 - Google Patents
携帯可能電子装置Info
- Publication number
- JPS63211044A JPS63211044A JP62044512A JP4451287A JPS63211044A JP S63211044 A JPS63211044 A JP S63211044A JP 62044512 A JP62044512 A JP 62044512A JP 4451287 A JP4451287 A JP 4451287A JP S63211044 A JPS63211044 A JP S63211044A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- card
- ciphering
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、たとえば不揮発性のデータメモリおよびＣＰ
ＵなどのｔｌＩｉｍ素子を有するＩＣ（集積回路）チッ
プを内蔵した、いわゆるＩＣカードと称される携帯可能
電子装置に関する。
ＵなどのｔｌＩｉｍ素子を有するＩＣ（集積回路）チッ
プを内蔵した、いわゆるＩＣカードと称される携帯可能
電子装置に関する。
（従来の技術）
最近、新たな携帯可能なデータ記憶媒体として、不揮発
性のデータメモリおよびＣＰすなどの制御素子を有する
Ｉｃチップを内蔵したＩＣカードが開発されている。こ
の種のＩＣカードは、内蔵する制御素子によって内蔵す
るデータメモリをアクセスし、外部装置からの要求に応
じて必要なデータの入出力を行なう。また、データメモ
リは複数のエリアに分割されており、選択的に対象エリ
アとのアクセスを行なうようになワている。
性のデータメモリおよびＣＰすなどの制御素子を有する
Ｉｃチップを内蔵したＩＣカードが開発されている。こ
の種のＩＣカードは、内蔵する制御素子によって内蔵す
るデータメモリをアクセスし、外部装置からの要求に応
じて必要なデータの入出力を行なう。また、データメモ
リは複数のエリアに分割されており、選択的に対象エリ
アとのアクセスを行なうようになワている。
ところで、従来、この種のＩＣカードは、入力された記
憶データをそのままデータメモリに記憶するカード、お
よび入力された記憶データを暗号化した後にデータメモ
リに記憶するカードの２種のカードが考えられている。
憶データをそのままデータメモリに記憶するカード、お
よび入力された記憶データを暗号化した後にデータメモ
リに記憶するカードの２種のカードが考えられている。
そして、記憶データに暗号化が必要でないアプリケーシ
ョンには前者のＩＣカードを、また暗号化が必要であり
、特にセキュリティ性を重視するアプリケーションには
後者のＩＣカードを使用するようになっていた。
ョンには前者のＩＣカードを、また暗号化が必要であり
、特にセキュリティ性を重視するアプリケーションには
後者のＩＣカードを使用するようになっていた。
しかし、アプリケーションを高度化していくにつれ、単
一のＩＣカード内に記憶すべきデータの間で、ｌ１ｉｌ
ｉ！化すべきデータと暗号化しなくてもよいデータとを
区別することを要求されるようになった。この場合、前
記２種のＩＣカードでは対応がとれないことになる。
一のＩＣカード内に記憶すべきデータの間で、ｌ１ｉｌ
ｉ！化すべきデータと暗号化しなくてもよいデータとを
区別することを要求されるようになった。この場合、前
記２種のＩＣカードでは対応がとれないことになる。
また、たとえばＩＣカードを目標にした、いわゆるバッ
カーなどが意図的にカード内のデータメモリの内容を読
出し、記憶データの偽造などを行なうことを想定した場
合、単一のＩＣカード内のデータ記憶状態が単一、つま
り前者のＩＣカードは全てのデータは入力されたまま、
また後者のＩＣカードは全てが暗号化されたデータであ
ることは、その行為を容易化してしまう恐れがある。
カーなどが意図的にカード内のデータメモリの内容を読
出し、記憶データの偽造などを行なうことを想定した場
合、単一のＩＣカード内のデータ記憶状態が単一、つま
り前者のＩＣカードは全てのデータは入力されたまま、
また後者のＩＣカードは全てが暗号化されたデータであ
ることは、その行為を容易化してしまう恐れがある。
（発明が解決しようとする問題点）
本発明は、上記したようにアプリケーションの高度化に
対応できず、また記憶データの偽造などを容易化してし
まうという問題点を解決すべくなされたもので、アプリ
ケーションの高度化に充分対応でき、また記憶データの
偽造なども困難となる携帯可能電子装置を提供すること
を目的とする。
対応できず、また記憶データの偽造などを容易化してし
まうという問題点を解決すべくなされたもので、アプリ
ケーションの高度化に充分対応でき、また記憶データの
偽造なども困難となる携帯可能電子装置を提供すること
を目的とする。
［発明の構成］
（問題点を解決するための手段）
本発明は、データメモリ部と、このデータメモリ部に対
してデータの読出しおよび書込みを行なうための１ｌＪ
ｔ１１部を有し、選択的に外部からの入出力を行なう携
帯可能電子装置であって、前記データメモリ部は複数の
エリアに分割されており、かつ暗号化および復号化アル
ゴリズムを具備し、データを前記暗号化アルゴリズムに
より暗号化する第１の手段と、この第１の手段で暗号化
されたデータを前記復号化アルゴリズムにより復号化す
る第２の手段と、外部からのデータ書込み要求によるデ
ータ書込みの際、前記第１の手段により入力データを暗
号化した後に前記データメモリ部に書込む第３の手段と
、外部からのデータ読出し要求による前記データメモリ
部内のデータ読出しの際、前記第３の手段により書込ま
れたデータを前記第２の手段により復号化した後に外部
へ出力する第４の手段と、外部からのデータ書込みおよ
び読出しの際、前記第３の手段および第４の手段を用い
るか否かを前記各エリアごとに定義する特定情報を前記
各エリアにそれぞれ対応して記憶している記憶手段とを
具備している。
してデータの読出しおよび書込みを行なうための１ｌＪ
ｔ１１部を有し、選択的に外部からの入出力を行なう携
帯可能電子装置であって、前記データメモリ部は複数の
エリアに分割されており、かつ暗号化および復号化アル
ゴリズムを具備し、データを前記暗号化アルゴリズムに
より暗号化する第１の手段と、この第１の手段で暗号化
されたデータを前記復号化アルゴリズムにより復号化す
る第２の手段と、外部からのデータ書込み要求によるデ
ータ書込みの際、前記第１の手段により入力データを暗
号化した後に前記データメモリ部に書込む第３の手段と
、外部からのデータ読出し要求による前記データメモリ
部内のデータ読出しの際、前記第３の手段により書込ま
れたデータを前記第２の手段により復号化した後に外部
へ出力する第４の手段と、外部からのデータ書込みおよ
び読出しの際、前記第３の手段および第４の手段を用い
るか否かを前記各エリアごとに定義する特定情報を前記
各エリアにそれぞれ対応して記憶している記憶手段とを
具備している。
（作用）
データメモリ部の各エリアごとにアクセス時のデータ処
理状態、すなわち略号化・復号化するか否かを設定する
ことができるので、アプリケーションの高度化に充分対
応できる。また、データ記憶状態が各エリアごとに設定
できるので、従来のようにデータ記憶状態が単一のもの
に比べて、記憶データの偽造などが困難となる。
理状態、すなわち略号化・復号化するか否かを設定する
ことができるので、アプリケーションの高度化に充分対
応できる。また、データ記憶状態が各エリアごとに設定
できるので、従来のようにデータ記憶状態が単一のもの
に比べて、記憶データの偽造などが困難となる。
（実施例）
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第９図は本発明に係る携帯可能電子装置としてのＩＣカ
ードが適用される、たとえば金融システムあるいはショ
ッピングシステムなどの端末装置として用いられるカー
ド取扱装置の構成例を示すものである。すなわち、この
装置は、ＩＣカード１をカードリーダ・ライタ２を介し
てＣＰＵなどからなる制御部３と接続可能にするととも
に、制御部３にキーボード４、ＣＲＴディスプレイ装置
５、プリンタ６およびフロッピィディスク装置７を接続
して構成される。
ードが適用される、たとえば金融システムあるいはショ
ッピングシステムなどの端末装置として用いられるカー
ド取扱装置の構成例を示すものである。すなわち、この
装置は、ＩＣカード１をカードリーダ・ライタ２を介し
てＣＰＵなどからなる制御部３と接続可能にするととも
に、制御部３にキーボード４、ＣＲＴディスプレイ装置
５、プリンタ６およびフロッピィディスク装置７を接続
して構成される。
第８図はＩＣカード１の構成例を示すもので、１装置Ｊ
Ｉ１１部としての制御素子（たとえばＣＰＵ）１１、デ
ータメモリ部としての記憶内容が消去可能な不揮発性の
データメモリ１２、プログラムメモリ部としてのプログ
ラムメモリ１３、およびカードリーダ・ライタ２との電
気的接触を得るためのコンタクト部１４によって構成さ
れており、これらのうち破線内の部分（装置Ｉ ｍ素子
１１、データメモリ１２、プログラムメモリ１３）は１
つのＩＣチップで構成されてＩＣカード本体内に埋設さ
れている。プログラムメモリ１３は、たとえばマスクＲ
ＯＭで構成されており、第７図に示すように、制御素子
１１の制御プログラムＰ１、暗号化アルゴリズムを有す
るプログラムＰ２、および復号化アルゴリズムを有する
プログラムＰ３を記憶するものである。データメモリ１
２は各種データの記憶に使用され、たとえばＥＥＦＲＯ
Ｍで構成されている。
Ｉ１１部としての制御素子（たとえばＣＰＵ）１１、デ
ータメモリ部としての記憶内容が消去可能な不揮発性の
データメモリ１２、プログラムメモリ部としてのプログ
ラムメモリ１３、およびカードリーダ・ライタ２との電
気的接触を得るためのコンタクト部１４によって構成さ
れており、これらのうち破線内の部分（装置Ｉ ｍ素子
１１、データメモリ１２、プログラムメモリ１３）は１
つのＩＣチップで構成されてＩＣカード本体内に埋設さ
れている。プログラムメモリ１３は、たとえばマスクＲ
ＯＭで構成されており、第７図に示すように、制御素子
１１の制御プログラムＰ１、暗号化アルゴリズムを有す
るプログラムＰ２、および復号化アルゴリズムを有する
プログラムＰ３を記憶するものである。データメモリ１
２は各種データの記憶に使用され、たとえばＥＥＦＲＯ
Ｍで構成されている。
データメモリ１２は、たとえば第５図に示すように複数
のエリアに分割されていて、それぞれのエリアにはエリ
ア番号［００，０１，・・・］が与えられている。この
うち、エリア［００］には、エリアｒ０１．０２．・・
・」のそれぞれの先頭アドレス、エリアサイズ（エリア
を構成しているバイト数）、およびエリア固有情報（特
定情報）がエリア番号に対応して記憶されている。たと
えば、エリア［０１］の先頭アドレスはａａａ番地、エ
リアサイズは９ａバイト、エリア固有情報は“Ｏ”であ
るといったように対応する。
のエリアに分割されていて、それぞれのエリアにはエリ
ア番号［００，０１，・・・］が与えられている。この
うち、エリア［００］には、エリアｒ０１．０２．・・
・」のそれぞれの先頭アドレス、エリアサイズ（エリア
を構成しているバイト数）、およびエリア固有情報（特
定情報）がエリア番号に対応して記憶されている。たと
えば、エリア［０１］の先頭アドレスはａａａ番地、エ
リアサイズは９ａバイト、エリア固有情報は“Ｏ”であ
るといったように対応する。
エリア固有情報は、カードリーダ・ライタ２からのエリ
アアクセスの要求があった際、暗号化・復号化処理を行
なうエリアであるか否かを規定するもので、たとえば第
６図に示すように１バイト（８ピツト）で構成されてお
り、そのうち最下位ビット（ＬＳＢ）を用いて他はダミ
ーとなっている。すなわち、ＬＳＢが“０”であればア
クセスの際に暗号化・復号化処理を施すことを示し、“
１″であれば暗号化・復号化処理を施さないことを示す
。たとえば、第５図において、エリアｒ０１Ｊ、ｒ０２
Ｊに対しては書込みの際、暗号化アルゴリズムプログラ
ムＰ２を用いて暗号化した後に書込み、読出しの際は復
号化アルゴリズムプログラムＰ３を用いて復号化を行な
う。また、エリアｒ０３Ｊ、ｒ０４Ｊに対しては書込み
、読出し共に暗号化・復号化処理を施さない。
アアクセスの要求があった際、暗号化・復号化処理を行
なうエリアであるか否かを規定するもので、たとえば第
６図に示すように１バイト（８ピツト）で構成されてお
り、そのうち最下位ビット（ＬＳＢ）を用いて他はダミ
ーとなっている。すなわち、ＬＳＢが“０”であればア
クセスの際に暗号化・復号化処理を施すことを示し、“
１″であれば暗号化・復号化処理を施さないことを示す
。たとえば、第５図において、エリアｒ０１Ｊ、ｒ０２
Ｊに対しては書込みの際、暗号化アルゴリズムプログラ
ムＰ２を用いて暗号化した後に書込み、読出しの際は復
号化アルゴリズムプログラムＰ３を用いて復号化を行な
う。また、エリアｒ０３Ｊ、ｒ０４Ｊに対しては書込み
、読出し共に暗号化・復号化処理を施さない。
次に、このような構成において動作を説明する。
まず、データの書込み動作を第１図に示すフローチャー
トを参照しつつ説明する。ＩＣカード１は、定常状態に
おいてはカードリーダ・ライタ２からの命令データ待ち
状態となっている。この状態で、カードリーダ・ライタ
２から例えば第３図に示すようなフォーマットを持つ書
込み命令データが入力されると、制御素子１１はこの書
込み命令デー−タを解読し、その書込み命令データ中に
含まれる書込み対象エリア番号をデータメモリ１２のエ
リア［００］から見付は出す、見付からなければ、制御
素子１１はエリア未確認を意味する応答データをカード
リーダ・ライタ２に出力し、再び命令データ持ち状態に
戻る。見付かれば、制御素子１１はそれに対応して記憶
されているエリアの先頭アドレスおよびエリアサイズに
より、指定されたデータメモリ１２の書込み対象エリア
を認識する。このとき、制御素子１１はさらに対応する
エリア固有情報を参照し、ＬＳＢが“１″であれば、書
込み命令データ中に含まれる書込みデータを暗号化せず
に、データメモリ１２の書込み対象エリアに書込む。Ｌ
ＳＢが“０″であれば、制御素子１１はプログラムメモ
リ１３内の暗号化アルゴリズムプログラムＰ２を実行す
ることにより、書込み命令データ中に含まれる書込みデ
ータを暗号化し、データメモリ１２の書込み対象エリア
に書込む。そして、両者とも書込みが終了すると、制−
素子１１は書込み終了を意味する応答データをカードリ
ーダφライタ２に出力し、再び命令データ持ち状態に戻
る。
トを参照しつつ説明する。ＩＣカード１は、定常状態に
おいてはカードリーダ・ライタ２からの命令データ待ち
状態となっている。この状態で、カードリーダ・ライタ
２から例えば第３図に示すようなフォーマットを持つ書
込み命令データが入力されると、制御素子１１はこの書
込み命令デー−タを解読し、その書込み命令データ中に
含まれる書込み対象エリア番号をデータメモリ１２のエ
リア［００］から見付は出す、見付からなければ、制御
素子１１はエリア未確認を意味する応答データをカード
リーダ・ライタ２に出力し、再び命令データ持ち状態に
戻る。見付かれば、制御素子１１はそれに対応して記憶
されているエリアの先頭アドレスおよびエリアサイズに
より、指定されたデータメモリ１２の書込み対象エリア
を認識する。このとき、制御素子１１はさらに対応する
エリア固有情報を参照し、ＬＳＢが“１″であれば、書
込み命令データ中に含まれる書込みデータを暗号化せず
に、データメモリ１２の書込み対象エリアに書込む。Ｌ
ＳＢが“０″であれば、制御素子１１はプログラムメモ
リ１３内の暗号化アルゴリズムプログラムＰ２を実行す
ることにより、書込み命令データ中に含まれる書込みデ
ータを暗号化し、データメモリ１２の書込み対象エリア
に書込む。そして、両者とも書込みが終了すると、制−
素子１１は書込み終了を意味する応答データをカードリ
ーダφライタ２に出力し、再び命令データ持ち状態に戻
る。
次に、データの読出し動作を第２図に示すフローチャー
トを参照しつつ説明する。ＩＣカード１は、定常状態に
おいてはカードリーダφライタ２からの命令データ持ち
状態となっている。この状態で、カードリーダ・ライタ
２から例えば第４図に示すようなフォーマットを持つ読
出し命令データが入力されると、ｌ１ｌＪＩｌｌ素子１
１はこの読出し命令データを解読し、その読出し命令デ
ータ中に含まれる読出し対象エリア番号をデータメモリ
１２のエリア［００１から見付は出す。見付からなけれ
ば、制御素子１１はエリア未確認を意味する応答データ
をカードリーダ・ライタ２に出力し、再び命令データ待
ち状態に戻る。見付かれば、ｍ１ｉａ素子１１はそれに
対応して記憶されているエリアの先頭アドレスおよびエ
リアサイズにより、指定されたデータメモリ１２の読出
し対象エリアを参照し、そのエリア内のデータを読出し
て内蔵するＲＡＭ内に一時保持する。次に、制御素子１
１は、対応するエリア固有情報を参照し、ＬＳＢが“１
ｎであれば、先にＲＡＭに保持したデータをそのまま応
答データとしてカードリーダーライタ２に出力し、再び
命令データ待ち状態に戻る。ＬＳＢが“０″であれば、
制御素子１１はプログラムメモリ１３内の復号化アルゴ
リズムプログラムＰ３を実行することにより、先にＲＡ
Ｍに保持したデータを復号化し、この復号化したデータ
を応答データとしてカードリーダ・ライタ２に出力し、
再び命令データ持ち状態に戻る。
トを参照しつつ説明する。ＩＣカード１は、定常状態に
おいてはカードリーダφライタ２からの命令データ持ち
状態となっている。この状態で、カードリーダ・ライタ
２から例えば第４図に示すようなフォーマットを持つ読
出し命令データが入力されると、ｌ１ｌＪＩｌｌ素子１
１はこの読出し命令データを解読し、その読出し命令デ
ータ中に含まれる読出し対象エリア番号をデータメモリ
１２のエリア［００１から見付は出す。見付からなけれ
ば、制御素子１１はエリア未確認を意味する応答データ
をカードリーダ・ライタ２に出力し、再び命令データ待
ち状態に戻る。見付かれば、ｍ１ｉａ素子１１はそれに
対応して記憶されているエリアの先頭アドレスおよびエ
リアサイズにより、指定されたデータメモリ１２の読出
し対象エリアを参照し、そのエリア内のデータを読出し
て内蔵するＲＡＭ内に一時保持する。次に、制御素子１
１は、対応するエリア固有情報を参照し、ＬＳＢが“１
ｎであれば、先にＲＡＭに保持したデータをそのまま応
答データとしてカードリーダーライタ２に出力し、再び
命令データ待ち状態に戻る。ＬＳＢが“０″であれば、
制御素子１１はプログラムメモリ１３内の復号化アルゴ
リズムプログラムＰ３を実行することにより、先にＲＡ
Ｍに保持したデータを復号化し、この復号化したデータ
を応答データとしてカードリーダ・ライタ２に出力し、
再び命令データ持ち状態に戻る。
以上説明したＩＣカードによれば、データメモリの各エ
リアごとにアクセス時のデータ処理状態、すなわち暗号
化・復号化するか否かを設定することができるので、ア
プリケーションの高度化に充分対応できる。また、デー
タ記憶状態が各エリアごとに設定できるので、従来のよ
うにデータ記憶状態が単一のものに比べて、記憶データ
の偽造などが困難となる。
リアごとにアクセス時のデータ処理状態、すなわち暗号
化・復号化するか否かを設定することができるので、ア
プリケーションの高度化に充分対応できる。また、デー
タ記憶状態が各エリアごとに設定できるので、従来のよ
うにデータ記憶状態が単一のものに比べて、記憶データ
の偽造などが困難となる。
なお、前記実施例では、携帯可能電子装置としてＩＣカ
ード１を例示したが、本発明はカード状のものに限定さ
れるものでなく、たとえばブロック状あるいはペンシル
状のものでもよい。また、携帯可能電子装置のハード構
成もその要旨を逸脱しない範囲で種々変形可能である。
ード１を例示したが、本発明はカード状のものに限定さ
れるものでなく、たとえばブロック状あるいはペンシル
状のものでもよい。また、携帯可能電子装置のハード構
成もその要旨を逸脱しない範囲で種々変形可能である。
［発明の効果］
以上詳述したように本発明によれば、アプリケーション
の高度化に充分対応でき、また記憶データの偽造なども
困難となる携帯可能電子装置を提供できる。
の高度化に充分対応でき、また記憶データの偽造なども
困難となる携帯可能電子装置を提供できる。
図は本発明の一実施例を説明するためのもので、第１図
はデータの書込み動作を説明するフローチャート、第２
図はデータの読出し動作を説明するフローチャート、第
３図は書込み命令データのフォーマット例を示す図、第
４図は読出し命令データのフォーマット例を示す図、第
５図はデータメモリの構成を示す図、第６図はエリア固
有情報の構成図、第７図はプログラムメモリの構成を示
す図、第８図はＩＣカードの構成を示すブロック図、第
９図はカード取扱装置の構成を示すブロック図である。 １・・・・・・ＩＣカード（携帯可能電子装置）、２・
・・・・・カードリーダ・ライタ、１１・・・・・・υ
Ｊｔｌｌｌ素子（Ｉ制御部）、１２・・・・・・データ
メモリ（データメモリ部）、１３・・・・・・プログラ
ムメモリ（プログラムメモリ部）、Ｐｌ・・・・・・制
御プログラム、Ｐ２・・・・・・暗号化アルゴリズムプ
ログラム、Ｐ３．・・・・・・復号化アルゴリズムプロ
グラム。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第５図 １７ 図 １１３ 図 １４ 図
はデータの書込み動作を説明するフローチャート、第２
図はデータの読出し動作を説明するフローチャート、第
３図は書込み命令データのフォーマット例を示す図、第
４図は読出し命令データのフォーマット例を示す図、第
５図はデータメモリの構成を示す図、第６図はエリア固
有情報の構成図、第７図はプログラムメモリの構成を示
す図、第８図はＩＣカードの構成を示すブロック図、第
９図はカード取扱装置の構成を示すブロック図である。 １・・・・・・ＩＣカード（携帯可能電子装置）、２・
・・・・・カードリーダ・ライタ、１１・・・・・・υ
Ｊｔｌｌｌ素子（Ｉ制御部）、１２・・・・・・データ
メモリ（データメモリ部）、１３・・・・・・プログラ
ムメモリ（プログラムメモリ部）、Ｐｌ・・・・・・制
御プログラム、Ｐ２・・・・・・暗号化アルゴリズムプ
ログラム、Ｐ３．・・・・・・復号化アルゴリズムプロ
グラム。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第５図 １７ 図 １１３ 図 １４ 図
Claims (3)
- （１） データメモリ部と、このデータメモリ部に対し
てデータの読出しおよび書込みを行なうための制御部を
有し、選択的に外部からの入出力を行なう携帯可能電子
装置であって； 前記データメモリ部は複数のエリアに分割されており； かつ暗号化および復号化アルゴリズムを具備し；データ
を前記暗号化アルゴリズムにより暗号化する第１の手段
と； この第１の手段で暗号化されたデータを前記復号化アル
ゴリズムにより復号化する第２の手段と；外部からのデ
ータ書込み要求によるデータ書込みの際、前記第１の手
段により入力データを暗号化した後に前記データメモリ
部に書込む第３の手段と； 外部からのデータ読出し要求による前記データメモリ部
内のデータ読出しの際、前記第３の手段により書込まれ
たデータを前記第２の手段により復号化した後に外部へ
出力する第４の手段と；外部からのデータ書込みおよび
読出しの際、前記第３の手段および第４の手段を用いる
か否かを前記各エリアごとに定義する特定情報を前記各
エリアにそれぞれ対応して記憶している記憶手段とを具
備したことを特徴とする携帯可能電子装置。 - （２） 前記記憶手段は前記各エリアの少なくとも１つ
のエリアに設けられていることを特徴とする特許請求の
範囲第１項記載の携帯可能電子装置。 - （３） 前記暗号化および復号化アルゴリズムは、前記
制御部が制御を行なうための制御プログラムを記憶する
プログラムメモリ部に登録されていることを特徴とする
特許請求の範囲第１項記載の携帯可能電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044512A JPS63211044A (ja) | 1987-02-27 | 1987-02-27 | 携帯可能電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044512A JPS63211044A (ja) | 1987-02-27 | 1987-02-27 | 携帯可能電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63211044A true JPS63211044A (ja) | 1988-09-01 |
Family
ID=12693600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044512A Pending JPS63211044A (ja) | 1987-02-27 | 1987-02-27 | 携帯可能電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63211044A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02255398A (ja) * | 1989-03-30 | 1990-10-16 | Toshiba Corp | 携帯可能電子装置 |
| JP2014112368A (ja) * | 1999-10-25 | 2014-06-19 | Smartflash Technologies Ltd | データ記憶およびアクセスシステム |
-
1987
- 1987-02-27 JP JP62044512A patent/JPS63211044A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02255398A (ja) * | 1989-03-30 | 1990-10-16 | Toshiba Corp | 携帯可能電子装置 |
| JP2014112368A (ja) * | 1999-10-25 | 2014-06-19 | Smartflash Technologies Ltd | データ記憶およびアクセスシステム |
| JP2016157465A (ja) * | 1999-10-25 | 2016-09-01 | スマートフラッシュ・テクノロジーズ・リミテッドＳｍａｒｔｆｌａｓｈ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｉｍｉｔｅｄ | データ記憶およびアクセスシステム |
| US9471910B2 (en) | 1999-10-25 | 2016-10-18 | Smartflash, LLC | Data storage and access systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6158004A (en) | Information storage medium and security method thereof | |
| US8015416B2 (en) | Memory information protection system and methods | |
| JP2005515542A (ja) | 対応するコンピュータプログラム及び対応するコンピュータにより読み出し可能な記憶媒体と共にコントローラアーキテクチャにおけるｎｖメモリに書き込むための装置及び方法 | |
| JPS62190584A (ja) | 携帯可能電子装置 | |
| JP2943924B2 (ja) | 携帯可能電子装置 | |
| JPS63211044A (ja) | 携帯可能電子装置 | |
| JPS63211049A (ja) | 携帯可能電子装置 | |
| JPH09179950A (ja) | 個別ｉｃカード、認証用ｉｃカード及びそれらを用いたｉｃカードシステム | |
| JPS63211046A (ja) | 携帯可能電子装置 | |
| JPS63184853A (ja) | 携帯可能電子装置 | |
| JPH06187510A (ja) | 情報記録再生システム | |
| JP2537200B2 (ja) | 携帯可能電子装置 | |
| JPH06195268A (ja) | Ｉｃメモリカード及びそのデータ保護方法及び装置 | |
| JPH0253154A (ja) | 携帯可能電子装置 | |
| JPS63181088A (ja) | 携帯可能電子装置 | |
| JP2856415B2 (ja) | 携帯可能電子装置 | |
| JPH103430A (ja) | Ｉｃカード及び暗号処理プログラム実行方法 | |
| JPS63184889A (ja) | 携帯可能電子装置 | |
| JP2675563B2 (ja) | 携帯可能電子装置 | |
| JP2537198B2 (ja) | 携帯可能電子装置 | |
| JPH08305810A (ja) | ハイブリッドカード処理装置 | |
| JPH0644142A (ja) | Ｉｃカードおよび情報処理装置 | |
| JPS6378798A (ja) | メモリカ−ド | |
| JPH08315089A (ja) | Ｉｃカード用端末 | |
| JPS62197848A (ja) | 携帯可能電子装置システム |