JPS63209376A - Artificial synchronous detection circuit - Google Patents
Artificial synchronous detection circuitInfo
- Publication number
- JPS63209376A JPS63209376A JP4427187A JP4427187A JPS63209376A JP S63209376 A JPS63209376 A JP S63209376A JP 4427187 A JP4427187 A JP 4427187A JP 4427187 A JP4427187 A JP 4427187A JP S63209376 A JPS63209376 A JP S63209376A
- Authority
- JP
- Japan
- Prior art keywords
- carrier amplifier
- output
- multiplier
- input
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 23
- 230000001360 synchronised effect Effects 0.000 title description 5
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 239000000872 buffer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビジョン受像機の映像中間周波数検波
を行う疑似同期検波回路に関し、特にビートやバズを減
らし、かつ半導体プロセスのばらつきに対しても良好な
検波特性を有するものを提供せんとするものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a pseudo-synchronous detection circuit that performs video intermediate frequency detection of a television receiver, and in particular reduces beats and buzzes and suppresses variations in semiconductor process. It is also an object of the present invention to provide a device having good detection characteristics.
従来、この種の回路として第３図に示すものがあった。 Conventionally, there has been a circuit of this type as shown in FIG.
第３図において、３はキャリアアンプ、４は並列共振回
路、５は掛算器、６はローパスフィルタ、ＩＮは入力端
子、ＯＵＴは出力端子である。In FIG. 3, 3 is a carrier amplifier, 4 is a parallel resonant circuit, 5 is a multiplier, 6 is a low-pass filter, IN is an input terminal, and OUT is an output terminal.
また第５図（ａ）、 （ｂ）は第３図の掛算器５の２つ
の入力信号ａ、ｂの周波数−振幅特性を示している。5(a) and 5(b) show the frequency-amplitude characteristics of the two input signals a and b of the multiplier 5 of FIG. 3.
従来の疑似同期検波回路は第３図に示すようにキャリア
アンプ３．並列共振回路４で映像キャリア成分を抜き取
り、掛算器５でＶＳＢ変調された映像中間周波数と掛は
合わされ、ローパスフィルタ６を通過した後映像成分が
出力される（第５図参照）。第３図のキャリアアンプ３
は第４図に示す構造をもっているが、ＬＣ共振回路４で
キャリアが抜きとられる前に差動トランジスタＱｌ、Ｑ
２の持つ非直線性により混変調をおこし、信号ａにはｆ
、±（ｆＣ−ｆ、）の不要サイドバンドが含まれている
。これが掛算器で検波されて（ｆｃ−ｆ、）成分のビー
トが出力に生じる。A conventional pseudo-synchronous detection circuit has a carrier amplifier 3. A video carrier component is extracted in a parallel resonant circuit 4, multiplied by a VSB-modulated video intermediate frequency in a multiplier 5, and after passing through a low-pass filter 6, the video component is output (see FIG. 5). Carrier amplifier 3 in Figure 3
has the structure shown in FIG. 4, but the differential transistors Ql and Q
2 causes cross modulation due to the nonlinearity of signal a, and f
, ±(fC-f,) are included. This is detected by a multiplier and a beat of the (fc-f,) component is generated in the output.
なお第４図中Ｒ１，Ｒ２は擦動トランジスタＱ１、Ｃ２
の負荷抵抗、Ｉは定電流源、４ａはコイル、４ｂはキャ
パシタである。Note that R1 and R2 in FIG. 4 are friction transistors Q1 and C2.
, I is a constant current source, 4a is a coil, and 4b is a capacitor.
従来その対策を施したものとして特公昭６１−７７８８
号公報記載の映像同期検波回路があった。第６図は該公
報の第３図に基づいて作成したものであり、この従来例
は第６図に示すように、広い入力ダイナミックレンジを
もつキャリアアンプ１とキャリアアンプ２とを設けたも
のである。この第６図においてキャリアアンプｌは広い
入力ダイナミックレンジをもつため、入力で混変調を生
じない。Conventionally, as a countermeasure against this problem, the Special Publication Publication No. 61-7788
There was a video synchronous detection circuit described in the publication. Figure 6 was created based on Figure 3 of the publication, and as shown in Figure 6, this conventional example is provided with carrier amplifier 1 and carrier amplifier 2 that have a wide input dynamic range. be. In FIG. 6, the carrier amplifier l has a wide input dynamic range, so no cross modulation occurs at the input.
またキャリアアンプ２はゲインを補償するために設けて
いる。Further, the carrier amplifier 2 is provided to compensate for the gain.
第７図はこの第６図の従来例の具体的な回路構成を示し
ており、図において、１０はキャリアアンプ本体１と並
列共振回路４とからなる第１のキャリアアンプである。FIG. 7 shows a specific circuit configuration of the conventional example shown in FIG.
入力された映像中間周波信号はトランジスタＱ３、Ｃ４
、負荷抵抗Ｒ３，Ｒ４、エミッタ抵抗Ｒ５、Ｒ６、電流
源■１からなる差動増幅器にて増幅され、該差動増幅器
１ａの負荷である並列共振回路４によりその出力が帯域
制限された後、トランジスタＱ５．Ｑ６、電流源Ｉ２，
１３からなるバッファ１ｂにてバッファ及びレベルシフ
トが行われる。The input video intermediate frequency signal is transmitted to transistors Q3 and C4.
, load resistors R3, R4, emitter resistors R5, R6, and current source (1), and after its output is band-limited by the parallel resonant circuit 4, which is the load of the differential amplifier 1a, Transistor Q5. Q6, current source I2,
Buffering and level shifting are performed in a buffer 1b consisting of 13 buffers.
このキャリアアンプ本体１での信号処理ではゲインが不
足するためキャリアアンプ２においてトランジスタＱ７
．Ｑ８、負荷抵抗Ｒ７，Ｒ８、電流源■４からなる差動
増幅器２ａでキャリアアンプ１の出力を増幅し更にトラ
ンジスタＱ９．Ｑ１０１電流源１５．１６からなるバッ
ファ２ｂによりバッファ及びレベルシフトを行って掛算
器５に出力する。Since the signal processing in the carrier amplifier main body 1 lacks gain, the transistor Q7 is used in the carrier amplifier 2.
．． The output of the carrier amplifier 1 is amplified by a differential amplifier 2a consisting of a transistor Q8, load resistors R7 and R8, and a current source 4, and a transistor Q9. A buffer 2b consisting of Q101 current sources 15 and 16 performs buffering and level shifting, and outputs the result to a multiplier 5.
掛算器５はトランジスタＱｌｌ〜Ｑ１６、負荷抵抗Ｒ９
，ＲＩＯ、エミッタ抵抗Ｒ１１，Ｒ１２から構成され、
キャリアアンプ２のバッファ２ｂの出力信号及びトラン
ジスタＱ１５．Ｑ１６のベースに入力される入力映像中
間周波信号を乗算して検波出力信号を得る。Multiplier 5 includes transistors Qll to Q16 and load resistor R9.
, RIO, and emitter resistors R11 and R12,
The output signal of the buffer 2b of the carrier amplifier 2 and the transistor Q15. A detected output signal is obtained by multiplying the input video intermediate frequency signal input to the base of Q16.
しかしながらこの、第６図の回路では半導体プロセスの
ばらつきによりキャリアアンプ１で生じたＤＣオフセッ
トがキャリアアンプ２で増幅されるため第７図のノード
ｃ、ｄにおけるＤＣオフセットが大きく、第８図に示す
ようにキャリアレベルの小さい時の検波特性が非直線に
なり、白づまりやバズを引きおこすという欠点があった
。However, in the circuit of FIG. 6, the DC offset generated in carrier amplifier 1 due to variations in the semiconductor process is amplified by carrier amplifier 2, so the DC offset at nodes c and d in FIG. 7 is large, and as shown in FIG. The drawback is that the detection characteristics become non-linear when the carrier level is small, causing white smearing and buzz.
本発明は上記のような従来のものの問題点を除去するた
めになされたもので、キャリアアンプのＤＣオフセット
による検波出力特性の非直線性をなくし、半導体プロセ
スのばらつきに対しても安定な特性を有する疑似同期検
波回路を提供せんとするものである。The present invention has been made to eliminate the problems of the conventional devices as described above, and eliminates the non-linearity of the detection output characteristics due to the DC offset of the carrier amplifier, and provides stable characteristics even with variations in the semiconductor process. The present invention aims to provide a pseudo-synchronous detection circuit having the following characteristics.
この発明に係る疑似同期検波回路は、キャリアアンプ２
と掛算器との間を容量結合するようにしたものである。The pseudo synchronous detection circuit according to the present invention includes a carrier amplifier 2
and the multiplier are capacitively coupled.
この発明においては、第２のキャリアアンプと掛算器と
の間を容量結合としているため、第２のキャリアアンプ
出力におけるＤＣオフセット溌カットしてしまう。In this invention, since capacitive coupling is provided between the second carrier amplifier and the multiplier, the DC offset in the output of the second carrier amplifier is cut off.
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による疑似同期検波回路のブロッ
ク構成を示し、図において、第６図と同一符号は同一の
ものを示す。Ｃはキャリアアンプ２の出力と掛算器の入
力との間に設けられたコンデンサである。An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure shows a block configuration of a pseudo synchronous detection circuit according to an embodiment of the present invention, and in the figure, the same reference numerals as in FIG. 6 indicate the same parts. C is a capacitor provided between the output of the carrier amplifier 2 and the input of the multiplier.
第２図は第１図の回路の具体的な構成を示し、図中第７
図と同一符号は同一のものを示す。ＣＩ、、Ｃ２は第１
図のＣに対応するコンデンサ、Ｂはバイアス源、ＤＩ、
Ｄ２はバイアス抵抗である。Figure 2 shows the specific configuration of the circuit in Figure 1.
The same reference numerals as in the figures indicate the same things. CI,,C2 is the first
Capacitor corresponding to C in the diagram, B is bias source, DI,
D2 is a bias resistor.
次に作用、効果について説明する。Next, the action and effect will be explained.
本実施例ではキャリアアンプ２の出力と掛算器５の入力
との間にコンデンサＣが設けられてお′す、これにより
キャリアアンプ２の出力のうち交流成分のみが掛算器５
に伝達される。従って半導体プロセスのばらつきにより
キャリアアンプ１の出力にＤＣオフセットが生じていた
としてもそれはコンデンサＣでカントオフされるため検
波出力特性の非直線性はなくなり、検波特性の劣化を抑
えることができる。In this embodiment, a capacitor C is provided between the output of the carrier amplifier 2 and the input of the multiplier 5, so that only the alternating current component of the output of the carrier amplifier 2 is transferred to the multiplier 5.
is transmitted to. Therefore, even if a DC offset occurs in the output of the carrier amplifier 1 due to variations in the semiconductor process, it is canted off by the capacitor C, so non-linearity of the detection output characteristics is eliminated, and deterioration of the detection characteristics can be suppressed.
以上のように、本発明に係る疑似同期検波回路によれば
、第２のキャリアアンプと掛算器との間を容量結合する
ようにしたので、キャリアアンプのＤＣオフセットによ
る検波特性の直線性のばらつきを抑えることができる効
果がある。As described above, according to the pseudo synchronous detection circuit according to the present invention, since the second carrier amplifier and the multiplier are capacitively coupled, the linearity of the detection characteristics varies due to the DC offset of the carrier amplifier. It has the effect of suppressing
第１図は本発明の一実施例による疑似同期検波回路のブ
ロック構成を示す図、第２図は第１図の具体的な構成を
示す回路図、第３図は従来の疑似同期検波回路のブロッ
ク構成図、第４図は第３図中のキャリアアンプの構成を
示す回路図、第５図は第４図のキャリアアンプの特性を
示す図で、第５図（ａｌは信号ａの特性を示す図、第５
図（ｂ）は信号すの特性を示す図である。第６図は第３
図の回路を改良した従来回路の構成を示すブロック図、
第７図は第６図の具体的な構成を示す回路図、第８図は
第６図の回路の検波特性を示す図である。
図において、１０は第１のキャリアアンプ、２は第２の
キャリアアンプ、５は掛算器、Ｃはコンデンサである。FIG. 1 is a diagram showing a block configuration of a pseudo-coherent detection circuit according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing a specific configuration of FIG. 1, and FIG. 3 is a diagram of a conventional pseudo-coherent detection circuit. 4 is a circuit diagram showing the configuration of the carrier amplifier in FIG. 3, and FIG. 5 is a diagram showing the characteristics of the carrier amplifier in FIG. 4. Figure 5
Figure (b) is a diagram showing the characteristics of the signal. Figure 6 is the third
A block diagram showing the configuration of a conventional circuit that is an improved version of the circuit shown in the figure.
FIG. 7 is a circuit diagram showing the specific configuration of FIG. 6, and FIG. 8 is a diagram showing the detection characteristics of the circuit of FIG. 6. In the figure, 10 is a first carrier amplifier, 2 is a second carrier amplifier, 5 is a multiplier, and C is a capacitor.
Claims (2)
力ダイナミックレンジを有し入力された映像中間周波の
うち映像キャリア成分を選択増巾する第１のキャリアア
ンプと、 該第１のキャリアアンプの出力を増巾する第２のキャリ
アアンプと、 該第２のキャリアアンプの出力と上記入力された映像中
間周波とを掛算する掛算器とを備えた疑似同期検波回路
において、 上記第２のキャリアアンプの出力と上記掛算器の入力と
を交流結合するコンデンサを備えたことを特徴とする疑
似同期検波回路。(1) A first carrier amplifier that has an input dynamic range larger than the level of a video intermediate frequency that can be input and selectively amplifies a video carrier component of the input video intermediate frequency; and an output of the first carrier amplifier. a second carrier amplifier that amplifies the second carrier amplifier; and a multiplier that multiplies the output of the second carrier amplifier by the input video intermediate frequency; A quasi-synchronous detection circuit comprising a capacitor for AC coupling the output and the input of the multiplier.
を特徴とする特許請求の範囲第１項記載の疑似同期検波
回路。(2) The quasi-synchronous detection circuit according to claim 1, wherein the entire circuit is constructed on a semiconductor chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4427187A JPS63209376A (en) | 1987-02-26 | 1987-02-26 | Artificial synchronous detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4427187A JPS63209376A (en) | 1987-02-26 | 1987-02-26 | Artificial synchronous detection circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63209376A true JPS63209376A (en) | 1988-08-30 |
Family
ID=12686849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4427187A Pending JPS63209376A (en) | 1987-02-26 | 1987-02-26 | Artificial synchronous detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63209376A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201380A (en) * | 1981-06-04 | 1982-12-09 | Toshiba Corp | Video synchronization detecting device |
| JPS617788A (en) * | 1984-06-22 | 1986-01-14 | Sony Corp | Still picture recording and reproducing device |
-
1987
- 1987-02-26 JP JP4427187A patent/JPS63209376A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201380A (en) * | 1981-06-04 | 1982-12-09 | Toshiba Corp | Video synchronization detecting device |
| JPS617788A (en) * | 1984-06-22 | 1986-01-14 | Sony Corp | Still picture recording and reproducing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE349805T1 (en) | ACTIVE COMPENSATION OF A CAPACITIVE MULTIPLER | |
| JPS63209376A (en) | Artificial synchronous detection circuit | |
| JP2006067166A (en) | Amplifying device | |
| JPS63209377A (en) | Artificial synchronous detection circuit | |
| KR920005458A (en) | Amplification circuit | |
| US20020158623A1 (en) | Full wave envelope detector | |
| JPS62233921A (en) | Dc compensation circuit | |
| JPH0421385B2 (en) | ||
| JPS6284607A (en) | Amplifier circuit | |
| JPH04354407A (en) | Frequency discriminator | |
| JPH0232804B2 (en) | ||
| JPH0349460Y2 (en) | ||
| JPH07274039A (en) | Picture signal corrector and signal converter | |
| KR800001108B1 (en) | Amplifier | |
| JPS6019271U (en) | Detection circuit | |
| JPH07106927A (en) | Duty factor correcting circuit | |
| JPS6241483Y2 (en) | ||
| JPH0435212A (en) | Balanced/unbalanced conversion circuit | |
| JPH08154290A (en) | Level compression circuit | |
| JPH06204750A (en) | Multiplier circuit | |
| JPH0148687B2 (en) | ||
| JPS5974714A (en) | Mos amplifier | |
| JPH04280578A (en) | Video signal amplifier | |
| JPH07249962A (en) | Amplifier | |
| JPS604047U (en) | Receiving machine |