JPS63209099A - ピ−ク値検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、時間とともにレベルが変化するアナログ信
号やパルス信号などのピーク値を検出するピーク値検出
回路に関する。

Ｃ従来の技術〕 従来、物体の表面状態を検査するには、レーザー光をそ
の被検査物体の表面に照射し、その表面に存在する塵や
傷から生じる。散乱光を受光素子によって電気信号に変
換して検出し、その検出信号のレベル変化から表面状態
を知る方法がある。

このような検査方法では、検査精度を高めるため、たと
えば、レーザー光のビームを１００μφ程度に絞り、そ
のレーザー光を被検査物体の表面に可動ミラーを組み合
わせてＸＳＹ方向に全面走査する走査法を取って、その
検査結果を、ＣＲＴ表示器にマツプ表示するのである。

そして、ＣＲＴ表示器の表示分解能には、限界があるの
で、その分解能を考慮して被検査物体をたとえば、第３
図に示すように、被検査物体２の表面を１ｆｉ四方の区
画４に細分化し、その区画４に微細化したレーザー光の
ビームスポット６を走査し、内に塵や傷が有るか否かの
検査を行うのである。

このような検査において、反射光によって得られる検査
信号は、アナログ信号で得られるので、その検出にはピ
ーク値検出回路を用いることができる。

ピーク値検出回路を用いる場合には、Ｘ、Ｙ走査におい
て、−回の検査でその状態を記録することができるが、
ピーク値検出回路を用いない場合には、Ｘ軸方向１０回
、Ｙ軸方向１０回の計１００回の走査を行って検査を行
うことが必要であった。

〔発明が解決しようとする問題点〕

ところで、このような表面状態を一定の速度で走査した
場合、検出信号はパルス幅１μｓ程度で変化するアナロ
グ信号となる。このような信号のピーク値をアナログ・
ディジタル変換（ＡＤ変換）してディジタル信号として
読み取る場合、ＡＤ変換器には、変換時間が１μｓ以上
の高速変換が可能なものが要求される。そして、その信
号処理も高速で行うことのできる特別なプロセッサが要
求されるなど、複雑かつ高価になるという欠点があった
。

そこで、この発明は、高速変化を伴うアナログ信号のピ
ーク値検出を低速のディジクル信号処理で行えるように
したものである。

〔問題点を解決するための手段〕

この発明のピーク値検出回路は、第１図に示すように、
制御信号（ステータス信号ＳＴ）を遅延させる遅延手段
（たとえば、ステータス信号ＳＴを遅延させた後、パル
スを発生させる遅延パルス発生器１８）と、遅延手段（
遅延パルス発生器１８）から加にられる遅延制御信号（
遅延パルスＤＰ）に応じてリセット時間が設定され、ピ
ーク値を検出すべき信号のピーク値を保持するピーク・
ホールド回路２０と、ピーク・ホールド回路２０から加
えられたピーク値を制御信号に応じてサンプリングして
保持するサンプル・ホールド回路１６とを備えたもので
ある。

〔作　　　用〕

このように構成すると、遅延制御信号の時間幅（遅延パ
ルスＤＰのパルス幅ｔｐ）でピークホールドのリセット
を行うことにより、ピーク値検出ができない損失時間は
サンプル・ホールド時間１、およびリセット時間１．だ
けとなる。したがうて、時間ｔ、、ｔ、以外の総ての時
間内に加えられるパルス幅の狭いアナログピーク信号で
あっても、そのピーク値検出が可能であり、検出された
ピーク値は、サンプル・ホールド回路１６に保持される
ので、処理速度の遅いアナログ・ディジタル変換器（以
下・ＡＤ変換器）を用いても容５にディジタル信号に変
換できるのである。

〔実　施　例〕

第１図は、この発明のピーク値検出回路の実施例を示す
。

入力端子１０には、ピーク値を検出すべき入力信号Ａｉ
が加えられる。この入力信号Ａ＋は、時間ｔの経過とと
もにそのレベルＶが変化する信号であり、たとえば、被
検査物体の表面の反射光を電気信号に変換したものなど
である。。

また、入力信号Ａｉのピーク値をディジタル信号に変換
するＡＤ変換器１２の制御入力端子１４には、第２図の
Ａに示す変換スタート信号Ｃｓが加えられる。

ＡＤ変換器１２は、この変換スタート信号Ｃ８が加えら
れると、第２図のＢに示すステータス信号ＳＴを発生す
る。このステータス信号ＳＴは、サンプル・ホールド回
路１６に加えられるとともに、信号遅延手段として設置
された遅延パルス発生器１８に加えられる。

遅延パルス発生器１８は、第２図のＤに示すように、ス
テータス信号ＳＴの前縁からｔ、を遅延時間とし、パル
ス幅ｔ、の遅延制御信号である遅延パルスＤＰを発生す
る。遅延パルス発生器１８は、たとえば、単安定マルチ
パイプレークの２段接続によって構成できる。

遅延パルスＤＰは、ピーク・ホールド回路２０にリセッ
ト制御信号として加えられ、そのパルス幅１．で与えら
れる時間内でピーク・ホールド回路２０をリセットする
。遅延パルスＤＰのパルス幅１．は、ピーク・ホールド
回路２０がリセットするのに必要な最小時間に設定する
ものとする。

そして、ピーク・ホールド回路２０で保持された入力信
号Ａ１のピーク値は、サンプル・ホールド回路１６に加
えられる。サンプル・ホールド回路１６は、ステータス
信号ＳＴをサンプリングパルスとして、ピーク・ホール
ド回路２０からのピーク値出力ＰＨを遅延パルス発生器
１８の動作時間ｔ３にサンプリングして保持する。

このサンプル・ホールド回路１６が保持したサンプル・
ホールド出力ＳＨは、ＡＤ変換器１２に加えられる。Ａ
Ｄ変換器−１２は、第２図のＢに示すステータス信号Ｓ
Ｔの時間ｔａＤから遅延パルス発生器１８の動作時間ｔ
ｓを除いた変換時間において、ピーク値を複数ビットの
ディジタル信号Ｄ０、ＤＩ　・・・・Ｄ７に変換し、デ
ィジタル化ピーク値出力として出力端子２２゜、２２１
．２２、・・・２２．％から出力する。

以上のように構成されているので、ピーク・ホールド回
路２０には、サンプル・ホールドの終了と同時にリセッ
ト信号が加えられ、ピーク・ホールド回路２０は、サン
プル・ホールドの直後にリセット状態に移行し、そのリ
セットは時間ｔ、で完了し、次のリセット信号が到来す
るまでの間、入力信号Ａ＋のピーク値を検出し、その値
を保持する。

したがって、入力信号Ａ！のピーク値を検出できない損
失時間は、サンプル・ホールドのための時間ｔ、とピー
ク・ホールド回路２０のパルス幅ｔ、で与えられる時間
との加算時間（ｔｘ＋ｔｒ）だけであり、それ以外の時
間は、どのような高速信号であってもピーク値の検出が
可能になるのである。

このため、ＡＤ変換器１２のアナログ・ディジタル変換
時間ｔＡＤは、１００μｓ程度でよく、ディジクル信号
処理も高速処理用の複雑かつ高価なものではなり、簡易
なコンピュータなどで容易に処理できるのである。換言
すれば、信号のピーク値検出は、１００μｓのＡＤ変換
によって、１μｓ程度の高速ＡＤ変換と同等の処理が実
現できるのである。

それゆえ、被検査物体からの反射光を電気信号に変換し
、その信号のピーク値を高速で検出でき、表面状態をデ
ィジタル信号に変換して容易にしかも可及的速やかに知
ることができる。

なお、この発明のピーク値検出回路は、このような計測
回路以外の信号検知にも用いることができるものである
。

〔発明の効果〕

この発明によれば、検出に要する損失時間が少なくでき
るので、高速信号のピーク値を簡単な構成で容易に検出
することができる。

【図面の簡単な説明】

第１図はこの発明のピーク値検出回路の実施例を示すブ
ロック図、第２図は第１図に示したピーク値検出回路の
動作タイミングを示す図、第３図は従来のピーク値検出
回路を用いた被検査物体のビーム走査スポットを示す図
である。 １２・・・アナログ・ディジタル変換器１６・・・サン
プル・ホールド回路 １８・・・遅延パルス発生器（遅延手段）２０・・・ピ
ーク・ホールド回路 Ａ！　・・・入力信号 ＳＴ・・・ステータス信号

Claims (2)

【特許請求の範囲】
1. （１）制御信号を遅延させる遅延手段と、 遅延手段から加えられる遅延制御信号に応じてリセット
   時間が設定され、ピーク値を検出すべき信号のピーク値
   を保持するピーク・ホールド回路と、 ピーク・ホールド回路から加えられたピーク値を制御信
   号に応じてサンプリングして保持するサンプル・ホール
   ド回路とを備えたピーク値検出回路。
2. （２）前記制御信号は、変換開始信号に応じてアナログ
   ・ディジタル変換手段から得られるステータス信号を用
   いた特許請求の範囲第１項に記載のピーク値検出回路。