JPS63205939A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS63205939A
JPS63205939A JP62039629A JP3962987A JPS63205939A JP S63205939 A JPS63205939 A JP S63205939A JP 62039629 A JP62039629 A JP 62039629A JP 3962987 A JP3962987 A JP 3962987A JP S63205939 A JPS63205939 A JP S63205939A
Authority
JP
Japan
Prior art keywords
cavity
semiconductor device
resin
lead
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62039629A
Other languages
Japanese (ja)
Inventor
Toshihiko Minami
南 俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62039629A priority Critical patent/JPS63205939A/en
Publication of JPS63205939A publication Critical patent/JPS63205939A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To prevent the generation of a hollow and a weld line at a resin- molding part by a method wherein a first cavity and a second cavity are formed and a resin is injected into said cavities via a gate part formed at the second cavity. CONSTITUTION:A semiconductor device is mounted on a die pad at a lead frame part this assembly is resin-molded by using a pair of metal molds 25. The following three are formed at the metal molds 25: a first cavity 27 accommodating the semiconductor device; a second cavity 29 which is continuous via a narrow-width part 28 and which is used to form a frame part 14 between leads; a gate part 30 which is formed at the second cavity 29. A molten resin flows through the route of the gate part 30, the second cavity 29 and the narrow-width part 28, and reaches the first cavity 27 the semiconductor device is molded; at the same time, the frame part 14 is formed.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ICチップなどにモールドが施された半導体
装置の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device in which an IC chip or the like is molded.

し発明の概要] 本発明は、例えばICチップなどにモールドを施してな
る半導体装置の製造方法において、半導体素子を収容す
る第1のキャビティと、該第1のキャビティと幅狭部を
介して連続する第2のキャビティを有し、該第2のキャ
ビティに設けられたゲート部を介して前記第1及び第2
のキャビティに樹脂を注入することことにより、半導体
装置の樹脂モールドした部分に空洞やウェルドラインが
生じないようにし、半導体素子を良好に保護すると共に
、素子特性を有効に奏し得るようにしたものである。
SUMMARY OF THE INVENTION] The present invention provides a method for manufacturing a semiconductor device formed by molding, for example, an IC chip, which includes: a first cavity that accommodates a semiconductor element; the first and second cavities through a gate provided in the second cavity;
By injecting resin into the cavity, it is possible to prevent cavities and weld lines from forming in the resin-molded part of the semiconductor device, to protect the semiconductor element well, and to effectively display the characteristics of the element. be.

[従来の技術] 従来、この種の半導体装置の製造方法としては、例えば
第11図に示すようなフラットパックタイプの半導体装
置を第13図に示すような成形金型25で成形したもの
がある。
[Prior Art] Conventionally, as a method for manufacturing this type of semiconductor device, there is a method in which, for example, a flat pack type semiconductor device as shown in FIG. 11 is molded using a molding die 25 as shown in FIG. 13. .

図中、符号aは半導体装置を示しており、この半導体装
置は、周知のリードフレームにICチップをマウントし
た上でワイヤボンディングし、エポキシ樹脂などで成形
金型25を用いてトランスファモールドしてモールド部
1を形成した後、夫々のリード2が独立となるようにカ
ッティング又はエツチングが施されて製造されている。
In the figure, symbol a indicates a semiconductor device, and this semiconductor device is made by mounting an IC chip on a well-known lead frame, wire bonding it, and then transfer-molding it with epoxy resin or the like using a molding die 25. After the portion 1 is formed, it is manufactured by cutting or etching so that each lead 2 becomes independent.

[発明が解決しようとする問題点1 しかしながら、このような従来例にあっては、成形に際
し、キャビティ31の断面積がゲート30の断面積に対
して大き過ぎる等の要因から、モールド部1内に空洞が
生じたり、溶融樹脂の流動性が不十分などの理由により
、ウェルドラインや、ワイヤ変形が生じ易いという問題
点があった。
[Problem to be Solved by the Invention 1] However, in such a conventional example, during molding, due to factors such as the cross-sectional area of the cavity 31 being too large compared to the cross-sectional area of the gate 30, There have been problems in that weld lines and wire deformation are likely to occur due to cavities being formed in the wire and insufficient fluidity of the molten resin.

本発明は、このような問題点に着目して案出されたもの
であって、樹脂成形部の不良を防止して素子特性の良好
な新規の半導体装置の製造方法を得んとするものである
The present invention was devised in view of these problems, and aims to provide a novel method for manufacturing semiconductor devices with good element characteristics by preventing defects in resin molded parts. be.

[問題点を解決するための手段] そこで、本発明は、半導体素子を収容する第1のキャビ
ティと、該第1のキャビティと幅狭部を介して連続する
第2のキャビティを有し、該第2のキャビティに設けら
れたゲート部を介して前記第1及び第2のキャビティに
樹脂を注入することを、その構成としている。
[Means for Solving the Problems] Therefore, the present invention has a first cavity that accommodates a semiconductor element, a second cavity that is continuous with the first cavity via a narrow portion, and has a first cavity that accommodates a semiconductor element. The structure is such that resin is injected into the first and second cavities through a gate provided in the second cavity.

[作用] 第1のキャピテイは、半導体素子を収容して樹脂モール
ド成形させ、第2のキャビティは前記樹脂モールドを囲
繞する樹脂成形部を形成する。その際に、溶融樹脂は、
ゲート部から順次導2のキャビティ、幅狭部を通り第1
のキャビティに到達し半導体素子を包囲する。
[Function] The first cavity accommodates a semiconductor element and performs resin molding, and the second cavity forms a resin molded part surrounding the resin mold. At that time, the molten resin is
From the gate part, the conductor 2 passes through the cavity and the narrow part, and the first
reaches the cavity and surrounds the semiconductor element.

[実施例コ 以下、本発明に係る半導体装置の製造方法の詳細を図面
に示す実施例に基づいて説明する。
[Example 7] Details of the method for manufacturing a semiconductor device according to the present invention will be described below based on an example shown in the drawings.

先ず、製造方法の説明に先立ち本方法を適用して製造さ
れる半導体装置を開示する。
First, prior to explaining the manufacturing method, a semiconductor device manufactured by applying this method will be disclosed.

第1図及び第2図は、本実施例に係る半導体装置の平面
図及び断面図、第3図及び第4図は、リードフレームの
平面図、第5図は、リードフレームの部分拡大図、第6
図は、成形金型の斜視図、第7図は、トランスファモー
ルド工程を示す説明図である。
1 and 2 are a plan view and a sectional view of a semiconductor device according to this embodiment, FIGS. 3 and 4 are plan views of a lead frame, and FIG. 5 is a partially enlarged view of a lead frame. 6th
The figure is a perspective view of a molding die, and FIG. 7 is an explanatory diagram showing a transfer molding process.

図中、Aは半導体装置であって、ICチップ!lを内蔵
する正四角柱形状のモールド部12と、モールド部12
の四周面より夫々外側に向けて導出される中間リード1
3〜13と、前記モールド部12を囲繞し、前記中間リ
ード13〜13を介してモールド部12と一体に設けら
れる枠体部14と、該枠体部14の外側面から外側方向
に向けて突出し、且つ前記中間リード13〜13と順次
導通している外部リード15と、から大略構成されてい
る。
In the figure, A is a semiconductor device, and is an IC chip! a square prism-shaped mold part 12 containing l;
Intermediate leads 1 led outward from each of the four circumferential surfaces of
3 to 13, a frame part 14 surrounding the mold part 12 and provided integrally with the mold part 12 via the intermediate leads 13 to 13, and a frame part 14 extending outward from the outer surface of the frame part 14. The external lead 15 protrudes and is sequentially electrically connected to the intermediate leads 13 to 13.

前記モールド部12及び枠体部14は、例えばエポキシ
、シリコーンなどの樹脂を本方法により成形して成り、
第2図に示すように、モールド部12は、ICチップ1
1がマウントされたグイパット16と中間リード13〜
13の内側端部を一体にモールドしている。なお、図中
、19は、ホンディングワイヤを示している。
The mold part 12 and the frame body part 14 are formed by molding resin such as epoxy or silicone by the present method,
As shown in FIG. 2, the mold part 12 includes an IC chip 1
1 is mounted on Guipat 16 and intermediate lead 13~
The inner end of 13 is integrally molded. In addition, in the figure, 19 indicates a honding wire.

ここで、前記グイパット16.中間リード13゜外部リ
ード15及び中間リード13と外部リード15とを導通
させる屈曲部18は、第3図に示すような一枚のリード
フレーム17にエツチングなどの処理を施して形成され
たものである。第4図は、このようなリードフレーム1
7に、モールド部12および枠体部14を設けた状態を
示している。
Here, the above-mentioned Guipat 16. The intermediate lead 13° external lead 15 and the bent portion 18 that connects the intermediate lead 13 and the external lead 15 are formed by etching or other processing on a single lead frame 17 as shown in FIG. be. Figure 4 shows such a lead frame 1.
7 shows a state in which the mold part 12 and the frame body part 14 are provided.

また、枠体部14は、前記屈曲部I8を内包するように
モールドされたものであって、前記モールド部12に沿
って略正方形状を描いている。そして、枠体部14の隅
部内側面には、略画形状の補強板20〜20が、相隣接
する2側縁が食込んだ状態で一体に設けられている。ま
た、かかる補強板20には、後記するトランスファモー
ルド工程や組付工程などにおいて、位置決め等に供され
る検出用孔20aが開設されている。なお、補強板20
に凹凸その他の被検出部を設けて検出用孔20aの代用
とすることら勿論可能である。このような補強板20を
配することにより、枠体部14の変形を防止することが
でき、例えば、搬送時において外力を受けた場合に中間
リード13のゆがみ等が発生するのを防止する。
Further, the frame portion 14 is molded so as to enclose the bent portion I8, and has a substantially square shape along the molded portion 12. Reinforcement plates 20 to 20 in the shape of a sketch are integrally provided on the inner surface of the corner of the frame portion 14, with two adjacent side edges biting into each other. Further, the reinforcing plate 20 is provided with a detection hole 20a for use in positioning, etc. in a transfer molding process, an assembly process, etc. to be described later. In addition, the reinforcing plate 20
Of course, it is possible to provide an unevenness or other detected portion in place of the detection hole 20a. By arranging such a reinforcing plate 20, deformation of the frame body portion 14 can be prevented, and for example, distortion of the intermediate lead 13 can be prevented from occurring when external force is applied during transportation.

さらに、外部リード15〜15のピッチは、中間リード
13〜13のピッチより長くなるよう屈曲部18で変換
されていて、第8図に示すように、市販の測定器6の接
続端子7〜7のピッチと同じ値(L)に設定されている
。このため、中間リード13〜13のピッチがいくら短
くても、測定器6で素子特性等の測定、検査が行えるよ
うになっている。また、このように外部リード15〜1
5のピッチが長くとれるため、プリント基板等への半田
付は作業を容易にしている。
Furthermore, the pitch of the external leads 15-15 is changed at the bending part 18 so that it becomes longer than the pitch of the intermediate leads 13-13, and as shown in FIG. is set to the same value (L) as the pitch of. Therefore, no matter how short the pitch between the intermediate leads 13 to 13 is, the measuring device 6 can measure and inspect element characteristics and the like. Also, in this way, external leads 15 to 1
Since the pitch of 5 can be long, soldering work to printed circuit boards etc. is easy.

また、上記したように、外部リード15〜15をプリン
ト基板等への接続用として使用しない場合は、枠体部1
4の内側寄りの位置で中間リード13〜13を切断して
、従来の半導体装置と同様な形状として使用することも
勿論予定されたものである。この場合、モールド部12
は従来のものに比してかなり縮小化されており、中間リ
ード13〜13のピッチが短くても測定が確実に行なわ
れたものであるため、所定の素子特性を具備し、しかも
集積された半導体装置を得ることが可能となろ。
Moreover, as mentioned above, when the external leads 15 to 15 are not used for connection to a printed circuit board, etc., the frame body part 1
Of course, it is also planned to cut the intermediate leads 13 to 13 at a position closer to the inside of the semiconductor device 4 and use it as a shape similar to that of a conventional semiconductor device. In this case, the mold part 12
is considerably smaller than the conventional one, and measurements can be carried out reliably even if the pitch of the intermediate leads 13 to 13 is short. It would be possible to obtain semiconductor devices.

このように枠体部14の内側位置で切断して使用する場
合には、第9図及び第10図の変形例か示すように、中
間リード!3〜13の枠体部14寄りの部分を幅狭な(
w、<w)に形成することにより、中間リード13の間
隔C,を長< L (L 、< L)、半田付けに際し
て、所謂半田ブリッジが生ずるのを防止出来るようにし
てもよい。
When used by cutting at the inside position of the frame body part 14 in this way, as shown in the modified example of FIGS. 9 and 10, an intermediate lead is used! 3 to 13 near the frame body 14 with a narrow width (
By forming the interval C between the intermediate leads 13 to have a length <L (L, <L), it is possible to prevent so-called solder bridges from occurring during soldering.

次に、リードフレーム17についてを第3図及び第5図
に基づいて説明する。
Next, the lead frame 17 will be explained based on FIGS. 3 and 5.

リードフレーム17は、通常多連帯状の鉄−ニッケル板
にグイパット16.リード部などを残すようにカッティ
ングやエツチング等により形成されている。本実施例に
係るリードフレーム17は、第3図に示す如く、半導体
装置Aの1個分に亘る範囲の中央部に正方形状のグイパ
ット16が配され、このグイパット16の四隅から対角
線方向の外向きにサポートパー21を延在させている。
The lead frame 17 is usually made of multi-wire iron-nickel plate. It is formed by cutting, etching, etc. so as to leave the lead portion etc. As shown in FIG. 3, in the lead frame 17 according to this embodiment, a square-shaped guide pad 16 is disposed in the center of an area corresponding to one semiconductor device A, and a square guide pad 16 is arranged diagonally outward from the four corners of the guide pad 16. A support par 21 is extended in the direction.

このサポートパー21の先端はリードフレーム母板17
aと一体となっており、また、当該サポート)<−21
の中間部は前記補強板20となっている。
The tip of this support par 21 is connected to the lead frame mother plate 17.
a, and the corresponding support) <-21
The middle portion of the plate serves as the reinforcing plate 20.

そして、前記グイパット16の側縁には、ICチップ1
1とワイヤボンドされるリード部22の複数の端末が対
峙している。
Then, an IC chip 1 is placed on the side edge of the Guipad 16.
A plurality of terminals of the lead portion 22 wire-bonded to the lead portion 1 face each other.

前記リード部22の前記複数の端末より、外側に向けて
段階的にピッチが拡がるように夫々のリードが延在し、
夫々のリードの中間に位置する前記屈曲部18を隔てて
内側が中間リード13、外側が外部リード15となって
いる。
Each lead extends outward from the plurality of terminals of the lead portion 22 so that the pitch gradually increases,
An intermediate lead 13 is located on the inside, and an external lead 15 is located on the outside, with the bent portion 18 located between the leads.

そして、前記グイパット16の各−側縁側毎の複数の中
間リード13〜13には、2条の平行なタイバー23A
、23Bを横架、形成させている。
Two parallel tie bars 23A are attached to the plurality of intermediate leads 13 to 13 on each side edge side of the Guipad 16.
, 23B are horizontally mounted.

このタイバー23 A、23 Bの両端は、前記補強板
20に連続して形成されている。一方、前記外部リード
15〜15の中間部には、他のタイバー24が横架、形
成されていて、その両端部は、両脇に位置する外部リー
ド15A、15Aのエッヂより突出することなく形成さ
れている。
Both ends of the tie bars 23 A and 23 B are formed continuously to the reinforcing plate 20 . On the other hand, another tie bar 24 is horizontally formed in the intermediate part of the external leads 15 to 15, and both ends of the tie bar 24 are formed so as not to protrude beyond the edges of the external leads 15A, 15A located on both sides. has been done.

次に、この半導体装置Aの製造方法について説明する。Next, a method for manufacturing this semiconductor device A will be explained.

先ず、第3図に示すようなリードフレーム17のグイパ
ット16にICチップ11をワイヤポンディグにより組
込んでおき、次に、第6図に示すような成型金型25を
一対用いてリードフレーム17の上下から型合わせを行
って該金型25,25内に溶融した樹脂を注入して固化
させる。
First, the IC chip 11 is assembled into the guide pad 16 of the lead frame 17 as shown in FIG. The molds are matched from above and below, and molten resin is injected into the molds 25, 25 and solidified.

なお、成型金型25は、型合わせをした際にICチップ
11を収容する第1キヤビテイ27と、幅狭部28を介
して連続し且つ枠体部14を形成するための第2キヤビ
テイ29を有し、第2キヤビテイ29に設けたゲート部
30を介して、第1及び第2のキャビティに樹脂を注入
することを可能としている。そのため、前記モールド部
12と枠体部14とに別個に樹脂を注入する煩が無く、
金型の維持、管理を容易なものとしている。さらに、第
7図に示ずようにランナ26の両側に複数の金型25を
設けて、トランスファモールドを行なってもよい。また
、前記半導体装置Aの構造がモールド部12と、それを
囲繞する枠体部14とからなるため、枠体部14のあら
ゆる位置にゲート部30を設定することも可能であ池。
The molding die 25 has a first cavity 27 that accommodates the IC chip 11 when the molds are matched, and a second cavity 29 that is continuous with the narrow portion 28 and forms the frame portion 14. The resin can be injected into the first and second cavities through a gate portion 30 provided in the second cavity 29. Therefore, there is no need to separately inject resin into the mold part 12 and the frame part 14,
The mold is easy to maintain and manage. Furthermore, as shown in FIG. 7, a plurality of molds 25 may be provided on both sides of the runner 26 to perform transfer molding. Further, since the structure of the semiconductor device A is composed of the mold section 12 and the frame section 14 surrounding the mold section 12, it is possible to set the gate section 30 at any position of the frame section 14.

ここで、ゲート部30を通過した溶融樹脂は、第2キヤ
ビテイ29を経て、幅狭部28を通過して第1キヤビテ
イ27に到達するものであり、比較的細長いキャビティ
内を通る溶融樹脂は、その型構造に起因して、成形部内
に空洞やワイヤ変形が発生しにくく、また、ウェルドラ
インも生じにくくなる。
Here, the molten resin that has passed through the gate part 30 passes through the second cavity 29, passes through the narrow part 28, and reaches the first cavity 27, and the molten resin that passes through the relatively long and narrow cavity is Due to the mold structure, cavities and wire deformation are less likely to occur within the molded part, and weld lines are also less likely to occur.

このようにして、モールド部12と枠体部14とが形成
された状態では、第4図に示す通りであるが、この場合
、注入された樹脂は、中間リード13〜13の間隙及び
外部リード15〜15の間隙にも注入される。しかし、
上記したように、モールド部18の外側には、タイバー
23Bが、枠体部14の両側には、タイ/バー23 A
、24があるため、それ以上の樹脂流出は防止される。
The state in which the mold part 12 and the frame body part 14 are formed in this way is as shown in FIG. The gap between 15 and 15 is also injected. but,
As described above, the tie bar 23B is provided on the outside of the mold portion 18, and the tie/bar 23A is provided on both sides of the frame portion 14.
, 24, further resin outflow is prevented.

次に、カッティング工程でリードフレーム母板17aか
ら半導体装置Aは、切り取られると共に、中間リード1
3〜13、及び外部リード15〜15に夫々、横架形成
されたタイバー23A、23B、24かカッティング又
はエツチングされて中間リード13.外部リードI5は
夫々分離し、さらに、モールド部12の隅部でザボート
バ−21ら切断されて半導体装置への完成品が得られる
Next, in a cutting process, the semiconductor device A is cut out from the lead frame motherboard 17a, and the intermediate leads 1
The tie bars 23A, 23B, and 24 formed horizontally on the external leads 15 and 15 are cut or etched to form the intermediate leads 13. The external leads I5 are separated and further cut from the bottom bar 21 at the corner of the mold part 12 to obtain a completed semiconductor device.

なお、前記成形工程でタイバー23A、23B。In addition, the tie bars 23A and 23B are formed in the molding process.

24まで流出して固化したパリ部は、サンドブラストな
どを施すことにより、容易に除去することが出来る。
The paris part that has flowed out to 24 and solidified can be easily removed by sandblasting or the like.

以上、実施例について述べたが、この他に各種設計変更
が可能であり、例えば、上記実施例において、ICチッ
プなどの半導体素子を収容する第1キヤビテイ27を第
2キヤビテイ29が周回するように形成されているか、
第1及び第2キヤビテイが幅狭部28を介して連続し、
しから第2キヤビテイ29にゲート部30が設けられる
構造であれば、他の構造でも同様の効果を得ることか可
能である。
Although the embodiments have been described above, various other design changes are possible. For example, in the above embodiments, the second cavity 29 may go around the first cavity 27 that accommodates a semiconductor element such as an IC chip. Is it formed?
the first and second cavities are continuous via the narrow portion 28;
However, as long as the gate portion 30 is provided in the second cavity 29, it is possible to obtain the same effect with other structures.

また、上記実施例にあっては、第1キヤビテイ27が四
角形状の凹部に形成されているが、他の形状であっても
本発明が適用出来ることは言うまでもない。
Further, in the above embodiment, the first cavity 27 is formed as a rectangular recess, but it goes without saying that the present invention can be applied to other shapes as well.

[発明の効果] 以上の説明から明らかなように、本発明に係る半導体装
置の製造方法にあっては、ゲート部を通過した溶融樹脂
は、第2のキャビティを経て、幅狭部を通過して第1の
キャビティに到達するものであり、比較的細長いキャビ
ティ内を通る溶融樹脂は、その型構造に起因して、成形
部内に空洞やワイヤ変形が発生しにくく、また、ウェル
ドラインも生じにくくする効果が有り、良好な成形部を
形成し、半導体装置の特性を良好に維持する効果がある
[Effects of the Invention] As is clear from the above description, in the method for manufacturing a semiconductor device according to the present invention, the molten resin that has passed through the gate portion passes through the narrow portion through the second cavity. The molten resin that passes through the relatively long and narrow cavity is less likely to cause cavities or wire deformation in the molded part, and is less likely to cause weld lines. This has the effect of forming a good molded part and maintaining good characteristics of the semiconductor device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る半導体装置の製造方法の実施例を
示す平面図、第2図は同断面図、第3図及び第4図はリ
ードフレームの平面図、第5図はリードフレームの部分
拡大図、第6図は成型金型の斜視図、第7図はトランス
ファモールド工程を示す説明図、第8図は測定器を示す
斜視図、第9図は半導体装置の変形例を示す平面図、第
10図は変形例の拡大図、第11図は従来例を示す斜視
図、第12図は従来の実装状態を示す断面図、第13図
は従来の成形金型を示す斜視図である。 A・・・半導体装置、11・・・ICチップ、12・・
・モールド部、13・・・中間リード、14・・・枠体
部、   15・・・外部リード、17・・・リードブ
レーム、25・・・成形金型、27・・・第1キヤビテ
イ、28・・・幅狭部、29・・・第2キヤビテイ、3
o・・・ゲート部。 X便飽例p帛11つ右プ欣°形廊ソ判の刷視図第6図 第9図 第10図 従来の喫装仏粍)〒、■断面図 第12図
FIG. 1 is a plan view showing an embodiment of the method for manufacturing a semiconductor device according to the present invention, FIG. 2 is a sectional view of the same, FIGS. 3 and 4 are plan views of a lead frame, and FIG. 5 is a plan view of a lead frame. 6 is a perspective view of the mold, FIG. 7 is an explanatory diagram showing the transfer molding process, FIG. 8 is a perspective view of the measuring device, and FIG. 9 is a plan view showing a modified example of the semiconductor device. 10 is an enlarged view of a modified example, FIG. 11 is a perspective view showing a conventional example, FIG. 12 is a sectional view showing a conventional mounting state, and FIG. 13 is a perspective view showing a conventional molding die. be. A...Semiconductor device, 11...IC chip, 12...
- Mold part, 13... Intermediate lead, 14... Frame body part, 15... External lead, 17... Lead frame, 25... Molding die, 27... First cavity, 28 ...Narrow part, 29...Second cavity, 3
o...Gate part. 11 right-hand pages, 11 pages, 11 right-hand pages.

Claims (1)

【特許請求の範囲】[Claims] 半導体素子を収容する第1のキャビティと、該第1のキ
ャビティと幅狭部を介して連続する第2のキャビティを
有し、該第2のキャビティに設けられたゲート部を介し
て前記第1及び第2のキャビティに樹脂を注入すること
を特徴とする半導体装置の製造方法。
It has a first cavity that accommodates a semiconductor element, and a second cavity that is continuous with the first cavity through a narrow part, and the first cavity that is connected to the first cavity through a gate part provided in the second cavity. and a method for manufacturing a semiconductor device, comprising injecting a resin into the second cavity.
JP62039629A 1987-02-23 1987-02-23 Manufacture of semiconductor device Pending JPS63205939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62039629A JPS63205939A (en) 1987-02-23 1987-02-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62039629A JPS63205939A (en) 1987-02-23 1987-02-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS63205939A true JPS63205939A (en) 1988-08-25

Family

ID=12558394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62039629A Pending JPS63205939A (en) 1987-02-23 1987-02-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS63205939A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330343A (en) * 1989-06-07 1991-02-08 Motorola Inc Method for sealing semiconductor device
JPH06224243A (en) * 1993-01-21 1994-08-12 Rohm Co Ltd Molding die

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330343A (en) * 1989-06-07 1991-02-08 Motorola Inc Method for sealing semiconductor device
JPH06224243A (en) * 1993-01-21 1994-08-12 Rohm Co Ltd Molding die

Similar Documents

Publication Publication Date Title
TW388974B (en) A resin package of semiconductor device
US5493151A (en) Semiconductor device, lead frame and method for manufacturing semiconductor devices
KR100287236B1 (en) Semiconductor device with lead terminal bent in J-shape
JPH0823042A (en) Semiconductor device, its manufacture and mold used for it
JPH04290257A (en) Semiconductor circuit to be molded on printed circuit board
JPS62293749A (en) Three-dimensional mounting structure of semiconductor device and manufacture thereof
JPS63205939A (en) Manufacture of semiconductor device
JPH0548955B2 (en)
JP2522287B2 (en) Semiconductor device
JP3136029B2 (en) Semiconductor device
JPS63205937A (en) Manufacture of semiconductor device
JP3224224B2 (en) Method for manufacturing semiconductor device
TWI249834B (en) Semiconductor device and its manufacturing method
JP2000012752A (en) Lead frame, semiconductor device using the same and manufacture of the semiconductor device
JP3289000B2 (en) Method for manufacturing semiconductor device
JP2761193B2 (en) Lead frame to which external leads are fixed, semiconductor device using the same, and method of manufacturing the same
JP4225794B2 (en) Semiconductor device
JPS6340351A (en) Lead frame
KR960003854B1 (en) Semiconductor device producing method
JP2713541B2 (en) Structure of package type solid electrolytic capacitor and method of manufacturing the same
JPH0341476Y2 (en)
JPH0126110Y2 (en)
JPS63217637A (en) Lead frame for semiconductor device
KR100687067B1 (en) Lead Frame Having Dummy Lead For Preventing Package Crack And Semiconductor Chip Package Using The Lead Frame
JPH08264705A (en) Semiconductor device and package structure and packaging method using the same