JPS6320056B2 - - Google Patents

Info

Publication number
JPS6320056B2
JPS6320056B2 JP17433182A JP17433182A JPS6320056B2 JP S6320056 B2 JPS6320056 B2 JP S6320056B2 JP 17433182 A JP17433182 A JP 17433182A JP 17433182 A JP17433182 A JP 17433182A JP S6320056 B2 JPS6320056 B2 JP S6320056B2
Authority
JP
Japan
Prior art keywords
signal
level
circuit
dropout
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17433182A
Other languages
Japanese (ja)
Other versions
JPS5963825A (en
Inventor
Koji Shinohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP17433182A priority Critical patent/JPS5963825A/en
Publication of JPS5963825A publication Critical patent/JPS5963825A/en
Publication of JPS6320056B2 publication Critical patent/JPS6320056B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 本発明は、周波数変調される信号のドロツプア
ウト(信号振幅の欠落あるいは低下)を検出する
回路に関し、特に信号の欠落検出レベルと信号復
帰検出レベルとの間に一定の比のヒステリシス量
を有したドロツプアウト検出回路に関する。この
ような回路は、例えばビデオテープレコーダなど
の磁気記録再生装置において、再生FM信号のド
ロツプアウトを検出し、そのドロツプアウトを
1H(テレビジヨン信号の1水平走査期間)遅延さ
せた信号で補償する回路などに使われる。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for detecting dropout (loss or reduction in signal amplitude) of a frequency modulated signal, and in particular, to a circuit that detects a dropout (loss or reduction in signal amplitude) of a frequency modulated signal, and in particular, a circuit that detects a dropout of a frequency modulated signal. The present invention relates to a dropout detection circuit having a hysteresis amount of . Such a circuit detects a dropout of a reproduced FM signal in a magnetic recording/reproducing device such as a video tape recorder, and then corrects the dropout.
It is used in circuits that compensate for signals delayed by 1H (one horizontal scanning period of television signals).

周波数変調された信号のドロツプアウト検出回
路においては、ドロツプアウト状態における信号
の振動変動、あるいはパルス性雑音等による回路
の誤動作を防止するために、信号欠落検出レベル
と信号復帰検出レベルとの間に検出レベル差が要
求される。
In a dropout detection circuit for a frequency-modulated signal, a detection level is set between the signal loss detection level and the signal recovery detection level in order to prevent circuit malfunctions due to signal vibration fluctuations or pulse noise in the dropout state. Difference is required.

第1図は、上述した要求を実現しようとする従
来回路例であり、増幅器2、ピーク検波回路3、
比較器6、基準レベル切換回路7およびレベル変
換回路9を含んで構成される。入力信号1は初段
増幅器2で増幅され、ピーク検波回路3において
入力信号1のピーク値が検出され、比較器6の一
方の入力端子4に入力される。比較器6の他方の
入力端子5には基準レベル切換回路7より決定さ
れる基準レベル信号が印加されている。入力信号
1にドロツプアウトが発生し、ピーク検波回路3
のピーク検波出力レベルが基準レベル切換回路7
で設定されている信号欠落検出レベルより低下す
ると、比較器6より信号が出力される。レベル変
換器9は比較器6より出力された信号を検出し、
基準レベル切換回路7の信号欠落検出レベルを信
号復帰検出レベルに切り換える。信号復帰検出レ
ベルは信号欠落検出レベルに対して高く設定され
ている。
FIG. 1 shows an example of a conventional circuit that attempts to realize the above-mentioned requirements, including an amplifier 2, a peak detection circuit 3,
It is configured to include a comparator 6, a reference level switching circuit 7, and a level conversion circuit 9. The input signal 1 is amplified by the first stage amplifier 2, and the peak value of the input signal 1 is detected by the peak detection circuit 3 and inputted to one input terminal 4 of the comparator 6. A reference level signal determined by a reference level switching circuit 7 is applied to the other input terminal 5 of the comparator 6. Dropout occurs in input signal 1, and peak detection circuit 3
The peak detection output level of the reference level switching circuit 7
When the signal dropout detection level is lower than the signal dropout detection level set in , the comparator 6 outputs a signal. Level converter 9 detects the signal output from comparator 6,
The signal loss detection level of the reference level switching circuit 7 is switched to the signal recovery detection level. The signal return detection level is set higher than the signal loss detection level.

次にドロツプアウト状態の信号が復帰し、信号
復帰検出レベルに達つすると、比較器6の出力は
しや断される。レベル変換器9は、比較器6の出
力しや断を検出し、それにより基準レベル切換回
路7の信号復帰検出レベルを信号欠落検出レベル
まで下げる。
Next, when the dropout signal returns and reaches the signal return detection level, the output of the comparator 6 is immediately cut off. The level converter 9 detects the output failure of the comparator 6 and thereby lowers the signal recovery detection level of the reference level switching circuit 7 to the signal loss detection level.

以上のように、比較器6への基準レベルの切換
えにより、信号欠落検出レベルと信号復帰検出レ
ベルとの間にレベル差を設定し、両者の間にヒス
テリシス量を設けている。このとき、第1図の構
成では信号欠落検出レベルが変化した場合でも、
信号欠落検出レベルと信号復帰検出レベルとのヒ
ステリシス幅は、信号欠落検出レベルの変化にか
かわらず一定である。しかしながら、ドロツプア
ウト状態における信号の振幅変動あるいはパルス
性雑音等による回路の誤動作を防止するには、信
号欠落検出レベルに応じた相対的なヒステリシス
幅を有することが望ましい。
As described above, by switching the reference level to the comparator 6, a level difference is set between the signal loss detection level and the signal recovery detection level, and a hysteresis amount is provided between the two. At this time, in the configuration shown in Figure 1, even if the signal loss detection level changes,
The hysteresis width between the signal loss detection level and the signal recovery detection level is constant regardless of changes in the signal loss detection level. However, in order to prevent circuit malfunctions due to signal amplitude fluctuations or pulse noise in a dropout state, it is desirable to have a relative hysteresis width depending on the signal dropout detection level.

第2図は、かかる要求を満足する従来回路例で
あり、自動利得制御回路11、ピーク検波回路1
3、基準レベル設定回路14および比較器15よ
り構成される。入力信号10は自動利得制御回路
11により出力点12において一定レベルとなる
ように制御される。ピーク検波回路13は入力信
号のピーク値を検出し、比較器15の一方の入力
端子に入力する。比較器15の他方の入力端子に
は、基準レベル設定回路14により決定される基
準レベル信号が印加されている。入力信号10に
ドロツプアウトが発生し比較器15の信号欠落検
出基準レベルより低下すると、比較器15より信
号が出力されるとともに、基準レベル設定回路1
4の信号欠落検出レベルを信号復帰検出レベルへ
切り換える。ドロツプアウト状態の信号が復帰
し、信号復帰検出レベルに達つすると、比較器1
5の出力はしや断されるとともに信号復帰検出レ
ベルを信号欠落検出レベルへ切り換える。自動利
得制御回路11では、入力信号レベルが低下した
場合、自動利得制御回路11のもつ時定数によつ
てレベル補正が行なわれる。従つて、信号の欠落
レベルに応じて復帰時間が異なるため、信号欠落
検出基準レベルに応じた相対的なヒステリシス幅
を実現することができる。しかしながら、自動利
得制御回路は容量を必要とするため、集積回路化
に不適である。
FIG. 2 shows an example of a conventional circuit that satisfies such requirements, including an automatic gain control circuit 11 and a peak detection circuit 1.
3. Consists of a reference level setting circuit 14 and a comparator 15. The input signal 10 is controlled by an automatic gain control circuit 11 so that it has a constant level at an output point 12. The peak detection circuit 13 detects the peak value of the input signal and inputs it to one input terminal of the comparator 15. A reference level signal determined by the reference level setting circuit 14 is applied to the other input terminal of the comparator 15. When a dropout occurs in the input signal 10 and it falls below the signal loss detection reference level of the comparator 15, the signal is output from the comparator 15 and the reference level setting circuit 1
The signal loss detection level of step 4 is switched to the signal recovery detection level. When the dropout signal returns and reaches the signal return detection level, comparator 1
The output of No. 5 is immediately cut off, and the signal recovery detection level is switched to the signal loss detection level. In the automatic gain control circuit 11, when the input signal level decreases, level correction is performed using a time constant of the automatic gain control circuit 11. Therefore, since the recovery time differs depending on the signal dropout level, it is possible to realize a relative hysteresis width depending on the signal dropout detection reference level. However, since automatic gain control circuits require a large capacity, they are not suitable for integration into integrated circuits.

本発明の目的は、ドロツプアウト検出回路にお
いて、信号欠落検出レベルに対応した相対的なヒ
ステリシス幅を有し、かつ集積回路化に適した回
路を提供することにある。
An object of the present invention is to provide a dropout detection circuit that has a relative hysteresis width corresponding to a signal dropout detection level and is suitable for integration.

本発明によれば、利得の切換手段を有する増幅
器の出力がピーク検波回路を介して比較器の一方
の入力端子に接続され、前記比較器の他方の入力
端子には可変レベル設定回路が接続され、前記比
較器の出力端子がレベル変換回路に接続され、こ
のレベル変換回路の出力信号により、前記増幅器
の利得を切換えることを特徴とするドロツプアウ
ト検出回路が得られる。
According to the present invention, the output of an amplifier having gain switching means is connected to one input terminal of a comparator via a peak detection circuit, and a variable level setting circuit is connected to the other input terminal of the comparator. , the dropout detection circuit is characterized in that the output terminal of the comparator is connected to a level conversion circuit, and the gain of the amplifier is switched based on the output signal of the level conversion circuit.

次に図面を参照して本発明をより詳細に説明す
る。
Next, the present invention will be explained in more detail with reference to the drawings.

第3図は本発明の一実施例によるドロツプアウ
ト検出回路である。第3図において、利得の切換
手段を有する増幅器18の出力端子26はピーク
検波回路21を介して比較器23の一方の入力端
子27に接続され、比較器23の他方の入力端子
28には基準レベル設定回路24が接続され、比
較器23の出力端子25はレベル変換回路22に
接続され、レベル変換回路22の出力端子は前記
増幅器18の利得切換制御端子29に接続されて
いる。
FIG. 3 shows a dropout detection circuit according to one embodiment of the present invention. In FIG. 3, an output terminal 26 of an amplifier 18 having gain switching means is connected to one input terminal 27 of a comparator 23 via a peak detection circuit 21, and the other input terminal 28 of the comparator 23 is connected to a reference A level setting circuit 24 is connected, an output terminal 25 of the comparator 23 is connected to a level conversion circuit 22, and an output terminal of the level conversion circuit 22 is connected to a gain switching control terminal 29 of the amplifier 18.

入力信号17は増幅器18に入力されるが、定
常状態では固定利得をもつ増幅器(A)19により増
幅され、ピーク検波回路21において入力信号1
7のピーク値が検出される。この出力は比較器2
3の一方の入力端子27へ入力される。比較器2
3の他方の入力端子28は、基準レベル設定回路
24より一定の基準レベルに設定されており、入
力信号のピーク値との比較を行なう。入力信号1
7にドロツプアウトが発生し、ピーク値レベルが
前記基準レベルより低下すると、比較器23より
信号が出力される。レベル変換回路22はこの出
力信号を検出し、増幅器18の利得を切り換え
る。これによつて、増幅器18では固定利得をも
つ増幅器(A)19から、同じく異なつた固定利得を
もつ増幅器(B)20に切り換えられ、利得を下げ
る。増幅器(B)20の利得は、増幅器(A)19のそれ
より低く設定されている。従つて、ドロツプアウ
ト検出後、ドロツプアウト状態の信号は定常状態
に比べて低い利得で増幅されるため、前記基準レ
ベルまで復帰するのに、利得の差分により生じる
レベル差が得られ、信号欠落検出レベルと信号復
帰検出レベルとの間にヒステリシス幅が得られ
る。
The input signal 17 is input to the amplifier 18, but in a steady state, it is amplified by the amplifier (A) 19 with a fixed gain, and the input signal 1 is input to the peak detection circuit 21.
A peak value of 7 is detected. This output is comparator 2
The signal is input to one input terminal 27 of 3. Comparator 2
The other input terminal 28 of No. 3 is set to a constant reference level by the reference level setting circuit 24, and is compared with the peak value of the input signal. Input signal 1
When a dropout occurs at 7 and the peak value level falls below the reference level, a signal is output from the comparator 23. Level conversion circuit 22 detects this output signal and switches the gain of amplifier 18. As a result, the amplifier 18 is switched from the amplifier (A) 19 having a fixed gain to the amplifier (B) 20 having a different fixed gain, thereby lowering the gain. The gain of amplifier (B) 20 is set lower than that of amplifier (A) 19. Therefore, after detecting a dropout, the signal in the dropout state is amplified with a lower gain than in the steady state, so a level difference caused by the difference in gain is obtained in order to return to the reference level, which is equal to the signal dropout detection level. A hysteresis width is obtained between the signal recovery detection level and the signal recovery detection level.

ドロツプアウト状態の信号が復帰して基準レベ
ルに達つすると、比較器23は出力信号をしや断
する。レベル変換回路24はこの出力信号しや断
を検出し、増幅器18の利得を定常状態の初期の
利得(増幅器(A)19)へ切り換える。
When the dropout signal returns to the reference level, the comparator 23 cuts off the output signal. The level conversion circuit 24 detects this output signal interruption and switches the gain of the amplifier 18 to the initial gain (amplifier (A) 19) in the steady state.

第4図は、第3図における信号波形図である。
今、説明の簡単のために、三角波により振幅変調
された信号30が入力された場合について説明を
行なう。この入力信号30は増幅器18に入力さ
れて検波され、比較器23で基準レベルと比較さ
れるが、このレベル以下に入力信号30の検波出
力がレベル低下すると、増幅器18の利得が下げ
られるためにピーク検波回路21の出力端子27
には、出力波形31が得られる。このときの比較
器23の出力信号は32で示される。
FIG. 4 is a signal waveform diagram in FIG. 3.
For the sake of simplicity, a case will now be described in which a signal 30 whose amplitude is modulated by a triangular wave is input. This input signal 30 is input to the amplifier 18, detected, and compared with a reference level by the comparator 23. However, when the detected output of the input signal 30 decreases below this level, the gain of the amplifier 18 is lowered. Output terminal 27 of peak detection circuit 21
An output waveform 31 is obtained. The output signal of the comparator 23 at this time is indicated by 32.

このような構成をとることにより、信号欠落検
出レベルと信号復帰検出レベルとの間にヒステリ
シス幅が得られ、かつそのヒステリシス幅は、初
段増幅器の切換利得差で決定されるため、検出基
準レベルを可変した場合、その検出基準レベルに
応じて増幅器18の切換利得差で決定される一定
のヒステリシス量を有した信号復帰検出レベルが
得られる。
By adopting such a configuration, a hysteresis width is obtained between the signal loss detection level and the signal recovery detection level, and the hysteresis width is determined by the switching gain difference of the first stage amplifier, so the detection reference level can be When it is varied, a signal recovery detection level having a constant amount of hysteresis determined by the switching gain difference of the amplifier 18 according to the detection reference level can be obtained.

次に第5図を用いて本発明の具体的回路構成を
説明する。入力信号は、差動接続されたトランジ
スタ37,38と、同じく差動接続されたトラン
ジスタ45,46とのそれぞれの共通ベース3
3,34間に入力される。トランジスタ38のコ
レクタには、差動接続されたトランジスタ35,
36の共通エミツタが接続されている。同じくト
ランジスタ46のコレクタには、差動接続された
トランジスタ43,44の共通エミツタが接続さ
れている。同時にトランジスタ35,36,4
3,44は双差動接続されている。トランジスタ
36,43のベースは共通接続され、基準バイア
ス電源61に接続され、トランジスタ36,44
のコレクタは共通接続され共通負荷42及びトラ
ンジスタ50のベースに接続される。共通負荷4
2の他端及びトランジスタ37,35,45,4
3のコレクタは電源端子54に接続される。トラ
ンジスタ50のエミツタは、ピーク検波用コンデ
ンサ52および抵抗53に接続され、コンデンサ
52、抵抗53の他端は接地されている。トラン
ジスタ50と逆導電型のトランジスタ54,55
は差動接続され、それぞれのコレクタは負荷5
6,57を介して接地され、トランジスタ54の
ベースはトランジスタ50のエミツタへ、トラン
ジスタ55のベースは、基準レベル設定端子59
に接続されている。双差動回路を構成するトラン
ジスタ35,44の共通ベースはトランジスタ5
5のコレクタに接続され、トランジスタ54のコ
レクタは出力端子58に接続され、ドロツプアウ
ト検出信号を出力する。一方が電源に接続され、
他方が接地された可変抵抗60は、基準レベル設
定端子59に接続され、ドロツプアウト検出基準
レベルを設定する。
Next, a specific circuit configuration of the present invention will be explained using FIG. The input signal is applied to the common base 3 of the differentially connected transistors 37 and 38 and the differentially connected transistors 45 and 46, respectively.
It is input between 3 and 34. The collector of the transistor 38 has a differentially connected transistor 35,
Thirty-six common emitters are connected. Similarly, the common emitters of differentially connected transistors 43 and 44 are connected to the collector of the transistor 46. At the same time transistors 35, 36, 4
3 and 44 are double differentially connected. The bases of the transistors 36 and 43 are connected in common and connected to the reference bias power supply 61, and the bases of the transistors 36 and 43 are connected in common.
The collectors of the transistors are commonly connected to the common load 42 and the base of the transistor 50. Common load 4
2 and the transistors 37, 35, 45, 4
The collector of No. 3 is connected to the power supply terminal 54. The emitter of the transistor 50 is connected to a peak detection capacitor 52 and a resistor 53, and the other ends of the capacitor 52 and resistor 53 are grounded. Transistors 54 and 55 of conductivity type opposite to the transistor 50
are differentially connected, each collector has a load 5
6 and 57, the base of the transistor 54 is connected to the emitter of the transistor 50, and the base of the transistor 55 is connected to the reference level setting terminal 59.
It is connected to the. The common base of the transistors 35 and 44 constituting the bi-differential circuit is the transistor 5.
The collector of the transistor 54 is connected to the output terminal 58, and outputs a dropout detection signal. One side is connected to the power supply,
A variable resistor 60, the other end of which is grounded, is connected to a reference level setting terminal 59 to set a dropout detection reference level.

トランジスタ54,55により構成される差動
回路において、入力信号レベルとドロツプアウト
検出基準レベルとの比較が行なわれ、定常状態に
おいては、入力信号レベルは基準レベルより高い
ため、トランジスタ54はしや断状態にある。従
つて、抵抗負荷56には電流が供給されず、出力
端子58には信号は出力されない。このとき、ト
ランジスタ55は能動状態にあるため、負荷抵抗
57の両端には電圧が発生し、トランジスタ3
5,44のベースにバイアス電位を供給する。負
荷抵抗57の両端に発生する電圧は、基準バイア
ス電源61より高く設定されている。従つて、双
差動回路を構成するトランジスタ36,43はし
や断状態、35,44は能動状態にあり、入力信
号は、差動トランジスタ45,46、エミツタ抵
抗47,48および負荷42より構成される増幅
器Aにより増幅され、ピーク検波端子61にて出
力レベルが検出され、差動回路を構成するトラン
ジスタ54のベースに入力される。
In the differential circuit constituted by transistors 54 and 55, the input signal level is compared with a dropout detection reference level, and in a steady state, the input signal level is higher than the reference level, so transistor 54 is in a cut-off state. It is in. Therefore, no current is supplied to the resistive load 56 and no signal is output to the output terminal 58. At this time, since the transistor 55 is in an active state, a voltage is generated across the load resistor 57, and the transistor 3
A bias potential is supplied to the bases of 5 and 44. The voltage generated across the load resistor 57 is set higher than the reference bias power supply 61. Therefore, the transistors 36 and 43 constituting the bidifferential circuit are in the disconnected state, and the transistors 35 and 44 are in the active state, and the input signal is transmitted from the differential transistors 45 and 46, the emitter resistors 47 and 48, and the load 42. The signal is amplified by an amplifier A, and its output level is detected at a peak detection terminal 61 and inputted to the base of a transistor 54 constituting a differential circuit.

一方、入力信号にドロツプアウトが発生し、入
力信号レベルがドロツプアウト検出基準レベルよ
り低下すると、トランジスタ54は能動状態に切
り換わり、負荷56の両端に電圧が発生して出力
端子58より信号が出力される。このとき、トラ
ンジスタ55はしや断状態に切り換わり、負荷5
7には電流が供給されず、トランジスタ35,4
4のベースバイアス電圧はしや断される。従つ
て、双差動回路を構成するトランジスタ35,4
4はしや断状態に切り換えられ、一方、36,4
3は能動状態に切り換えられる。よつて、入力信
号は、差動トランジスタ37,38、エミツタ抵
抗39,40および負荷42より構成される増幅
器Bにより増幅される。
On the other hand, when a dropout occurs in the input signal and the input signal level falls below the dropout detection reference level, the transistor 54 switches to the active state, a voltage is generated across the load 56, and a signal is output from the output terminal 58. . At this time, the transistor 55 switches to a disconnected state, and the load 5
No current is supplied to transistors 35 and 4.
The base bias voltage of 4 is then cut off. Therefore, the transistors 35 and 4 forming the double differential circuit
4 is switched to the disconnected state, while 36,4
3 is switched to the active state. Therefore, the input signal is amplified by amplifier B comprising differential transistors 37 and 38, emitter resistors 39 and 40, and load 42.

エミツタ抵抗39,40はエミツタ抵抗47,
48より大きく設定されているから、増幅器Bの
利得は増幅器Aの利得より低く、ドロツプアウト
状態の信号が復帰して基準レベルに達つするま
で、これら増幅器A、Bの利得差分によるレベル
差が生じ、入力信号欠落検出レベルと入力信号復
帰検出レベルとの間に前記増幅器AとBの利得差
により決定されるヒステリシス幅が得られる。
The emitter resistors 39 and 40 are the emitter resistors 47,
Since the gain of amplifier B is set to be larger than 48, the gain of amplifier B is lower than that of amplifier A, and a level difference occurs due to the difference in the gains of amplifiers A and B until the signal in the dropout state recovers and reaches the reference level. , a hysteresis width determined by the gain difference between the amplifiers A and B is obtained between the input signal dropout detection level and the input signal recovery detection level.

ドロツプアウト状態の信号が復帰し、基準レベ
ルに達つすると、再びトランジスタ54がしや断
状態となり、出力端子58の出力信号がしや断さ
れるとともに、トランジスタ36,43がしや断
状態となり、増幅器Bから増幅器Aへ切り換えら
れ、定常状態の利得に切り換えられる。
When the signal in the dropout state returns and reaches the reference level, the transistor 54 is turned off again, the output signal of the output terminal 58 is turned off, and the transistors 36 and 43 are turned off. Amplifier B is switched to amplifier A and the steady state gain is switched.

上述のような構成は、2つの増幅器の利得差に
よりヒステリシス量を設定しているため、基準レ
ベルを可変した場合に、それぞれの基準レベルに
対して入力信号欠落検出レベルと入力信号復帰検
出レベルを一定の比に設定でき、同時に、差動回
路構成であるので、本ドロツプアウト検出回路を
半導体集積回路化する際に適している。
In the configuration described above, the amount of hysteresis is set by the gain difference between the two amplifiers, so when the reference level is varied, the input signal loss detection level and input signal return detection level are adjusted for each reference level. Since it can be set to a constant ratio and has a differential circuit configuration, it is suitable for implementing this dropout detection circuit into a semiconductor integrated circuit.

尚、本発明は上記実施例に限定されることな
く、特に第5図に示した回路構成は、本発明の範
囲内において適宜変更され得るものである。
It should be noted that the present invention is not limited to the above-mentioned embodiment, and in particular, the circuit configuration shown in FIG. 5 can be modified as appropriate within the scope of the present invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はドロツプアウト検出回路の従来例を説
明する簡単なブロツク図、第2図はドロツプアウ
ト検出回路の他の従来例を説明する簡単なブロツ
ク図、第3図は本発明を用いたドロツプアウト検
出回路を表わすブロツク図、第4図は本発明を用
いたドロツプアウト検出回路による信号波形を示
した図、第5図は本発明を回路構成で具体化した
回路図である。 1,10,17……入力信号、30……入力信
号波形、31……ピーク検波回路出力波形、32
……出力信号波形、35〜38,43〜46,5
0,54,55……トランジスタ、39,40,
42,47,48,56,57,53……抵抗、
41,49,53……定電流源、52……コンデ
ンサ、60……可変抵抗器、61……バイアス電
源。
FIG. 1 is a simple block diagram illustrating a conventional example of a dropout detection circuit, FIG. 2 is a simple block diagram illustrating another conventional example of a dropout detection circuit, and FIG. 3 is a dropout detection circuit using the present invention. FIG. 4 is a diagram showing signal waveforms from a dropout detection circuit using the present invention, and FIG. 5 is a circuit diagram embodying the present invention in a circuit configuration. 1, 10, 17...Input signal, 30...Input signal waveform, 31...Peak detection circuit output waveform, 32
...Output signal waveform, 35-38, 43-46, 5
0,54,55...transistor, 39,40,
42, 47, 48, 56, 57, 53...resistance,
41, 49, 53...constant current source, 52...capacitor, 60...variable resistor, 61...bias power supply.

Claims (1)

【特許請求の範囲】[Claims] 1 利得の切り換わる機能を有する増幅器と、該
増幅器の出力を検波する検波器と、該検波器の出
力を基準レベルと比較する比較器と、該比較器の
出力により前記増幅器の利得を切換える手段とを
具備することを特徴とするドロツプアウト検出回
路。
1. An amplifier having a gain switching function, a detector for detecting the output of the amplifier, a comparator for comparing the output of the detector with a reference level, and means for switching the gain of the amplifier based on the output of the comparator. A dropout detection circuit comprising:
JP17433182A 1982-10-04 1982-10-04 Detecting circuit of drop-out Granted JPS5963825A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17433182A JPS5963825A (en) 1982-10-04 1982-10-04 Detecting circuit of drop-out

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17433182A JPS5963825A (en) 1982-10-04 1982-10-04 Detecting circuit of drop-out

Publications (2)

Publication Number Publication Date
JPS5963825A JPS5963825A (en) 1984-04-11
JPS6320056B2 true JPS6320056B2 (en) 1988-04-26

Family

ID=15976767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17433182A Granted JPS5963825A (en) 1982-10-04 1982-10-04 Detecting circuit of drop-out

Country Status (1)

Country Link
JP (1) JPS5963825A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621976U (en) * 1992-06-23 1994-03-22 株式会社ピー・アンド・ピー Paper material stopper

Also Published As

Publication number Publication date
JPS5963825A (en) 1984-04-11

Similar Documents

Publication Publication Date Title
JP2749729B2 (en) Magnetic recording / reproducing circuit
US4724405A (en) Modulator
JPS6320056B2 (en)
US3558933A (en) Voltage variable delay line termination
US4318050A (en) AM Detecting circuit
JPS6124878B2 (en)
US5701353A (en) Audio signal processing circuit for compressing or expanding audio signal in which output DC voltage is controlled in response to reference voltage
JPH0614268Y2 (en) Characteristic variable amplifier circuit
JPS5934212Y2 (en) Protection circuit for signal processing circuit
JPH0682483B2 (en) Envelope output device
GB2178259A (en) Amplifier with controllable amplification
KR920009033B1 (en) Automatic gain control system for frequency modulation
JPH0115024Y2 (en)
JPH0648980Y2 (en) ALC circuit
JPH0447362B2 (en)
JP2547732B2 (en) Limiter circuit
JPS58104013U (en) AGC device
JPH0545089B2 (en)
KR910005774Y1 (en) Amplification circuit for control signal
KR880004359Y1 (en) Mode automatic modulating signal generating circuit of vtr
JP3714651B2 (en) Control signal playback circuit for video equipment
JPH0123989B2 (en)
JPH0446003B2 (en)
JPH0253962B2 (en)
JPS6258569B2 (en)