JPS63198437A - Polling system - Google Patents
Polling systemInfo
- Publication number
- JPS63198437A JPS63198437A JP3057087A JP3057087A JPS63198437A JP S63198437 A JPS63198437 A JP S63198437A JP 3057087 A JP3057087 A JP 3057087A JP 3057087 A JP3057087 A JP 3057087A JP S63198437 A JPS63198437 A JP S63198437A
- Authority
- JP
- Japan
- Prior art keywords
- address
- polling
- terminal device
- pointer
- host device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
本発明は、上位装置に接続可能な複数の端末装置よシ実
際に接続される端末装置が少数の場合このアドレスを保
持するためのポーリングアドレステーブルを具え、これ
よシ読出される端末装置アドレスに従ってポーリングを
行なうようにしたものである。これによシボ−リング手
順を簡単化しポーリング時間を格段に短縮できる。[Detailed Description of the Invention] [Summary] The present invention includes a polling address table for holding addresses when a small number of terminal devices are actually connected to a host device. , polling is performed according to the read terminal device address. This simplifies the severing procedure and significantly shortens the polling time.
本発明は、上位装置に接続可能数よシ少ない数の端末装
置の場合の効率的なポーリング方式に関するものである
。The present invention relates to an efficient polling method when the number of terminal devices is smaller than the number that can be connected to a host device.
従来、第4図(G)に示すように、上位装置1からバス
3を通し、いもづる式にシリアルインタフェースを介し
複数の端末装置21〜23等に接続される。Conventionally, as shown in FIG. 4(G), a host device 1 is connected to a plurality of terminal devices 21 to 23, etc. via a bus 3 and a serial interface.
これら各端末装置21〜2sの状態を検出するため、上
位装置1からポーリングを行なう方式が多用されている
。In order to detect the status of each of these terminal devices 21 to 2s, a method in which polling is performed from the host device 1 is often used.
同図(6)は、このシステムの上位装置1でポーリング
を行なう場合の要部の構成図である。FIG. 6 (6) is a configuration diagram of the main parts when polling is performed by the host device 1 of this system.
同図において、ポーリングアドレスレジスタ11は歩進
手段12を有するレジスタでラシ、ポーリング対象端末
装置のアドレスを保持し、このアドレスで端末装置状態
テーブル13をアクセスするとともにポーリング対象端
末装置の選択信号を与える。端末装置状態テーブル13
はポーリングアドレスレジスタ11によ〕アクセスされ
、各アドレスに対応する端末装置の最新の状態を保持し
ている。アクセス時この内容を参照し対応する端末装置
が接続されていなかったシ、電源が入っていない場合は
パスするように制御される。In the figure, a polling address register 11 is a register having an incrementing means 12, and holds the address of a terminal device to be polled, and uses this address to access a terminal device status table 13, and also provides a selection signal for the terminal device to be polled. . Terminal device status table 13
is accessed by the polling address register 11] and holds the latest status of the terminal device corresponding to each address. When accessing, this content is referenced and if the corresponding terminal device is not connected or powered on, control is passed.
同図(6)は上記構成による動作を示す流れ図である。FIG. 6 (6) is a flowchart showing the operation of the above configuration.
端末装置状態テーブル13の第0番目のアドレスをポー
リングアドレスレジスタ11にセットし、対応する端末
装置状態テーブル15の対応する状態を読出し、上位装
置に接続されているか否かを調べ、接続されているとポ
ーリングを行ないポーリングアドレスレジスタ11を歩
進し、次の端末装置アドレスをセットする。Set the 0th address of the terminal device status table 13 in the polling address register 11, read the corresponding status of the corresponding terminal device status table 15, check whether it is connected to the host device, and check whether it is connected to the host device. polling is performed, the polling address register 11 is incremented, and the next terminal device address is set.
接続されていないと、前述のようにノシスしてポーリン
グアドレスレジスタ11を歩進して次の端末装置アドレ
スに進む。If it is not connected, the polling address register 11 is incremented to advance to the next terminal device address as described above.
上述のポーリング方式では、接続されていなかったシ、
電源の入っていない端末装置があっても、これと無関係
に端末装置状態テーブルの内容全部を順に参照してポー
リングを行なう。従って上位装置に接続可能な最大数に
比し実際に接続される台数がかなシ少ない場合には、無
駄な端末装置状態テーブルの参照が多くなシ、実際に必
要なポーリング周期に比し長くなるという問題点が生じ
ていた。With the polling method described above, the unconnected
Even if there is a terminal device whose power is not turned on, polling is performed by sequentially referring to all the contents of the terminal device status table regardless of the presence of the terminal device. Therefore, if the number of devices that are actually connected to the host device is much smaller than the maximum number that can be connected to the host device, there will be many unnecessary references to the terminal device status table, and the polling cycle will be longer than the actually required polling cycle. A problem arose.
本発明の目的は、端末装置状態テーブルの参照を必要な
ものだけに限定しポーリング周期を短縮するようにした
ポーリング方式を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a polling method that reduces the polling cycle by limiting reference to the terminal device status table to only what is necessary.
前記目的を達成するため、本発明においては、上位装置
に接続可能な複数の端末装置のうち実際に接続されてい
る端末装置の各アドレスを保持するためのポーリングア
ドレステーブルと、該ポーリングアドレステーブルから
各アドレスを順次読出すためのアドレスポインタとを具
えたものである。In order to achieve the above object, the present invention provides a polling address table for holding each address of a terminal device actually connected among a plurality of terminal devices connectable to a host device, and a polling address table for holding each address of a terminal device actually connected to a host device, and It is equipped with an address pointer for sequentially reading out each address.
ポーリングアドレスチー。プルには実際に接続された端
末装置のアドレスのみが登録されておシ、接続されてい
ない端末装置の状態を参照する必要がなくなシ、最短周
期でポーリングを行なうことができる。Polling Address Chee. Since only the addresses of terminal devices that are actually connected are registered in the pull, there is no need to refer to the status of terminal devices that are not connected, and polling can be performed at the shortest cycle.
すなわち、第1図の原理説明図に示すように、ポーリン
グアドレステーブルの各端末装置アドレス23−1にフ
ラグを設け、有効、無効を示して処理し、状態参照の手
順を省いたものである。That is, as shown in the principle explanatory diagram of FIG. 1, a flag is provided for each terminal device address 23-1 in the polling address table to indicate whether it is valid or invalid and processing is performed, thereby omitting the procedure of referring to the status.
第2図は本発明の要部の実施例の構成説明図である・
同図において、アドレスポインタ21)1歩進手段22
を有し、ポーリングアドレステーブル23をアドレッシ
ングする。このポーリングアドレステーブル23の各ア
ドレス25−1〜25−(n+1)には第1図に示した
ように端末装置アドレス23−1−2とそのアドレスの
有効性を示すための7ラグ23−1−1が格納される。FIG. 2 is a configuration explanatory diagram of an embodiment of the main part of the present invention. In the same figure, an address pointer 21) 1 increment means 22
and addresses the polling address table 23. As shown in FIG. 1, each address 25-1 to 25-(n+1) of this polling address table 23 includes a terminal device address 23-1-2 and a 7-lag 23-1 to indicate the validity of the address. -1 is stored.
このフラグは初期状態で“1”にセットされポーリング
アドレステーブル23はすべて無効化される。This flag is initially set to "1" and the polling address table 23 is all invalidated.
上位装置はタイマ制御回路31とマルチプレクサ30に
よシ一定周期毎に1本発明によらない手段29によシ端
末装置の状態テーブル25の内容にかかわらずポーリン
グを行なう、この結果、端末装置の状態が無応答から応
答に変化した場合端末装置状態バイト中の登録済ビット
が“0″なら更新ポインタ26とマルチプレクサ28に
よフポーリングアドレステーブル23に該当する端末装
置アドレスを登録する。その際フラグ23−1−1をリ
セットしてそのバイトを有効化する。その後、更新ポイ
ンタ26を歩進手段27によシカラントアップし、さら
に該尚する登録済ビットを11”にセットする。The host device uses the timer control circuit 31 and the multiplexer 30 to perform polling once every fixed period using means 29 not based on the present invention, regardless of the contents of the terminal device status table 25. As a result, the status of the terminal device If the registered bit in the terminal device status byte is "0" when the terminal changes from no response to response, the corresponding terminal device address is registered in the polling address table 23 by the update pointer 26 and the multiplexer 28. At that time, the flag 23-1-1 is reset to validate that byte. Thereafter, the update pointer 26 is incremented by the incrementing means 27, and the corresponding registered bit is further set to 11''.
端末装置の状態が変化しない場合および他の変化(応答
から無応答への変化も含む)の場合はポーリングアドレ
ステーブル230更新は行なわない。The polling address table 230 is not updated when the status of the terminal device does not change or when there is another change (including a change from response to no response).
ポーリングアドレステーブル230更新の様子を示す流
れ図を第3図(α)に示す。A flowchart showing how the polling address table 230 is updated is shown in FIG. 3 (α).
第3図(b)は実施例の通常動作を示す流れ図である。FIG. 3(b) is a flowchart showing the normal operation of the embodiment.
同図において、アドレスポインタ21を@0”に設定し
、ポーリングアドレステーブル23を読み、フラグによ
シ有効、無効を調べ、有効ならばポーリングを行ないポ
ーリングアドレスレジスタ11を歩進する。無効ならば
直ちにポーリングアドレスレジスタ11を歩進する。従
って、ポーリングは有効なポーリング対象端末装置のみ
に対し行なわれる。In the figure, the address pointer 21 is set to @0'', the polling address table 23 is read, the flag is checked to see if it is valid or invalid, and if the flag is valid, polling is performed and the polling address register 11 is incremented.If invalid, the polling address register 11 is incremented. Immediately increments the polling address register 11. Therefore, polling is performed only for valid polling target terminal devices.
以上説明したように、本発明によれば、接続され【いな
い端末装置は第1図に示すフラグの読出しによシ全く省
略される。フラグの読出しは単なるデータの読出しに過
ぎないアドレスポインタの歩道とともに時間的に問題と
ならず、接続された端末装置に対するポーリング周期の
みを含む効率的なポーリングが行なわれる。As described above, according to the present invention, reading of the flag shown in FIG. 1 for unconnected terminal devices is completely omitted. Reading the flag is not a time issue as the address pointer is simply reading data, and efficient polling is performed which only involves the polling period for the connected terminal equipment.
第1図は本発明の原理説明図、第2図は本発明の要部の
実施例の構成説明図、第3図(α)、(6)は実施例の
動作を示す流れ図、第4図(a)、 (6)、 (C)
は従来例の説明図であシ、図中、1は上位装置、21〜
23は端末装置、3はパス、21はアドレスポインタ、
22は歩進手段、23はポーダングアドレステーブル、
23−1.2.−は端末装置アドレス記憶内容を示す。Fig. 1 is an explanatory diagram of the principle of the present invention, Fig. 2 is an explanatory diagram of the configuration of an embodiment of the main part of the invention, Figs. 3 (α) and (6) are a flowchart showing the operation of the embodiment, and Fig. 4 (a), (6), (C)
is an explanatory diagram of a conventional example. In the diagram, 1 is a host device, 21 to
23 is a terminal device, 3 is a path, 21 is an address pointer,
22 is a stepping means, 23 is a poudang address table,
23-1.2. - indicates the terminal device address storage contents.
Claims (1)
置をいもづる式に接続し、該端末装置の状態を検出する
ため、前記上位装置から該端末装置に対してポーリング
を行なうデータシステムにおいて、 前記上位装置に接続可能な複数の端末装置のうち実際に
接続されている端末装置の各アドレスを保持するための
ポーリングアドレステーブルと、該ポーリングアドレス
テーブルから各アドレスを順次読出すためのアドレスポ
インタとを具えたことを特徴とするポーリング方式。[Scope of Claims] A data system in which a plurality of terminal devices are connected to a host device in a serial manner via a serial interface, and the host device polls the terminal device in order to detect the status of the terminal device. a polling address table for holding each address of a terminal device actually connected among a plurality of terminal devices connectable to the host device; and an address pointer for sequentially reading each address from the polling address table. A polling method characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3057087A JPS63198437A (en) | 1987-02-12 | 1987-02-12 | Polling system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3057087A JPS63198437A (en) | 1987-02-12 | 1987-02-12 | Polling system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63198437A true JPS63198437A (en) | 1988-08-17 |
Family
ID=12307498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3057087A Pending JPS63198437A (en) | 1987-02-12 | 1987-02-12 | Polling system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63198437A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0258449A (en) * | 1988-08-24 | 1990-02-27 | Hitachi Ltd | Polling system |
JPH02190050A (en) * | 1989-01-19 | 1990-07-26 | Fujitsu Ltd | Polling control system by hdlc-nrm protocol |
US5669351A (en) * | 1995-03-28 | 1997-09-23 | Nippondenso Co., Ltd. | Engine throttle control with varying control constants |
US7084594B2 (en) | 1998-11-18 | 2006-08-01 | Denso Corporation | Motor drive control apparatus and method having motor current limit function upon motor lock |
-
1987
- 1987-02-12 JP JP3057087A patent/JPS63198437A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0258449A (en) * | 1988-08-24 | 1990-02-27 | Hitachi Ltd | Polling system |
JPH02190050A (en) * | 1989-01-19 | 1990-07-26 | Fujitsu Ltd | Polling control system by hdlc-nrm protocol |
US5669351A (en) * | 1995-03-28 | 1997-09-23 | Nippondenso Co., Ltd. | Engine throttle control with varying control constants |
US7084594B2 (en) | 1998-11-18 | 2006-08-01 | Denso Corporation | Motor drive control apparatus and method having motor current limit function upon motor lock |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1104263A (en) | Apparatus for expanding memory size and direct memory addressing capabilities of digital computer means | |
JPS63198437A (en) | Polling system | |
JPH05100847A (en) | Memory protection system for information processor | |
KR900001997B1 (en) | Arrangement for supervising a data processing system | |
KR930013949A (en) | Information processing device | |
JPS57117056A (en) | Microcomputer device | |
Mink et al. | Operating principles of the PCI bus MultiKron interface board | |
KR890015130A (en) | Microprocessor | |
JP2876909B2 (en) | Interrupt emulator | |
JPS60239840A (en) | False fault generator | |
JPS57109058A (en) | Step system of microcomputer | |
JPS5663652A (en) | Information processing unit | |
JP2577613Y2 (en) | Information processing device | |
KR950010828B1 (en) | Programing supporting method in programinable timer | |
JPS59128619A (en) | Microcomputer device | |
JPH0622016B2 (en) | Information processing system | |
JPS61196337A (en) | Detecting system for unused area access of memory | |
JPH04182839A (en) | Debugging system for microprogram | |
JPH0262646A (en) | Multi-firmware device | |
JPH0296853A (en) | System for checking holding main storage capacity | |
JPS6225336A (en) | Processor resetting system | |
JPS6428730A (en) | Fault detection system | |
JPH06231010A (en) | Information processing system | |
JPS62293582A (en) | Memory device | |
JPH01196645A (en) | Memory device |