JPS63185295A - Burst signal generating device - Google Patents
Burst signal generating deviceInfo
- Publication number
- JPS63185295A JPS63185295A JP1769487A JP1769487A JPS63185295A JP S63185295 A JPS63185295 A JP S63185295A JP 1769487 A JP1769487 A JP 1769487A JP 1769487 A JP1769487 A JP 1769487A JP S63185295 A JPS63185295 A JP S63185295A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- adder
- subcarrier
- phase
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000003334 potential effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
2へ一/
本発明は、カラーテレビジョンカメラに使用して有効な
バースト信号発生装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION To Industrial Application Field 2/ The present invention relates to a burst signal generating device that is effective for use in a color television camera.
従来の技術
近年、カラーテレビジョンカメラは高性能化、多機能化
が図られる中、小型化、軽量化も同時に進めなければな
らない。BACKGROUND OF THE INVENTION In recent years, as color television cameras have become more sophisticated and multifunctional, they must also be made smaller and lighter.
第3図は従来のバースト位相調整装置および色信号変調
回路のブロック図を示すものである。破線外は本発明に
直接関係の無い部分なので簡単に説明することとする。FIG. 3 shows a block diagram of a conventional burst phase adjustment device and color signal modulation circuit. The parts outside the broken line are not directly related to the present invention, so they will be briefly explained.
第3図において1は第1の副搬送波であり、2は第1の
副搬送波1より90度位相の遅れた第2の副搬送波であ
る。13は第1の色信号であり、14は第2の色信号で
ある。In FIG. 3, 1 is a first subcarrier, and 2 is a second subcarrier that is delayed in phase by 90 degrees from the first subcarrier 1. 13 is a first color signal, and 14 is a second color signal.
15.16は利得制御信号である。17はバーストザブ
キャリアである。18は位相調整されたバーストサブキ
ャリアである。19は色信号とバーストサブキャリアが
ミックスされた信号である。15 and 16 are gain control signals. 17 is a burst carrier. 18 is a phase-adjusted burst subcarrier. 19 is a signal in which a color signal and a burst subcarrier are mixed.
108は変調器、109は利得制御回路である。108 is a modulator, and 109 is a gain control circuit.
110は加算器であり、111はバースト移相器3へ−
7
である。110 is an adder, 111 is a signal to burst phase shifter 3;
It is 7.
以上のように構成された従来のバース]・位相調整装置
について以下その動作について説明する。The operation of the conventional phase adjustment device configured as described above will be described below.
上記バースト移相器111は、インダクタやキャパシタ
などによって構成され、位相調整は前記インダクタおよ
びキャパシタの定数を変更する方法によって行なわれる
。The burst phase shifter 111 is composed of an inductor, a capacitor, etc., and phase adjustment is performed by changing the constants of the inductor and capacitor.
発明が解決しようとする問題点
しかしながら上記のような構成では、回路の半導体集積
回路化が困難であり、小型化、軽量化の上で妨げになる
。Problems to be Solved by the Invention However, with the above configuration, it is difficult to integrate the circuit into a semiconductor integrated circuit, which hinders miniaturization and weight reduction.
本発明は−F記問題点に鑑み、集積化しやすいバースト
信号発生装置を提供するものである。The present invention has been made in view of the problems described in -F and provides a burst signal generating device that is easy to integrate.
問題点を解決するための手段
上記問題点を解決するために、本発明のバースト信号発
生装置は、第1の副搬送波と、前記第1の副搬送波より
90度位相の遅れた第2の副搬送波を入力とし、前記第
1または第2の副搬送波を反転するための反転器と、前
記反転器に入力されない副搬送波と前記反転器を通った
副搬送波を加算するための第1の加算器と、前記第1の
加算器の出力を遅延させるための遅延器と、前記遅延器
の出力を利得制御するための第1の利得制御回路と、前
記第1の加算器の出力と前記第1の利得制御回路の出力
を加算するための第2の加算器と、前記第2の加算器の
出力をバースト期間のみ出力するための変調器を備えた
ものである。Means for Solving the Problems In order to solve the above problems, the burst signal generation device of the present invention includes a first subcarrier and a second subcarrier whose phase is delayed by 90 degrees from the first subcarrier. an inverter that receives a carrier wave as input and inverts the first or second subcarrier; and a first adder that adds the subcarrier that is not input to the inverter and the subcarrier that has passed through the inverter. a delay device for delaying the output of the first adder; a first gain control circuit for gain controlling the output of the delay device; and a delay device for delaying the output of the first adder; The second adder adds the outputs of the gain control circuits, and the modulator outputs the output of the second adder only during the burst period.
作 用
本発明は上記した構成により、インダクタやキャパシタ
を使用しなくても良く、直流電位による位相制御ができ
るので色信号変調回路と共に半導体集積回路化すること
ができる。Operation The present invention does not require the use of inductors or capacitors due to the above-described configuration, and since phase control can be performed using a DC potential, it can be integrated into a semiconductor integrated circuit together with a color signal modulation circuit.
実施例
第1図は本発明の一実施例におけるバースト信号発生装
置のブロック図を示すものである。第1図において、1
01は反転器であり、102は第1の加算器である。1
03は遅延器であり、104は第1の利得制御回路であ
り、105は第2の加算器である。106は変調器であ
る。Embodiment FIG. 1 shows a block diagram of a burst signal generator according to an embodiment of the present invention. In Figure 1, 1
01 is an inverter, and 102 is a first adder. 1
03 is a delay device, 104 is a first gain control circuit, and 105 is a second adder. 106 is a modulator.
以−にのように構成された本実施例のバースト信5ヘ一
/
号発生装置について、以下第1図および第2図を用いて
その動作を説明する。The operation of the burst signal 5/signal generator of this embodiment constructed as described above will be explained below with reference to FIGS. 1 and 2.
まず、第2図は本実施例における信号の流れをベクトル
図で示したものであり、第1図において201は第1の
副搬送波であり、202は第2の副搬送波である。前記
第2の副搬送波202は反転器101で反転される。前
記第1の副搬送波201と反転器101の出力信号は、
第1の加算器1o2で加算される。第1の加算器102
の出力信号204は、遅延器103に入力される。遅延
器103の出力信号205は第1の利得制御回路104
に入力され、利得制御信号210によって利得制御され
る。第2の加算器105は、前記第1の加算器102の
出力信号204と、第1の利得制御回路104の出力信
号206を加算する。First, FIG. 2 is a vector diagram showing the signal flow in this embodiment. In FIG. 1, 201 is the first subcarrier and 202 is the second subcarrier. The second subcarrier 202 is inverted by an inverter 101. The first subcarrier 201 and the output signal of the inverter 101 are:
They are added by the first adder 1o2. First adder 102
The output signal 204 is input to the delay device 103. The output signal 205 of the delay device 103 is transmitted to the first gain control circuit 104.
The gain is controlled by a gain control signal 210. The second adder 105 adds the output signal 204 of the first adder 102 and the output signal 206 of the first gain control circuit 104.
第2の加算器105の出力信号207は変調器106に
入力され、パーストゲートパルス211を変調する。変
調器106の出力信号208はノζ−スト信号となる。The output signal 207 of the second adder 105 is input to the modulator 106 and modulates the burst gate pulse 211. The output signal 208 of modulator 106 is a nost signal.
まだ、前記第1の副搬送波201が第2図の2Q1′と
な−た場合も、同様に61・−7
第2の加算器の出力信号は207と々る。しだがって、
出力バースト信号208は、利得制御信号210によっ
て位相が変化するが、第2図における信号207と20
デ間の位相関係は常に90度が保たれた捷まになる。Even if the first subcarrier 201 becomes 2Q1' in FIG. 2, the output signal of the second adder reaches 207 in the same way. Therefore,
The phase of the output burst signal 208 is changed by the gain control signal 210, but the signals 207 and 20 in FIG.
The phase relationship between the two is always maintained at 90 degrees.
以上のように本実施例によれば、第1の副搬送波201
と、第1の副搬送波より9Q度位相の遅れた第2の副搬
送波202を反転した信号203を加算し、前記加算器
の出力信号204と、前記加算器の出力信号204を遅
延させ、第1の利得制御回路104で利得制御した信号
206を加算することにより、バースト信号208の位
相は利得制御信号210によって変えることができる。As described above, according to this embodiment, the first subcarrier 201
and a signal 203 obtained by inverting a second subcarrier 202 that is delayed in phase by 9Q degrees from the first subcarrier, and the output signal 204 of the adder and the output signal 204 of the adder are delayed. The phase of the burst signal 208 can be changed by the gain control signal 210 by adding the signal 206 whose gain has been controlled by the gain control circuit 104 of FIG.
したがって、バースト信号の位相調整は直流電位によっ
て行なわれるため、半導体集積回路化が容易になる。ま
た、本実施例によれば、第1の副搬送波の位相が第2図
に示しである201から201に変化したときでも、そ
のときのバースト信号の相対的位相関係は90度に保た
れたままなので、NTSC方式ばかりで々ぐ、PAL方
式にも使用7′
できるという利点がある。Therefore, since the phase adjustment of the burst signal is performed using a DC potential, it is easy to integrate the burst signal into a semiconductor integrated circuit. Furthermore, according to this embodiment, even when the phase of the first subcarrier changes from 201 to 201 as shown in FIG. 2, the relative phase relationship of the burst signals at that time is maintained at 90 degrees. Therefore, it has the advantage that it can be used not only for the NTSC system but also for the PAL system.
なお、本実施例において第1の副搬送波201と第2の
副搬送波202は入れ替えても良い。Note that in this embodiment, the first subcarrier 201 and the second subcarrier 202 may be replaced.
発明の詳細
な説明したように、本発明によれば、バースト信号の発
生から位相調整までの回路を容易に半導体集積回路化す
ることができる。まだ、NTSC方式およびPAL方式
のビデオ信号にも使用することができ、その効果は犬な
るものである。As described in detail, according to the present invention, a circuit from burst signal generation to phase adjustment can be easily integrated into a semiconductor integrated circuit. However, it can also be used for NTSC and PAL video signals, with the same effect.
第1図は本発明の一実施例に係るバースト信号発生装置
を示すブロック図、第2図は同実施例の信号のベクトル
図、第3図は従来のバースト移相器および色信号変調回
路のブロック図である。
101 ・・・反転器、102・・・・・・第1の加算
器、103・・・・・・遅延器、104・・・・・・第
1の利得制御回路、105・・・・・・第2の加算器、
106・・・・変調器。FIG. 1 is a block diagram showing a burst signal generator according to an embodiment of the present invention, FIG. 2 is a signal vector diagram of the same embodiment, and FIG. 3 is a diagram of a conventional burst phase shifter and color signal modulation circuit. It is a block diagram. 101... Inverter, 102... First adder, 103... Delay device, 104... First gain control circuit, 105...・Second adder,
106...Modulator.
Claims (1)
の遅れた第2の副搬送波を入力とし、前記第1または第
2の副搬送波を反転するための反転器と、前記反転器に
入力されない副搬送波と、前記反転器を通った副搬送波
を加算するための第1の加算器と、前記第1の加算器の
出力を遅延させるための遅延器と、前記遅延器の出力を
利得制御するための第1の利得制御回路と、前記第1の
加算器の出力と前記第1の利得制御回路の出力を加算す
るための第2の加算器と、前記第2の加算器の出力をバ
ースト期間のみ出力するための変調器を備え、前記第1
の利得制御回路により、バースト信号の位相調整を行う
ことを特徴とするバースト信号発生装置。an inverter that receives a first subcarrier and a second subcarrier whose phase is delayed by 90 degrees from the first subcarrier and inverts the first or second subcarrier; and the inverter a first adder for adding a subcarrier that is not input to the inverter and a subcarrier that has passed through the inverter; a delay device for delaying the output of the first adder; and a delay device for delaying the output of the first adder; a first gain control circuit for gain control; a second adder for adding the output of the first adder and the output of the first gain control circuit; a modulator for outputting an output only during a burst period;
A burst signal generating device characterized in that a gain control circuit adjusts the phase of a burst signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1769487A JPS63185295A (en) | 1987-01-28 | 1987-01-28 | Burst signal generating device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1769487A JPS63185295A (en) | 1987-01-28 | 1987-01-28 | Burst signal generating device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63185295A true JPS63185295A (en) | 1988-07-30 |
Family
ID=11950912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1769487A Pending JPS63185295A (en) | 1987-01-28 | 1987-01-28 | Burst signal generating device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63185295A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0365891A (en) * | 1989-08-03 | 1991-03-20 | Matsushita Electric Ind Co Ltd | Phase controller |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601084B2 (en) * | 1977-11-07 | 1985-01-11 | 石川島播磨重工業株式会社 | Rolling control device |
-
1987
- 1987-01-28 JP JP1769487A patent/JPS63185295A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601084B2 (en) * | 1977-11-07 | 1985-01-11 | 石川島播磨重工業株式会社 | Rolling control device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0365891A (en) * | 1989-08-03 | 1991-03-20 | Matsushita Electric Ind Co Ltd | Phase controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04329710A (en) | Two-multiple circuit | |
JPS63185295A (en) | Burst signal generating device | |
KR930017459A (en) | Butter phase correction circuit | |
JPH06292218A (en) | Rgb encoder | |
JPH066708A (en) | Picture display device | |
JP2501517Y2 (en) | Color adjustment circuit | |
JPS5921530Y2 (en) | Variable frequency divider control circuit | |
JPS62183688A (en) | Horizontal correlation filter | |
JPH01181212A (en) | Interdigital filter | |
JPS6174489A (en) | Synchronous coupled circuit | |
JPS62189880A (en) | Contour emphasizing circuit | |
JPH03273786A (en) | Image pickup device | |
JPH0418306Y2 (en) | ||
JPS5983492A (en) | Noise reduction device for color television | |
JP3170695B2 (en) | Burst signal generation circuit | |
JPH01254091A (en) | Method for improving contour | |
JPS5944186A (en) | Device for producing ntsc system carrier chrominance signal | |
JPS6291094A (en) | Digital chrominance signal processing circuit | |
JPH06189326A (en) | Video adjustment circuit | |
JPH0453356B2 (en) | ||
EP0862338A2 (en) | Chroma signal recording circuit | |
JPS6147472B2 (en) | ||
JPS63245088A (en) | Automatic phase control circuit | |
JPH08139568A (en) | Filter control circuit | |
JPH02288416A (en) | Phase synchronizing circuit |