JPH03273786A - Image pickup device - Google Patents

Image pickup device

Info

Publication number
JPH03273786A
JPH03273786A JP2071849A JP7184990A JPH03273786A JP H03273786 A JPH03273786 A JP H03273786A JP 2071849 A JP2071849 A JP 2071849A JP 7184990 A JP7184990 A JP 7184990A JP H03273786 A JPH03273786 A JP H03273786A
Authority
JP
Japan
Prior art keywords
signal
frequency
nfsc
reference frequency
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2071849A
Other languages
Japanese (ja)
Inventor
Kunio Ninomiya
二宮 邦男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2071849A priority Critical patent/JPH03273786A/en
Publication of JPH03273786A publication Critical patent/JPH03273786A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To stably output a sub carrier and a burst signal without affecting the frequency of the second reference frequency signal with the frequency change of the first reference frequency by canceling the PLL control of the first and second reference frequency signals at the time of an external synchronizing mode. CONSTITUTION:In the case of the external synchronizing mode, an external synchronizing signal input discriminating circuit 11 detects that an external synchronizing signal is inputted from an input terminal 20, the voltage value of a signal line 15 is turned to a constant value and the frequency to be outputted from an Nfsc oscillator 10 is forcibly fixed. When the control voltage of the signal line 15 reaches a certain constant value, the Nfsc oscillator 10 to output an Nfsc clock signal is stably oscillated with the frequency Nfsc at the frequency of the voltage value. Thus, when the frequency Nfsc is stablized, the frequencies of the sub carrier and the burst signal to be outputted from a sub carrier burst generating circuit and a PLL circuit 8 are made stable as well.

Description

【発明の詳細な説明】 [産業上の利用分野 本発明は、例えば固体撮像素子を用いたPAL(Pha
se Alternative by Line)方式
のカラービデオカメラなどの撮像装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application The present invention is directed to, for example, PAL (Pha...
The present invention relates to an imaging device such as an Alternative by Line color video camera.

[従来の技術] 従来、固体撮像素子を用いた、PAL方式のビデオカメ
ラシステムにおいては、第2図に示すように構成されて
いる。ここで、201はレンズ光学系で、レンズ201
aと水晶ローパスフィルタ201bにより成り、固体撮
像素子であるCCD202上に像を結ぶようにしている
。このCCD202より出力されるRGB信号のそれぞ
れは、ブリプロセス回路203、プロセス処理回路20
4を介して色差信号と輝度信号に変換され、エンコーダ
2205よりビデオ出力信号として出力される。
[Prior Art] Conventionally, a PAL video camera system using a solid-state image sensor is configured as shown in FIG. Here, 201 is a lens optical system, and the lens 201
a and a crystal low-pass filter 201b, which focuses an image on a CCD 202, which is a solid-state image sensor. Each of the RGB signals output from this CCD 202 is transmitted to a pre-processing circuit 203 and a process processing circuit 20.
4, the signal is converted into a color difference signal and a luminance signal, and the encoder 2205 outputs the signal as a video output signal.

206は周波数Mfの信号を発生するMf発振回路、2
07は周波数Nf、cの周波数信号を出力するN f 
sc発振器である。208はクロックパルス発生器で、
Mf発振器206よりのMf周波数信号を入力し、CC
D駆動用のパルス信号や映像処理に使用する各種タイミ
ング信号を出力している。209はCCD202を駆動
するドライバである。211サブキヤリアバ一スト発振
器とPLL回路で、Mf倍信号Nf、c信号を入力し、
それらの同期がずれるとNfscコントロール電圧信号
212を出力して、Nfsc信号の周波数を調整するよ
うに動作している。また、位相比較器210は外部同期
信号を入力し、その外部同期信号とクロックパルス発生
器208より出力されるクロック信号とのPLL回路2
11により調べ、それらのい同期がずれた時はコントロ
ール電圧信号213を出力して、Mf発振回路206よ
り出力する周波数Mfの信号の周波数を調整するように
している。
206 is an Mf oscillation circuit that generates a signal of frequency Mf;
07 is N f which outputs a frequency signal of frequency Nf, c
It is a sc oscillator. 208 is a clock pulse generator;
Input the Mf frequency signal from the Mf oscillator 206, and
It outputs pulse signals for D drive and various timing signals used for video processing. A driver 209 drives the CCD 202. 211 subcarrier bast oscillator and PLL circuit, input Mf multiplied signal Nf, c signal,
When these are out of synchronization, the Nfsc control voltage signal 212 is outputted to adjust the frequency of the Nfsc signal. Further, the phase comparator 210 inputs an external synchronization signal, and connects the external synchronization signal and the clock signal output from the clock pulse generator 208 to a PLL circuit 2.
11, and when they are out of synchronization, a control voltage signal 213 is output to adjust the frequency of the signal of frequency Mf output from the Mf oscillation circuit 206.

このように、固体撮像素子202を駆動する周波数Mf
の信号とバースト、サブキャリアを構成する周波数Nf
scとは、通常PLLをかけて動作させている。このシ
ステムにおいて、外部同期モード時、特にV−H同期シ
ステム(垂直同期と水平同期)では、外部同期信号が位
相比較器210に入力されると、カメラ本体の水平同期
信号と外部より入力される水平同期信号との位相を比較
して、それらの位相差に基づくコントロール電圧信号2
13をMf発振回路206に出力している。このMf発
振回路206では位相比較器21Oからのコントロール
電圧信号213を入力すると、その電圧に応じて出力す
るクロック信号の発振周波数を変更し、外部同期信号と
の同期を取るようにしている。
In this way, the frequency Mf for driving the solid-state image sensor 202
Frequency Nf that constitutes the signal, burst, and subcarrier
SC is normally operated by applying PLL. In this system, in the external synchronization mode, especially in the V-H synchronization system (vertical synchronization and horizontal synchronization), when the external synchronization signal is input to the phase comparator 210, it is inputted from the outside with the horizontal synchronization signal of the camera body. Control voltage signal 2 based on the phase difference by comparing the phase with the horizontal synchronization signal
13 is output to the Mf oscillation circuit 206. When this Mf oscillation circuit 206 receives the control voltage signal 213 from the phase comparator 21O, it changes the oscillation frequency of the clock signal to be output according to the voltage, thereby achieving synchronization with an external synchronizing signal.

[発明が解決しようとする問題点] このように上記従来例では、外部同期モード時、外部か
らの同期信号■・Hに対して位相比較を行ない、その位
相誤差によりコントロール電圧信号213を発生させて
、クロックパルス発生器208の基本周波数Mfの発振
周波数を変化させることにより、■、Hのタイミングを
カメラ本体の■・H同期信号と合わせている。しかし、
PALカラービデオカメラ・システムでは基本周波数M
fとバースト、サブキャリア構成用のNf、、とPLL
をかけているので、外部同期モード時に、その位相によ
りMfの周波数を直接制御すると、PLLをかけている
NfsCにも影響を与えることになる。
[Problems to be Solved by the Invention] As described above, in the above conventional example, in the external synchronization mode, phase comparison is performed for the external synchronization signals ■ and H, and the control voltage signal 213 is generated based on the phase error. By changing the oscillation frequency of the fundamental frequency Mf of the clock pulse generator 208, the timings of ■ and H are matched with the ■ and H synchronization signals of the camera body. but,
In PAL color video camera systems, the fundamental frequency M
f and burst, Nf for subcarrier configuration, and PLL
Therefore, if the frequency of Mf is directly controlled by the phase in external synchronization mode, it will also affect NfsC, which applies PLL.

このため、V、Hの変化量が、サブキャリア、バースト
構成用のNfsc発振回路207とのPLLのロックレ
ンジより大きいと、MfとN f scとのPLLのロ
ックがはずれてバースト、サブキャリアの周波数が乱れ
、カラー映像出力に不具合を生じることがあった。
Therefore, if the amount of change in V and H is larger than the lock range of the PLL with the Nfsc oscillation circuit 207 for subcarrier and burst configuration, the PLL between Mf and Nfsc loses lock and the burst and subcarrier Frequency was disturbed, which sometimes caused problems with color video output.

本発明は上記従来例に鑑みてなされたもので、外部同期
モード時には、MfとNfscとのPLL制御を解除す
ることにより、外部同期信号とV、H同期の位相(周波
数)とがMfとNfscのPLLのロックレンジより大
きく変化していても、Mfの周波数変化がNf3cの周
波数に影響を与えることなく、安定してサブキャリアと
バースト信号を出力できる撮像装置を提供することを目
的とする。
The present invention has been made in view of the above-mentioned conventional example, and in the external synchronization mode, by canceling the PLL control of Mf and Nfsc, the phase (frequency) of the external synchronization signal and V, H synchronization is changed between Mf and Nfsc. To provide an imaging device that can stably output a subcarrier and a burst signal without affecting the frequency of Nf3c due to a change in the frequency of Mf, even if the change is larger than the lock range of a PLL.

[課題を解決するための手段] 上記目的を達成するために本発明の撮像装置は以下の様
な構成からなる。即ち、 撮像手段と、該撮像手段よりの画像信号を処理する画像
信号処理手段と、前記画像信号を映像信号に変換して出
力する映像出力手段と、第1の基準周波数信号を入力し
て前記撮像手段と前記画像信号処理手段に出力するタイ
ミング信号を出力するタイミング信号発生手段と、前記
映像出力手段におけるサブキャリア信号及びバースト信
号の基準となる第2の基準周波数信号を発生する周波数
発生手段とを有するPAL方式の撮像装置であって、前
記第1と第2の基準周波数信号とをPLL制御して、前
記第1と第2の基準周波数信号の周波数を調整する調整
手段と、外部同期信号と内部同期信号との位相差に基づ
いて前記第1の基準周波数信号の周波数を変更する周波
数変更手段と、前記外部同期信号が入力されたことを判
別する判別手段と、前記判別手段により前記外部同期信
号が入力されたことが判別されると、前記調整手段にお
けるPLL制御を禁止する禁止手段とを有する。
[Means for Solving the Problems] In order to achieve the above object, an imaging device of the present invention has the following configuration. That is, an image capturing means, an image signal processing means for processing an image signal from the image capturing means, a video output means for converting the image signal into a video signal and outputting the same, and a first reference frequency signal inputted to the video signal. a timing signal generating means for outputting a timing signal to be outputted to the imaging means and the image signal processing means; and a frequency generating means for generating a second reference frequency signal serving as a reference for a subcarrier signal and a burst signal in the video output means. A PAL type imaging device comprising: an adjusting means for adjusting the frequencies of the first and second reference frequency signals by performing PLL control on the first and second reference frequency signals; and an external synchronization signal. frequency changing means for changing the frequency of the first reference frequency signal based on the phase difference between the first reference frequency signal and the internal synchronizing signal; a determining means for determining that the external synchronizing signal is input; and inhibiting means for inhibiting PLL control in the adjusting means when it is determined that a synchronization signal has been input.

[作用] 以上の構成において、外部同期信号が入力されたことを
判別する判別手段とにより。外部同期信号が入力された
ことが判別されると、第1と第2の基準周波数信号とを
PLL制御して、第1と第2の基準周波数信号の周波数
を調整するのを禁止するようにしている。これにより、
外部同期信号により、第1の基準周波数信号の周波数だ
けが調整され、第2の基準周波数信号の周波数は安定し
た一定の周波数になって、サブキャリアやバースト信号
が安定したものとなる。
[Operation] In the above configuration, by the determination means for determining that an external synchronization signal has been input. When it is determined that the external synchronization signal has been input, the first and second reference frequency signals are controlled by PLL to prohibit adjustment of the frequencies of the first and second reference frequency signals. ing. This results in
Only the frequency of the first reference frequency signal is adjusted by the external synchronization signal, and the frequency of the second reference frequency signal becomes a stable constant frequency, making the subcarrier and burst signal stable.

[実施例] 以下、添付図面を参照して本発明の好適な実施例を詳細
に説明する。
[Embodiments] Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[カラービデオカメラの構成説明(第1図)]第1図は
本発明の一実施例の固体撮像素子を用いたPAL方式の
カラービデオカメラの概略構成を示すブロック図である
[Description of configuration of color video camera (FIG. 1)] FIG. 1 is a block diagram showing the schematic configuration of a PAL color video camera using a solid-state image sensor according to an embodiment of the present invention.

図において、1はレンズ光学系を示し、1aはレンズ、
1bは水晶ローパスフィルタを示している。2は固体撮
像素子のCCDである。3は固体撮像素子2から出力さ
れるR、G、B信号をAGC,クランプ、ニー(Kne
e)特性輝度信号処理をするブリ・プロセス回路である
。4はプロセス処理回路で、ブリプロセス回路3で処理
されたR(赤)、B(ブルー)、G(グリーン)、Y(
輝度)を入力し、ブランキング・ガンマ、W、C(ホワ
イト・クリップ)等のプロセス処理して、B−Y、R−
Yの色差信号と輝度(Y)信号とに変換して出力してい
る。6はエンコーダ回路で、色差信号と輝度信号からP
ALコンポジット・ビデオ信号を作成して、ビデオ信号
として出力している。
In the figure, 1 indicates a lens optical system, 1a is a lens,
1b indicates a crystal low-pass filter. 2 is a CCD which is a solid-state image sensor. 3 converts the R, G, and B signals output from the solid-state image sensor 2 into AGC, clamp, and knee
e) A Buri process circuit that processes characteristic luminance signals. 4 is a process processing circuit, R (red), B (blue), G (green), Y (
Input the brightness), process the blanking gamma, W, C (white clip), etc., and input the B-Y, R-
It is converted into a Y color difference signal and a luminance (Y) signal and output. 6 is an encoder circuit that outputs P from the color difference signal and the luminance signal.
An AL composite video signal is created and output as a video signal.

7はMf発振回路で、周波数Mf (H2)のクロック
信号を出力している。5はクロック同期信号発生器で、
Mf発振回路7よりの周波数がMfH2のクロック信号
を基本周波数信号として入力し、COD駆動用のパルス
及び映像信号処理に用いる各種タイミングパルス信号を
出力している。
7 is an Mf oscillation circuit which outputs a clock signal of frequency Mf (H2). 5 is a clock synchronization signal generator;
A clock signal having a frequency of MfH2 from the Mf oscillation circuit 7 is input as a basic frequency signal, and pulses for COD driving and various timing pulse signals used for video signal processing are output.

12はC0D2を駆動するドライバ回路である。12 is a driver circuit that drives C0D2.

10はNfscの発振回路、8はサブキャリアとバース
ト発生器とPLL回路で、周波数N f scとMfの
信号とにPLLをかけて、サブキャリアとバースト信号
を発生している。
10 is an oscillation circuit of Nfsc, and 8 is a subcarrier, burst generator, and PLL circuit, which applies PLL to signals of frequencies N f sc and Mf to generate subcarrier and burst signals.

20は外部同期信号入力端子であり、9は位相比較器と
コントロール電圧発生回路で、外部同期信号(V、H同
期信号)と、クロック同期信号発生器5より出力される
カメラ本体の同期信号との位相比較を行って、Mf発振
回路7より出力される基準周波数信号の周波数を変更す
るように動作している。11は外部同期信号入力判別回
路である。
20 is an external synchronization signal input terminal, and 9 is a phase comparator and a control voltage generation circuit, which input external synchronization signals (V, H synchronization signals) and the synchronization signal of the camera body output from the clock synchronization signal generator 5. The Mf oscillation circuit 7 operates to change the frequency of the reference frequency signal outputted from the Mf oscillation circuit 7 by comparing the phases of the Mf oscillation circuit 7. 11 is an external synchronization signal input determination circuit.

以上の構成による回路の動作について説明する。いまえ
カメラ本体が内部同期モードで動作している場合(外部
同期信号が入力されない時)、位相比較器9から出力さ
れるコントロール電圧信号13の値は一定値となり、M
f発振回路7より出力される信号の周波数Mfは、安定
した一定の1 周波数となる。
The operation of the circuit with the above configuration will be explained. Now, when the camera body is operating in internal synchronization mode (when no external synchronization signal is input), the value of the control voltage signal 13 output from the phase comparator 9 is a constant value, and M
The frequency Mf of the signal output from the f oscillation circuit 7 is a stable and constant frequency of 1.

一定周波数のMf (H2)信号が信号線14を介して
サブキャリアとバースト発生器とPLL回路8に入力さ
れると、Nf、c発振器10よりの周波数Nfg、と位
相比較されて、信号線15を介してNfsc発振器10
ヘサブキャリア周波数コントロール電圧信号が出力され
る。これによりN f sc発振器10より出力される
周波数Nfscの信号と、周波数Mfの信号とがPLL
制御され、サブキャリアバースト発生器とPLL回路8
より安定したサブキャリア、バースト信号が出力される
When the constant frequency Mf (H2) signal is input to the subcarrier, burst generator, and PLL circuit 8 via the signal line 14, it is phase-compared with the frequency Nfg from the Nf,c oscillator 10, and then sent to the signal line 15. Nfsc oscillator 10 via
A subcarrier frequency control voltage signal is output. As a result, the signal with the frequency Nfsc output from the Nfsc oscillator 10 and the signal with the frequency Mf are connected to the PLL.
Controlled subcarrier burst generator and PLL circuit 8
More stable subcarrier and burst signals are output.

一方、外部同期モードの場合は、外部同期信号が入力端
子20から人力され、位相比較器9に・より内部(カメ
ラ)の同期信号16と位相比較されて、Mf発振回路7
にMfH2発振コ発振コントロール 型圧信号13が出力される。これにより、Mf発振回路
7より出力されるの発振周波数が制御される。
On the other hand, in the case of external synchronization mode, an external synchronization signal is input from the input terminal 20, and the phase is compared with the internal (camera) synchronization signal 16 by the phase comparator 9.
The MfH2 oscillation control type pressure signal 13 is output. As a result, the oscillation frequency output from the Mf oscillation circuit 7 is controlled.

いま、コントロール電圧信号13により△Mf(H2)
周波数だけ制御された周波数が(Mf+△Mf)のクロ
ック信号が、信号線14を介してサブキャリア発生器と
PLL回路8に入力されると、周波数Nfllcとの間
でPLL制御が実行される。これにより、信号線15を
通してNfIlc発振き10より出力されるNfsc発
振周波数が制御されて△N f scとなり、サブキャ
リア発生器とPLL回路8より出力されるサブキャリア
とバーストの周波数も変化することになる。
Now, △Mf(H2) by the control voltage signal 13
When a clock signal whose frequency is (Mf+ΔMf) whose frequency is controlled is input to the subcarrier generator and the PLL circuit 8 via the signal line 14, PLL control is executed between the frequency Nfllc and the clock signal whose frequency is (Mf+ΔMf). As a result, the Nfsc oscillation frequency output from the NfIlc oscillation 10 through the signal line 15 is controlled to ΔN f sc, and the subcarrier and burst frequencies output from the subcarrier generator and PLL circuit 8 also change. become.

しかし、この実施例では、外部同期信号入力判別回路1
1により、入力端子20より外部同期信号が入力されて
いることを検出して、信号線15の電圧値を一定の値に
して、Nfsc発振器10より出力される周波数(Nf
go)を強制的に固定する。なお、Nfscクロック信
号を出力するNf、0発振器10は、信号線15のコン
トロール電圧がある一定値になると、その電圧値の周波
数で安定して周波数Nf、cで発振することになる。こ
うして、周波数Nfscが安定すると、サブキャリア・
バースト発生回路とPLL回路8より出力されるサブキ
ャリアとバーストの周波数も安定する。
However, in this embodiment, the external synchronization signal input determination circuit 1
1 detects that an external synchronizing signal is input from the input terminal 20, sets the voltage value of the signal line 15 to a constant value, and adjusts the frequency (Nf
go) is forcibly fixed. Note that when the control voltage of the signal line 15 reaches a certain constant value, the Nf,0 oscillator 10 that outputs the Nfsc clock signal stably oscillates at the frequency of that voltage value Nf,c. In this way, when the frequency Nfsc becomes stable, the subcarrier
The subcarrier and burst frequencies output from the burst generation circuit and PLL circuit 8 are also stabilized.

以上説明したように本実施例によれば、固体撮像素子を
用いたPALビデオカメラにおいて、固体撮像素子駆動
と映像信号処理用パルスとの基準周波数信号を作成する
基本周波数Mf(H2)と、サブキャリアとバースト信
号を作成する周波数Nf、cとをPLL制御するシステ
ムにおいて、内部同期モードの場合は、MfとNfll
cとはPLLの動作を行ないながらカメラ動作を行ない
、外部同期信号が入力されると、サブキャリア発振用の
周波数N f scと周波数MfとのPLL制御を解除
することにより、安定したNfg。によりサブキャリア
やバースト信号を出力することができる。
As explained above, according to this embodiment, in a PAL video camera using a solid-state image sensor, the fundamental frequency Mf (H2) for creating a reference frequency signal for driving the solid-state image sensor and the pulse for video signal processing, and the sub-frequency In a system that performs PLL control of frequencies Nf and c for creating carriers and burst signals, in the case of internal synchronization mode, Mf and Nfll
c means camera operation while performing PLL operation, and when an external synchronization signal is input, stabilizes Nfg by canceling PLL control of subcarrier oscillation frequency N f sc and frequency Mf. It is possible to output subcarriers and burst signals.

これにより、外部同期モード時でも映像上不具合を生じ
ることなくカメラ動作を行なうことが出来る。
Thereby, the camera can be operated without causing problems in the image even in the external synchronization mode.

[発明の効果] 以上説明したように本発明によれば、外部同期モード時
には、第1と第2の基準周波数信号のPLL制御を解除
することにより、外部同期信号と内部の同期信号の位相
(周波数)とが大きく変化していても、第1の基準周波
数の周波数変化が第2の基準周波数信号の周波数に影響
を与えることなく、安定してサブキャリアとバースト信
号を出 5 力できる効果がある。
[Effects of the Invention] As explained above, according to the present invention, in the external synchronization mode, by canceling the PLL control of the first and second reference frequency signals, the phase ( Even if the frequency of the first reference frequency varies greatly, the subcarrier and burst signal can be stably output without the frequency change of the first reference frequency affecting the frequency of the second reference frequency signal. be.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のPAL方式のカラービデオ
カメラの構成を示すブロック図、そして 第2図は従来のPAL方式のカラービデオカメラの構成
を示すブロック図である。 図中、1・・・レンズ光学系、2・・・CCD、3・・
・ブリプロセス回路、4・・・プロセス処理回路、5・
・・クロック同期信号発生器、6・・・エンコーダ回路
、7・・・Mf発振回路、8・・・サブキャリアとバー
スト発生器とPLL回路、9・・・位相比較器とコント
ロール電圧発生回路、10・・・Nf8c発振器、11
・・・外部同期信号入力判別回路、12・・・ドライバ
、20・・・外部同期入力端子である。  6
FIG. 1 is a block diagram showing the configuration of a PAL color video camera according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of a conventional PAL color video camera. In the figure, 1... Lens optical system, 2... CCD, 3...
・Bri process circuit, 4... Process processing circuit, 5・
... Clock synchronization signal generator, 6... Encoder circuit, 7... Mf oscillation circuit, 8... Subcarrier, burst generator, and PLL circuit, 9... Phase comparator and control voltage generation circuit, 10...Nf8c oscillator, 11
. . . External synchronous signal input determination circuit, 12 . . . Driver, 20 . . . External synchronous input terminal. 6

Claims (1)

【特許請求の範囲】 撮像手段と、該撮像手段よりの画像信号を処理する画像
信号処理手段と、前記画像信号を映像信号に変換して出
力する映像出力手段と、第1の基準周波数信号を入力し
て前記撮像手段と前記画像信号処理手段に出力するタイ
ミング信号を出力するタイミング信号発生手段と、前記
映像出力手段におけるサブキャリア信号及びバースト信
号の基準となる第2の基準周波数信号を発生する周波数
発生手段とを有するPAL方式の撮像装置であつて、 前記第1と第2の基準周波数信号とをPLL制御して、
前記第1と第2の基準周波数信号の周波数を調整する調
整手段と、 外部同期信号と内部同期信号との位相差に基づいて前記
第1の基準周波数信号の周波数を変更する周波数変更手
段と、 前記外部同期信号が入力されたことを判別する判別手段
と、 前記判別手段により前記外部同期信号が入力されたこと
が判別されると、前記調整手段におけるPLL制御を禁
止する禁止手段と を有することを特徴とする撮像装置。
[Scope of Claims] An imaging means, an image signal processing means for processing an image signal from the imaging means, a video output means for converting the image signal into a video signal and outputting it, and a first reference frequency signal. timing signal generating means for outputting a timing signal inputted and output to the imaging means and the image signal processing means; and a second reference frequency signal generating a second reference frequency signal serving as a reference for a subcarrier signal and a burst signal in the video output means. A PAL type imaging device having a frequency generating means, the first and second reference frequency signals being subjected to PLL control,
an adjusting means for adjusting the frequency of the first and second reference frequency signals; a frequency changing means for changing the frequency of the first reference frequency signal based on a phase difference between an external synchronization signal and an internal synchronization signal; A determining means for determining that the external synchronizing signal has been input; and a prohibiting means for prohibiting PLL control in the adjusting means when the determining means determines that the external synchronizing signal has been input. An imaging device characterized by:
JP2071849A 1990-03-23 1990-03-23 Image pickup device Pending JPH03273786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2071849A JPH03273786A (en) 1990-03-23 1990-03-23 Image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2071849A JPH03273786A (en) 1990-03-23 1990-03-23 Image pickup device

Publications (1)

Publication Number Publication Date
JPH03273786A true JPH03273786A (en) 1991-12-04

Family

ID=13472398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2071849A Pending JPH03273786A (en) 1990-03-23 1990-03-23 Image pickup device

Country Status (1)

Country Link
JP (1) JPH03273786A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161572A (en) * 2009-01-07 2010-07-22 Canon Inc Imaging apparatus, control method thereof, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161572A (en) * 2009-01-07 2010-07-22 Canon Inc Imaging apparatus, control method thereof, and program

Similar Documents

Publication Publication Date Title
FI76904B (en) INTEGRATED KRETS FOER FAERGAVKODAREN AV EN TELEVISIONSMOTTAGARE.
JPH07184097A (en) Image pickup device
KR20000023126A (en) External synchronization system using composite synchronization signal, and camera system using the same
JPH03273786A (en) Image pickup device
EP0966153B1 (en) Video signal synchronizing apparatus
JP3485623B2 (en) Video camera
KR0165380B1 (en) Color ccd camera of pal method
JPH06141334A (en) Color television camera equipment
JP2730031B2 (en) Drive circuit for solid-state image sensor
KR100189052B1 (en) Palm form color ccd camera
JPH04310089A (en) Color television camer equipment
JP3508267B2 (en) Camera integrated VTR
JP2575060B2 (en) Video signal creation device
JPS6120481A (en) Automatic hue correcting device of color camera
KR0122950Y1 (en) Sub-picture color signal detection stability circuit
JPH08275185A (en) Contour correction circuit
JPH09284639A (en) Digital signal processing camera device
JP2863366B2 (en) Bright adjustment circuit
JP2519824B2 (en) White balance adjustment device
JP2856394B2 (en) Synchronous signal generation circuit
JPH04310088A (en) Color television camera equipment
JPH01120191A (en) Image pickup device
JPH09261529A (en) Video camera
JPH0442692A (en) Color still picture input device
JPH01181212A (en) Interdigital filter