JPS63184155A - Down load system for multiprocessor system - Google Patents
Down load system for multiprocessor systemInfo
- Publication number
- JPS63184155A JPS63184155A JP1513487A JP1513487A JPS63184155A JP S63184155 A JPS63184155 A JP S63184155A JP 1513487 A JP1513487 A JP 1513487A JP 1513487 A JP1513487 A JP 1513487A JP S63184155 A JPS63184155 A JP S63184155A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- processor
- slave processor
- slave
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 4
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 102220575564 Transmembrane protein 183A_R10M_mutation Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
し発明の目的コ
′（産業上の利用分野）
本発明は、例えば電子交換曙に使用されるマルチプロセ
ッサシステムのダウンロード方式に関する。DETAILED DESCRIPTION OF THE INVENTION OBJECTS OF THE INVENTION (Field of Industrial Application) The present invention relates to a download method for a multiprocessor system used, for example, in electronic exchange technology.
（従来の技術）
近年、電子交換機の制御＠置等には複数のプロセッサを
用いたマルチプロセッサシステムが多く使用されるよう
になっているが、その中に複数のプロセッサ間を密結合
の共有メモリを介して結合したシステムがある。この種
のシステムは、一般にマスタプロセッサおよびスレーブ
プロセッサからなる２つのプロセッサを有し、かつこれ
らのプロセッサ毎に専用のメモリと各プロセッサが共通
にアクセス可能な密結合の共有メモリとを備えている。(Prior art) In recent years, multiprocessor systems using multiple processors have come into widespread use for the control and installation of electronic switching equipment. There are systems connected via . This type of system generally has two processors, a master processor and a slave processor, and each of these processors has a dedicated memory and a tightly coupled shared memory that can be commonly accessed by each processor.
ところでこの種のシステムでは、電源投入時等の初期設
定時にマスタプロセッサおよびスレーブプロセッサが使
用するプログラムを各々専用のメモリに何等かの手段で
設定する必要があるが、このうちスレーブプロセッサ用
のプログラムについては、従来例えば第４図に示す如く
スレーブプロセッサ用のメモリをＲＯＭにより構成して
このＲＯＭ１に予めプログラムを記憶しておくことによ
り設定している。しかし、このような構成ではスレーブ
プロセッサ用の大容量のメモリを全てＲ１０Ｍから構成
しなければならないためシステムがルめて高価なり、ま
たプログラムの変更等を行ない難いという欠点がある。By the way, in this type of system, it is necessary to set the programs used by the master processor and slave processors in their own dedicated memory by some means during initial settings such as when the power is turned on. Conventionally, for example, as shown in FIG. 4, the memory for the slave processor is constituted by a ROM, and the settings are made by storing a program in advance in the ROM1. However, in such a configuration, the large-capacity memory for the slave processor must be entirely composed of R10M, which makes the system expensive and has the disadvantage that it is difficult to change the program.
一方、別のプログラム設定方式として、例えば第５図に
示す如くスレーブプロセッサ用メモリのイニシャルプロ
グラムローダ（Ｉ ＰＬ）を記憶する部分のみをＲＯＭ
として残して他をＲＡＭにより構成し、初期設定時にス
レーブプロセッサにより上記ＩＰＬを実行してマスタプ
ロセッサ用のメモリまたは外部メモリからスレーブプロ
セッサ用のプログラムを上記ＲＡＭにダウンロードする
ものがある。このようなダウンロード方式を用いれば、
スレーブプロセッサ用メモリの主部分をＲＡＭにより構
成することができるので、全ての領域をＲＯＭにより構
成した前記システムに比べるとシステムは安価になりま
たプログラムの変更も容易に行なうことができる。とこ
ろが、このような方式を用いたとしても、依然としてス
レーブプロセッサ用メモリの全ｆｉｌをＲＡＭにより構
成することはできないため、より以上のシステム価格の
低減および保守性の向上を図ることができなかった。On the other hand, as another program setting method, for example, as shown in FIG.
In some cases, the IPL is executed by the slave processor during initial setting, and the program for the slave processor is downloaded from the memory for the master processor or an external memory to the RAM. If you use this download method,
Since the main part of the memory for the slave processor can be constructed from RAM, the system is less expensive and the program can be easily changed compared to the system described above in which all areas are constructed from ROM. However, even if such a system is used, it is still not possible to configure all files of the memory for the slave processor with RAM, and therefore it is not possible to further reduce the system cost and improve maintainability.
（発明が解決しようとする問題点）
以上のように従来のダウンロード方式は、スレーブプロ
セッサ用メモリの領域のうちＩＰＬ記憶部分については
依然としてＲＯＭにより構成しなければならないことか
ら、システムが高価となり、またＩＰＬプログラムの変
更等を容易に行なうことができず保守性が悪いという問
題点を有するもので、本発明はこの点に着目し、スレー
ブプロセッサ用メモリの全領域をＲＡＭにより構成でき
るようにし、これによりシステム価格の低減および保守
性の向上を図り得るマルチプロセッサシステムのダウン
ロード方式を提供しようとするものである。(Problems to be Solved by the Invention) As described above, in the conventional download method, the IPL storage part of the slave processor memory area still has to be configured with ROM, which makes the system expensive and The problem is that the IPL program cannot be easily changed and maintainability is poor.The present invention focuses on this point and makes it possible to configure the entire area of memory for the slave processor with RAM. The present invention aims to provide a download method for a multiprocessor system that can reduce system costs and improve maintainability.
［発明の構成コ
（問題点を解決するための手段）
本発明は、第１図に示す如く初期プログラム転送手段Ａ
と、スレーブプロセッサ用メモリのアドレス割付けを変
更するアドレス変換手段Ｂと、スレーブプロセッサのリ
セット手段Ｃとを設け、ダウンロード時に上記初期ブＯ
グラム転送手段により、マスタプロセッサ用メモリに記
憶されているスレーブプロセッサ用の初期プログラムを
共有メモリの任意の領域に転送させるとともに、この初
期プログラム転送手段Ａにより初期プログラムが転送さ
れた上記共有メモリの任意の領域を上記アドレス変換手
段Ｂによりスレーブプロセッサ用メモリの先頭番地以降
の領域に置換するべくアドレス変換を行ない、かつ上記
リセット手段Ｃにより、上記初期ロードプログラムの転
送中およびアドレス変換中はスレーブプロセッサをリセ
ット状態に保持し、上記アドレス変換後にリセット状態
を解除してスレーブプロセッサに上記共有メモリの初期
プログラムを実行させ、これによりスレーブプロセッサ
用プログラムをスレーブプロセッサ用メモリに転送させ
るようにしたものである。[Configuration of the Invention (Means for Solving Problems)] The present invention is based on an initial program transfer means A as shown in FIG.
, an address conversion means B for changing the address assignment of the memory for the slave processor, and a reset means C for the slave processor.
The program transfer means transfers the initial program for the slave processor stored in the master processor memory to any area of the shared memory, and also transfers the initial program for the slave processor stored in the master processor memory to any area of the shared memory to which the initial program has been transferred by the initial program transfer means A. The address conversion means B performs address conversion to replace the area after the first address of the memory for the slave processor, and the reset means C causes the slave processor to be replaced during transfer of the initial load program and during address conversion. The slave processor is held in a reset state, and after the address conversion is released from the reset state, the slave processor executes the initial program in the shared memory, thereby transferring the slave processor program to the slave processor memory.
（作用）
この結果、スレーブプロセッサ用のプログラムはＩＰｌ
などの初期プログラムさえもマスタプロセッサ側からダ
ウンロードされることになり、これによりスレーブプロ
セッサ用のメモリは全領域をＲＡＭにより構成すること
が可能となる。したがって、システム価格は低減され、
またスレーブプロセッサ用プログラムが変更になっても
これに容易に対応できるようになり、これにより保守性
は向上される。(Effect) As a result, the program for the slave processor is
Even the initial programs such as the above are downloaded from the master processor side, and as a result, the entire area of the memory for the slave processor can be configured by RAM. Therefore, the system price is reduced and
Furthermore, even if the program for the slave processor is changed, it can be easily accommodated, thereby improving maintainability.
（実施例）
第２図は、本発明の実施例におけるダウンロード方式を
適用したマルチプロセッサシステムの構成を示すもので
ある。このシステムはマスタプロセッサ１０およびスレ
ーブプロセッサ２０からなる２つのプロセッサを億えて
いる。このうちマスタプロセッサ１０には、マスタプロ
セッサバス１７を介してマスタプロセッサ用メモリを構
成するＲＯＭＩＩおよびＲＡＭ１２と、ＤＭＡ （ダイ
レクトメモリアクセス）回路１４と、シリアルインタフ
ェース回路１６とがそれぞれ接続されており、ＤＭＡ回
路１４およびシリアルインタフェース回路１６にはそれ
ぞれフロッピディスク装置等の外部メモリ１３およびテ
レタイプ等の入出力装置１５が接続されている。一方、
スレーブプロセッサ２０には、スレーブプロセッサバス
２３を介してスレーブプロセッサ用メモリを構成するＲ
ＡＭ２１と、外部インタフェース回路２２とがそれぞれ
接続されている。外部インタフェース回路２２は、非制
御系の各回路等を接続するものである。また、上記マス
タプロセッサ１０およびスレーブプロセッサ２０には、
各バス１７．２３を介してＲＡＭからなる共有メモリ３
０と、この共有メモリ３０に対する各プロセッサ１０．
２０のアクセス動作を調停するアクセス調停回路３１と
が接続されている。(Embodiment) FIG. 2 shows the configuration of a multiprocessor system to which a download method is applied in an embodiment of the present invention. This system has two processors, a master processor 10 and a slave processor 20. Of these, the master processor 10 is connected via a master processor bus 17 to a ROMII and a RAM 12 that constitute a memory for the master processor, a DMA (direct memory access) circuit 14, and a serial interface circuit 16. An external memory 13 such as a floppy disk device and an input/output device 15 such as a teletype are connected to the circuit 14 and the serial interface circuit 16, respectively. on the other hand,
The slave processor 20 is connected via a slave processor bus 23 to an R memory that constitutes a slave processor memory.
AM21 and external interface circuit 22 are connected to each other. The external interface circuit 22 connects each non-control system circuit. Further, the master processor 10 and slave processor 20 include:
Shared memory 3 consisting of RAM via each bus 17.23
0 and each processor 10.0 for this shared memory 30.
An access arbitration circuit 31 that arbitrates access operations of 20 is connected.
ところで本実施例のシステムは、マスタプロセッサ１０
にマスタプロセッサバス１７を介してリセット回路２４
と、アドレス切換回路３２とを接続している。このうち
リセット回路２４は、マスタプロセッサ１０からリセッ
ト指示が出力された時点からリセット解除指示が出力さ
れるまでの期間にリセット信号を発生してスレーブプロ
セッサ２０に供給し、これによりスレーブプロセッサ２
０を非動作状態に設定するものである。またアドレス切
換回路３２は、マスタプロセッサ１０からアドレス切換
指示が発生されたときにアドレス切換信号を発生し、こ
のアドレス切換信号により共有メモリ３０のＩＰＬ転送
領域のアドレスをスレーブプロセッサ２０の先頭番地以
降のアドレスに切換えるものである。By the way, in the system of this embodiment, the master processor 10
to the reset circuit 24 via the master processor bus 17.
and the address switching circuit 32 are connected. Of these, the reset circuit 24 generates a reset signal and supplies it to the slave processor 20 during the period from when the reset instruction is output from the master processor 10 to when the reset release instruction is output, thereby causing the slave processor 2
0 is set to a non-operating state. Further, the address switching circuit 32 generates an address switching signal when an address switching instruction is generated from the master processor 10, and uses this address switching signal to change the address of the IPL transfer area of the shared memory 30 to the address after the first address of the slave processor 20. This is to switch to the address.
次に、以上の構成に基づいて本実施例のダウンロード方
式を説明する。電源を投入すると、先ずマスタプロセッ
サ１０がＲＯＭ１１に記憶されているＩＰＬ（またはブ
ートストラッププログラム）を実行し、これにより外部
メモリ１３からマスタプロセッサ用プログラムをＲＡＭ
１２にロードする。そして、ロード終了後にこのマスタ
プロセッサ用プログラムに従って次の１ＩＩｌｌ］を実
行する。すなわち、マスタプロセッサ１０は先ずリセッ
ト回路２４に対しリセット指示を出力し、これによりリ
セット回路２４からリセット信号を発生させて第３図（
ａ）に示す如くスレーブプロセッサ２０をリセット状態
、つまり非動作状態に設定する。Next, the download method of this embodiment will be explained based on the above configuration. When the power is turned on, the master processor 10 first executes the IPL (or bootstrap program) stored in the ROM 11, thereby transferring the master processor program from the external memory 13 to the RAM.
12. After the loading is completed, the next step 1IIll] is executed according to this master processor program. That is, the master processor 10 first outputs a reset instruction to the reset circuit 24, thereby causing the reset circuit 24 to generate a reset signal, as shown in FIG.
As shown in a), the slave processor 20 is set to a reset state, that is, to a non-operating state.
そして、この状態でスレーブプロセッサ２０のＩＰＬ（
スレーブＩＰＬ）を上記マスタプロセッサ用メモリのＲ
ＡＭ１２から読み出し、共有メモリ３０の第１の領域に
第３図（ｂ）に示す如く書き込む。この霞き込みを終了
するとマスタプロセッサ１ｏは、次にアドレス切換回路
３２に対しアドレス切換指示を出力してアドレス切換信
号を発生させ、これにより共有メモリ３０のアドレスを
切換えて、第３図（Ｃ）に示す如く上記スレーブＩＰＬ
を記憶した第１の領域がスレーブプロセッサ２０から見
て先頭番地以降となるように設定する。そして、この状
態でリセット回路２４にリセット解除指示を出力してリ
セット信号をオフにし、これによりスレーブプロセッサ
２０のリセット状態を解除する。そうすると、スレーブ
プロセッサ２０は第３０（ｄ）に示すように自己のメモ
リ領域の先頭番地、つまり共有メモリ３０の第１の領域
の先頭番地からアクセスを開始し、これによりスレーブ
ＩＰＬを実行する。そして、このスレーブＩＰＬに従っ
て、マスタプロセッサ用メモリのＲＡＭ１２に記憶され
ているスレーブプロセッサ用のプログラムを第３図（ｅ
）に示す如く共有メモリ３０の第２の領域を介して順次
スレーブプロセッサ用メモリであるＲＡＭ２１にロード
する。In this state, the IPL of the slave processor 20 (
Slave IPL) of the above master processor memory
The information is read from the AM 12 and written into the first area of the shared memory 30 as shown in FIG. 3(b). When this hazing is completed, the master processor 1o then outputs an address switching instruction to the address switching circuit 32 to generate an address switching signal, thereby switching the address of the shared memory 30, as shown in FIG. ) as shown in the above slave IPL
The first area storing the data is set so that it is located after the first address when viewed from the slave processor 20. Then, in this state, a reset release instruction is output to the reset circuit 24 to turn off the reset signal, thereby releasing the reset state of the slave processor 20. Then, the slave processor 20 starts accessing from the start address of its own memory area, that is, the start address of the first area of the shared memory 30, as shown in 30(d), thereby executing the slave IPL. Then, in accordance with this slave IPL, the program for the slave processor stored in the RAM 12 of the memory for the master processor is transferred as shown in FIG.
), the data is sequentially loaded into the RAM 21, which is a slave processor memory, via the second area of the shared memory 30.
そうしてロードが終了するとマスタプロセッサ１０は、
アドレス切換回路３２にアドレス切換指示を出力して、
これにより共有メモリ３０のアドレスを第３図＜ｆ）に
示す如く復帰させる。しかして、以後共有メモリ３０は
マスタプロセッサ１０とスレーブプロセッサ２０との間
でデータの転送を行なうためのデータエリアとして使用
される。When the loading is finished, the master processor 10
Outputting an address switching instruction to the address switching circuit 32,
As a result, the address of the shared memory 30 is restored as shown in FIG. 3<f). Thereafter, the shared memory 30 will be used as a data area for data transfer between the master processor 10 and slave processor 20.
このように本実施例のダウンロード方式は、スレーブプ
ロセッサ用プログラムをＩＰＬを含めてマスク側に記憶
しておいて、ダウンロード時にスレーブプロセッサ２−
Ｏをリセットした状態で上記スレーブＩＰＬをマスタプ
ロセッサ用メモリから共有メモリ３０の第１の領域に転
送するとともに、この転送の終了後に共有メモリ３０の
第１の領域のアドレスをスレーブプロセッサ１０から見
て先頭番地以降となるようにアドレス変換し、この状態
でスレーブプロセッサ２０のリセット状態を解除してス
レーブプロセッサ２０により上記スレーブｉＰＬを実行
させ、これによりマスタプロセッサ用メモリからスレー
ブプロセッサ用プログラムをスレーブプロセッサ用メモ
リにロードするようにしたものである。このため、スレ
ーブプロセッサ用プログラムはＩＰＬを含めてダウンロ
ードすることが可能となり、これによりスレーブプロセ
ッサ用メモリの全領域をＲＡＭにより構成することがで
きる。したがって、スレーブプロセッサ用メモリの全領
域または一部にＲＯＭを使用していた従来のシステムに
比べて、システムを安価にかつ小形化することができ、
またプログラムに変更等が発生しても簡単に対応するこ
とができ、これにより保守性を高めることができる。In this way, the download method of this embodiment stores the slave processor program including the IPL on the mask side, and when downloading, the slave processor 2-
With O reset, the slave IPL is transferred from the master processor memory to the first area of the shared memory 30, and after this transfer is completed, the address of the first area of the shared memory 30 is looked at from the slave processor 10. The address is converted so that it is after the first address, and in this state, the reset state of the slave processor 20 is released and the slave processor 20 executes the slave iPL, thereby transferring the slave processor program from the master processor memory to the slave processor. It is designed to be loaded into memory. Therefore, the program for the slave processor can be downloaded including the IPL, and thereby the entire area of the memory for the slave processor can be configured by RAM. Therefore, compared to conventional systems that use ROM for all or part of the memory for slave processors, the system can be made cheaper and more compact.
Furthermore, even if a change occurs in the program, it can be easily dealt with, thereby improving maintainability.
尚、本発明は上記実施例に限定されるものではなく、例
えばリセット手段およびアドレス変換手段の構成やダウ
ンロードの制御手段等については、本発明の要旨を逸聞
しない範囲で種々変形して実施できる。It should be noted that the present invention is not limited to the above embodiments, and for example, the configurations of the reset means and address conversion means, the download control means, etc. can be modified in various ways without departing from the gist of the present invention.
［発明の構成］
以上詳述したように本発明によれば、初期プログラム転
送手段と、スレーブプロセッサ用メモリのアドレス割付
けを変更するアドレス変換手段と、スレーブプロセッサ
のリセット手段とを設け、ダウンロード時に上記初期プ
ログラム転送手段により、マスタプロセッサ用メモリに
記憶されているスレーブプロセッサ用の初期プログラム
を共有メモリの任意の領域に転送させるとともに、この
初期プログラム転送手段により初期プログラムが転送さ
れた上記共有メモリの任意の領域を上記アドレス変換手
段によりスレーブプロセッサ用メモリの先頭番地以降の
領域に置換するべくアドレス変換を行ない、かつ上記リ
セット手段により、上記初期ロードプログラムの転送中
およびアドレス変換中はスレーブプロセッサをリセット
状態に保持し、上記アドレス変換後にリセット状態を解
除してスレーブプロセッサに上記共、有メモリの初期プ
ログラムを実行させ、これによりスレーブプロセッサ用
プログラムをスレーブプロセッサ用メモリに転送させる
ようにしたことによって、スレーブプロセッサ用メモリ
の全領域をＲＡＭにより構成することができ、これによ
りシステム価格の低減および保守性の向上を図り得るマ
ルチプロセッサシステムのダウンロード方式を提供する
ことができる。[Structure of the Invention] As described in detail above, according to the present invention, an initial program transfer means, an address conversion means for changing the address assignment of the memory for the slave processor, and a reset means for the slave processor are provided, and the above-mentioned The initial program transfer means transfers the initial program for the slave processor stored in the master processor memory to any area of the shared memory, and also transfers the initial program for the slave processor stored in the master processor memory to any area of the shared memory to which the initial program is transferred by the initial program transfer means. The address conversion means converts the area to the area after the first address of the memory for the slave processor, and the reset means resets the slave processor during transfer of the initial load program and address conversion. After the above address conversion, the reset state is released and the slave processor executes the initial program in the shared memory, thereby transferring the slave processor program to the slave processor memory. The entire area of the memory for the processor can be configured with RAM, thereby providing a download method for a multiprocessor system that can reduce system costs and improve maintainability.
第１図は本発明のダウンロード方式を示す機能ブロック
図、第２図および第３図は本発明の一実施例におけるダ
ウンロード方式を説明するもので、第２図は同方式を適
用したマルチプロセッサシステムの構成を示す回路ブロ
ック図、第３図はダウンロード方式の手順および内容を
示すためのメモリ領域の模式図、第４図および第５図は
それぞれ従来のダウンロード方式を説明するためのメモ
リ構成の模式図である。
１０・・・マスタプロセッサ、１１・・・マスタプロセ
ッサ用のＲＯＭ、１２・・・マスタプロセッサ用のＲＡ
〜１．１３・・・外部メモリ、１４・・・ＤＭＡ回路、
１５・・・入出力装置、１６・・・シリアルインタフェ
ース回路、１７・・・マスタプロセッサバス、２０・・
・スレーブプロセッサ、２１・・・スレーブプロセッサ
用のＲＡＭ、２２・・・外部インタフェース回路、２３
・・・スレーブプロセッサバス、２４・・・リセット回
路、３０・・・共有メモリ、３１・・・アクセス調停回
路、３２・・・アドレス切換回路。FIG. 1 is a functional block diagram showing the download method of the present invention, FIGS. 2 and 3 are explanations of the download method in an embodiment of the present invention, and FIG. 2 is a multiprocessor system to which the same method is applied. 3 is a schematic diagram of the memory area to show the procedure and contents of the download method, and FIGS. 4 and 5 are schematic diagrams of the memory configuration to explain the conventional download method. It is a diagram. 10... Master processor, 11... ROM for master processor, 12... RA for master processor
~1.13...External memory, 14...DMA circuit,
15... Input/output device, 16... Serial interface circuit, 17... Master processor bus, 20...
- Slave processor, 21... RAM for slave processor, 22... External interface circuit, 23
...Slave processor bus, 24.. Reset circuit, 30.. Shared memory, 31.. Access arbitration circuit, 32.. Address switching circuit.
Claims (1)
リと、スレーブプロセッサおよびこのスレーブプロセッ
サ用のメモリと、上記各プロセッサにより共通にアクセ
ス可能な密結合の共有メモリとを備えたマルチプロセッ
サシステムにおいて、ダウンロード時に前記マスタプロ
セッサ用メモリに記憶されているスレーブプロセッサ用
の初期プログラムを前記マスタプロセッサの制御により
前記共有メモリの任意の領域に転送させる初期プログラ
ム転送手段と、この初期プログラム転送手段により初期
プログラムが転送された前記共有メモリの任意の領域を
前記スレーブプロセッサ用メモリの先頭番地以降の領域
に置換するべくアドレス変換を行なうアドレス変換手段
と、前記初期プログラムの転送中およびアドレス変換中
は前記スレーブプロセッサをリセット状態に保持し前記
アドレス変換後にリセット状態を解除してスレーブプロ
セッサに前記共有メモリの初期プログラムを実行させス
レーブプロセッサ用プログラムを前記スレーブプロセッ
サ用メモリに転送させるリセット手段とを具備したこと
を特徴とするマルチプロセッサシステムのダウンロード
方式。In a multiprocessor system comprising a master processor, a memory for the master processor, a slave processor, a memory for the slave processor, and a tightly coupled shared memory that can be commonly accessed by each of the processors, the master processor an initial program transfer means for transferring an initial program for the slave processor stored in the memory for the slave processor to an arbitrary area of the shared memory under the control of the master processor; and the shared memory to which the initial program is transferred by the initial program transfer means. an address conversion means for performing address conversion to replace an arbitrary area of memory with an area after the first address of the memory for the slave processor; and an address conversion means for holding the slave processor in a reset state during transfer of the initial program and address conversion. A multiprocessor system comprising: reset means for canceling the reset state after the address conversion, causing a slave processor to execute an initial program in the shared memory, and transferring a slave processor program to the slave processor memory. Download method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1513487A JPS63184155A (en) | 1987-01-27 | 1987-01-27 | Down load system for multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1513487A JPS63184155A (en) | 1987-01-27 | 1987-01-27 | Down load system for multiprocessor system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63184155A true JPS63184155A (en) | 1988-07-29 |
Family
ID=11880350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1513487A Pending JPS63184155A (en) | 1987-01-27 | 1987-01-27 | Down load system for multiprocessor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63184155A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114293A (en) * | 1988-10-24 | 1990-04-26 | Yokogawa Electric Corp | Graphic display device |
| JPH0553787A (en) * | 1991-08-26 | 1993-03-05 | Nec Corp | Program changing system |
| US5798885A (en) * | 1994-06-06 | 1998-08-25 | Fujitsu Limited | Head positioning control for disk apparatus using peak detection, polarity detection and sector mark detection |
| JP2007257408A (en) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | System program data memory access system in system composed of a plurality of controllers |
| JP2012527037A (en) * | 2009-05-15 | 2012-11-01 | トムソン ライセンシング | System and method for sharing memory |
-
1987
- 1987-01-27 JP JP1513487A patent/JPS63184155A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114293A (en) * | 1988-10-24 | 1990-04-26 | Yokogawa Electric Corp | Graphic display device |
| JPH0553787A (en) * | 1991-08-26 | 1993-03-05 | Nec Corp | Program changing system |
| JP3092116B2 (en) * | 1991-08-26 | 2000-09-25 | 日本電気株式会社 | Program change method |
| US5798885A (en) * | 1994-06-06 | 1998-08-25 | Fujitsu Limited | Head positioning control for disk apparatus using peak detection, polarity detection and sector mark detection |
| US5963398A (en) * | 1994-06-06 | 1999-10-05 | Fujitsu Limited | Disk apparatus with voice coil motor |
| US6016547A (en) * | 1994-06-06 | 2000-01-18 | Fujitsu Limited | Data processing apparatus with program allocating section for selectively allocating programs in first and second memory |
| US6137646A (en) * | 1994-06-06 | 2000-10-24 | Fujitsu Limited | Disk apparatus using coincidence detection to generate variable sector pulses |
| JP2007257408A (en) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | System program data memory access system in system composed of a plurality of controllers |
| JP2012527037A (en) * | 2009-05-15 | 2012-11-01 | トムソン ライセンシング | System and method for sharing memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1629374B1 (en) | System boot method | |
| JPS63184155A (en) | Down load system for multiprocessor system | |
| JPH11232213A (en) | Data transfer system for input/output device | |
| JP2556268B2 (en) | Program download method | |
| JP2684793B2 (en) | Information processing device | |
| JP2007102544A (en) | Digital signal processor system and boot method therefor | |
| JPH0554009A (en) | Program load system | |
| JPH01261758A (en) | Computer system | |
| JP2664676B2 (en) | Digital signal processor | |
| JPH0237425A (en) | Digital signal processor | |
| JP2861125B2 (en) | Program load save method | |
| JP2001256055A (en) | Program download system | |
| JPH0816405A (en) | System initializing device | |
| JP4432268B2 (en) | Bus arbitration system and interrupt processing method for a device serving as a bus master in this system | |
| JPH05151369A (en) | Integrated circuit | |
| JPS61136159A (en) | Single chip microcomputer | |
| JP2707308B2 (en) | Multipurpose processor and data processing system with multipurpose processor | |
| JPS62127962A (en) | Microcomputer | |
| JPS6148746B2 (en) | ||
| JPH01130250A (en) | Memory transfer system | |
| JPS62297954A (en) | Memory control system | |
| JPS61133465A (en) | Switching method of cpu | |
| JPH03136143A (en) | Incircuit emulator | |
| JPH02199556A (en) | Dump system for file device | |
| JPH06110821A (en) | Data transfer system |