JPS63181432A - Fine processing method - Google Patents
Fine processing methodInfo
- Publication number
- JPS63181432A JPS63181432A JP1466587A JP1466587A JPS63181432A JP S63181432 A JPS63181432 A JP S63181432A JP 1466587 A JP1466587 A JP 1466587A JP 1466587 A JP1466587 A JP 1466587A JP S63181432 A JPS63181432 A JP S63181432A
- Authority
- JP
- Japan
- Prior art keywords
- etched
- layer
- resist film
- pattern
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000003960 organic solvent Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 abstract description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は微細加工方法に関するものであり、特に半導体
装置製造のための微細加工方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a microfabrication method, and particularly to a microfabrication method for manufacturing semiconductor devices.
従来の技術
従来から、半導体装置の高密度化、高速化など性能向上
をはかる上で、半導体装置各部の微細化が重要視されて
きた。2. Description of the Related Art Conventionally, miniaturization of each part of a semiconductor device has been emphasized in order to improve the performance of the device, such as higher density and higher speed.
以下、第２図を参照しながら、従来の技術について説明
する。The conventional technology will be explained below with reference to FIG.
第２図ａにおいて１１は半導体基板、１２．１３はそれ
ぞれ半導体基板１１上に形成された第２被エツチング層
、第１被エツチング層、１４はパターン形成後のレジス
ト膜である。In FIG. 2a, 11 is a semiconductor substrate, 12 and 13 are a second etched layer and a first etched layer formed on the semiconductor substrate 11, respectively, and 14 is a resist film after pattern formation.
第２図乙のようにパターン形成されたレジスト膜１４を
マスクとして第１被エツチング層１３をエツチングする
と、第２図すのようになる。次に第２図Ｃのごとくパタ
ーン形成された第１被エツチング層１３をマスクにして
、第２被エツチング層１２をエツチングする。その後、
レジスト膜１４を除去して第２図ｄのようなパターン断
面を得る。When the first etched layer 13 is etched using the patterned resist film 14 as a mask as shown in FIG. 2B, the result is as shown in FIG. Next, using the patterned first layer 13 as shown in FIG. 2C as a mask, the second layer 12 to be etched is etched. after that,
The resist film 14 is removed to obtain a pattern cross section as shown in FIG. 2d.
例えば、半導体基板１１がＩｎＰ基板、第２被エツチン
グ層１２がＩｎＧｉＬＡｌｉＰ層で膜厚が０．３ ｐｍ
。For example, the semiconductor substrate 11 is an InP substrate, and the second etched layer 12 is an InGiLALiP layer with a film thickness of 0.3 pm.
.
第１被エツチング層１３がＳｉＯ□膜で膜厚が０３μｍ
１ レジスト膜１４がシデリイ社の３１４００−１７（
商品名）であり、レジスト膜１４を約０．３μｍ塗布し
て約Ｏ，ａμｍ幅のパターンを形成した場合、５１０２
膜のエツチングにフッ酸系エツチング液、ＩｎＧａＡｓ
Ｐのエツチングに硫酸系エツチング液を用いると、第２
被エツチング層１２のＩｎＧａＡｓＰ層に形成されるパ
ターンの幅は約２．Ｑμｍとなる。The first layer to be etched 13 is a SiO□ film with a thickness of 0.3 μm.
1 The resist film 14 is manufactured by Sideley Co., Ltd. 31400-17 (
product name), and when a resist film 14 of about 0.3 μm is applied to form a pattern with a width of about O, a μm, 5102
For film etching, use hydrofluoric acid etching solution, InGaAs
When a sulfuric acid-based etching solution is used for etching P, the second
The width of the pattern formed in the InGaAsP layer of the layer to be etched 12 is approximately 2. Qμm.
発明が解決しようとする問題点
従来技術で説明した方法によると、レジスト膜をマスク
にしてＳｉＯ□膜をエツチングするとき、横方向にもエ
ツチングが進みアンダーカットを生じて５ｉ０２膜に形
成されるパターンの幅は、レジスト膜に形成されたパタ
ーンの幅よりも大きくなる。さらに、このように形成さ
れたＳｉＯ２膜をマスクにしてＩｎＧａＡｓＰ層をエツ
チングするときにもアンダーカットが生じて、ＩｎＧａ
ＡｓＰ層に形成されるパターンの幅は、ＳｉＯ□膜に形
成されたパターンの幅よりも大きくなる。Problems to be Solved by the Invention According to the method described in the prior art, when etching a SiO□ film using a resist film as a mask, etching progresses in the lateral direction as well, resulting in undercuts and patterns formed on the 5i02 film. The width of the pattern is larger than the width of the pattern formed on the resist film. Furthermore, when etching the InGaAsP layer using the SiO2 film formed in this way as a mask, undercuts occur and the InGaAsP layer is etched.
The width of the pattern formed on the AsP layer is larger than the width of the pattern formed on the SiO□ film.
このように、レジスト膜に微細なパターンを形成しても
、被エツチング最上層の下の層に微細なパターンを形成
することは、困難であった。As described above, even if a fine pattern is formed on a resist film, it is difficult to form a fine pattern on a layer below the uppermost layer to be etched.
本発明は上記問題点を解消させ、被エツチング最上層と
同程度の微細パターンを、被エツチング最上層の下の層
にも形成できる方法を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a method that solves the above-mentioned problems and can form a pattern as fine as that of the uppermost layer to be etched in a layer below the uppermost layer to be etched.
問題点を解決するための手段
この目的を達成させるために、本発明は次のような構成
としている。Means for Solving the Problems In order to achieve this object, the present invention has the following configuration.
すなわち、基板上のレジスト膜パターンをマスクにして
、被エツチング最上層をエツチングした後、その基板を
有機溶剤雰囲気中に所定の時間だけ放置して、レジスト
膜パターンの端を溶流させ、そして、溶流したレジスト
膜を固化してから、被エツチング最上層の下の層をエツ
チングする。That is, after etching the uppermost layer to be etched using the resist film pattern on the substrate as a mask, the substrate is left in an organic solvent atmosphere for a predetermined period of time to dissolve the edges of the resist film pattern; After the molten resist film is solidified, the layer below the uppermost layer to be etched is etched.
作用
レジスト膜をマスクにして被エツチング層をエツチング
すると、アンダーカットが生じてパターンの幅が広がる
。このアンダーカットによるパターンの広がりをレジス
ト膜で埋めるために有機溶剤雰囲気中に放置し、レジス
ト膜パターンの端を溶流させる。そして、溶流したレジ
スト膜を固化して、この固化したレジスト膜をマスクに
して被エツチング最上層の下の層をエツチングすれば、
アンダーカットによるパターン幅の広がりは、被エツチ
ング最上層のアンダーカットと同程度におさえられる。When the layer to be etched is etched using the working resist film as a mask, undercuts occur and the width of the pattern increases. In order to fill the spread of the pattern due to this undercut with a resist film, the resist film is left in an organic solvent atmosphere to dissolve the edges of the resist film pattern. Then, the molten resist film is solidified, and the layer below the top layer to be etched is etched using the solidified resist film as a mask.
The expansion of the pattern width due to the undercut can be suppressed to the same extent as the undercut of the uppermost layer to be etched.
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示すもので、１はＩｎＰ基
板、２はＩｎＧａＡｓＰ層、３は５１０２膜、４はパタ
ーン形成されたレジスト膜である。FIG. 1 shows an embodiment of the present invention, where 1 is an InP substrate, 2 is an InGaAsP layer, 3 is a 5102 film, and 4 is a patterned resist film.
第１図ａに示すようにレジスト膜パターンを形成し、こ
のレジスト膜４をマスクにして、５ｉ０２膜３をフッ酸
系エツチング液でエツチングし、工ｎＧａＡ＋Ｐ層２を
露出させる。この工程では、５ｉｎ２膜３にアンダーカ
ットを生じるために、ＳｉＯ□膜３に形成されるパター
ンの幅は、レジスト膜パターンの幅より大きくなり、第
１図すに示すようになる。次に、この第１図すに示した
基板をアセトン雰囲気中に２分間程度放置した後、約１
００’Ｃでベーキングを施すと、第１図Ｃに示す構造と
なる。そして、硫酸系エツチング液を用いて、工ｎＧ′
ａ−ムｓＰ層２をエツチングすると、第１図ｄに示すよ
うな断面が形成され、レジスト膜４を除去することによ
り、第１図ｅに示す断面の構造が得られる。A resist film pattern is formed as shown in FIG. 1a, and using this resist film 4 as a mask, the 5i02 film 3 is etched with a hydrofluoric acid etching solution to expose the nGaA+P layer 2. In this step, since undercuts occur in the 5in2 film 3, the width of the pattern formed on the SiO□ film 3 becomes larger than the width of the resist film pattern, as shown in FIG. Next, after leaving the substrate shown in Figure 1 in an acetone atmosphere for about 2 minutes,
When baking is performed at 00'C, the structure shown in FIG. 1C is obtained. Then, using a sulfuric acid-based etching solution,
When the a-musP layer 2 is etched, a cross-section as shown in FIG. 1d is formed, and by removing the resist film 4, a cross-sectional structure as shown in FIG. 1e is obtained.
ＩｎＧａＡｓＰ層２の膜厚を約０．３μｌＥｌ、ＳｉＯ
２膜３の膜厚を約０．３μｍとし、レジスト膜４にシプ
リイ社の３１４００−１７（商品名）を用いて５ｉ０２
膜３の上に約０．３μｍ塗布し、約０．８μｍ幅のパタ
ーンを形成した場合、ＩｎＧ＆ＡＳＰ層２には約１．３
μｍ幅のパターンが得られた。The film thickness of the InGaAsP layer 2 was set to about 0.3μlEl, SiO
2 The film thickness of the film 3 was set to about 0.3 μm, and the resist film 4 was made of 5i02 using Shipley's 31400-17 (trade name).
When coating about 0.3 μm on the film 3 and forming a pattern with a width of about 0.8 μm, the InG & ASP layer 2 has a thickness of about 1.3 μm.
A pattern with a width of μm was obtained.
なお、被エツチング層である２、３は、それぞれＩｎＧ
ａＡｓＰ層、ＳｉＯ２膜に限るものではなく、それらの
膜厚も特定されるものではない。また、レジスト膜４を
溶流する方法としては、アセトン雰囲気中への放置に限
るものではなく、使用する有機溶剤、放置時間は、使用
するレジスト、被エツチング層の材料・表面状態などの
条件によって、実験的に決定される。Note that layers 2 and 3 to be etched are each InG.
The present invention is not limited to the aAsP layer and the SiO2 film, and their film thicknesses are not specified. Furthermore, the method of dissolving the resist film 4 is not limited to leaving it in an acetone atmosphere; the organic solvent used and the standing time depend on the conditions such as the resist used and the material and surface condition of the layer to be etched. , determined experimentally.
発明の効果
本発明による微細加工方法は以上のような方法によるも
のであシ、レジスト膜下に生じた被エツチング最上層の
アンダーカットをレジスト膜を溶流して埋めるために、
被エツチング最上層にパターン形成後の基板を有機溶剤
雰囲気中に放置しておシ、この有機溶剤雰囲気中への放
置によって被エツチング最上層のアンダーカットは埋め
られ、被エツチング最上層の下の被エツチング層に生ず
るアンダーカットを、被エツチング最上層に生じたアン
ダーカットと同程度におさえることができ、第２番目の
被エツチング層に微細パターンの形成が可能となる。Effects of the Invention The microfabrication method according to the present invention is based on the method described above.
After the pattern has been formed on the top layer to be etched, the substrate is left in an organic solvent atmosphere.By leaving it in the organic solvent atmosphere, the undercuts in the top layer to be etched are filled, and the undercuts under the top layer to be etched are removed. Undercuts occurring in the etching layer can be suppressed to the same extent as undercuts occurring in the uppermost layer to be etched, making it possible to form fine patterns in the second layer to be etched.
第１図＆−６は、本発明の一実施例による微細加工方法
の工程を示す断面図、第２図＆〜ｄは従来の微細加工方
法による工程を示す断面図である。
１・・・・・・ＩｎＰ基板、２・・・・・・ＩｎＣｒａ
ＡｓＰ層、３・・・・・・ＳｉＯ□膜、４・・・・・・
レジスト膜。FIGS. 1 &-6 are sectional views showing the steps of a microfabrication method according to an embodiment of the present invention, and FIGS. 2 &-6 are sectional views showing steps of a conventional microfabrication method. 1...InP substrate, 2...InCra
AsP layer, 3...SiO□ film, 4...
resist film.
Claims (1)
に所定のレジスト膜パターンを形成する工程と、前記レ
ジスト膜パターンをマスクにして被エッチング層の最上
層を最上層の下の被エッチング層が露出するまでエッチ
ングした後、有機溶剤雰囲気中で前記基板上のレジスト
膜パターンの端を溶流させる工程と、前記溶流したレジ
スト膜を固化してから、最上層の下の被エッチング層を
エッチングする工程を有する微細加工方法。forming a predetermined resist film pattern on a substrate on which two or more different layers to be etched are formed; After etching until exposed, a step of dissolving the edge of the resist film pattern on the substrate in an organic solvent atmosphere, solidifying the dissolving resist film, and then etching the layer to be etched below the top layer. A microfabrication method that includes a step of
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1466587A JPS63181432A (en) | 1987-01-23 | 1987-01-23 | Fine processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1466587A JPS63181432A (en) | 1987-01-23 | 1987-01-23 | Fine processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63181432A true JPS63181432A (en) | 1988-07-26 |
Family
ID=11867509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1466587A Pending JPS63181432A (en) | 1987-01-23 | 1987-01-23 | Fine processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63181432A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013221099A (en) * | 2012-04-17 | 2013-10-28 | Nippon Steel & Sumikin Engineering Co Ltd | Coke dry-extinguishing facility and method for cooling red-heated coke |
| WO2017011723A1 (en) * | 2015-07-16 | 2017-01-19 | Pixelteq, Inc. | Lithography process for the encapsulation of patterned thin film coatings |
-
1987
- 1987-01-23 JP JP1466587A patent/JPS63181432A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013221099A (en) * | 2012-04-17 | 2013-10-28 | Nippon Steel & Sumikin Engineering Co Ltd | Coke dry-extinguishing facility and method for cooling red-heated coke |
| WO2017011723A1 (en) * | 2015-07-16 | 2017-01-19 | Pixelteq, Inc. | Lithography process for the encapsulation of patterned thin film coatings |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63181432A (en) | Fine processing method | |
| JPH0458167B2 (en) | ||
| JPS633453B2 (en) | ||
| JP3274448B2 (en) | Manufacturing method of stencil mask | |
| JPS63157444A (en) | Manufacture of selective oxide film | |
| JPS63202939A (en) | Manufacture of multilayer interconnection | |
| JPH01114041A (en) | Forming method for fine pattern | |
| JPH03196522A (en) | Manufacture of semiconductor device | |
| JPS6255693B2 (en) | ||
| JPS63204730A (en) | Formation of fine pattern | |
| JPS63258020A (en) | Formation of element isolation pattern | |
| JPS60254733A (en) | Pattern forming method | |
| JPH02189922A (en) | Manufacture of semiconductor device | |
| JPS6081829A (en) | Etching process of semiconductor | |
| JPH0645590A (en) | Formation of semiconductor quantum fine line | |
| JPS6212502B2 (en) | ||
| JPH0511432B2 (en) | ||
| JPS6366049B2 (en) | ||
| JPS62154735A (en) | Manufacture of semiconductor device | |
| JPS58100434A (en) | Method for forming spacer for lift off | |
| JPH0546096B2 (en) | ||
| JPS62183590A (en) | Manufacture of buried-type semiconductor laser element | |
| JPH012008A (en) | Diffraction grating manufacturing method | |
| JPS63221628A (en) | Manufacture of semiconductor device | |
| JPS63137428A (en) | Dry etching method |