JPH03196522A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03196522A JPH03196522A JP33785889A JP33785889A JPH03196522A JP H03196522 A JPH03196522 A JP H03196522A JP 33785889 A JP33785889 A JP 33785889A JP 33785889 A JP33785889 A JP 33785889A JP H03196522 A JPH03196522 A JP H03196522A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- mask
- etching
- etched
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000007788 liquid Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に係り、特に半導体
層表面の段差の形成方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming a step on the surface of a semiconductor layer.
第2図(−)〜(f)は従来のこの種の段差の形成方法
を示す工程断面図である。この図において、11a〜1
1cはバターニングされたレジストパターン、12は段
差が形成される半導体層である。FIGS. 2(-) to 2(f) are process cross-sectional views showing a conventional method of forming this type of step. In this figure, 11a to 1
1c is a patterned resist pattern, and 12 is a semiconductor layer in which a step is formed.
次に、この段差の形成方法について説明する。Next, a method for forming this step will be explained.
半導体層12の表面に段差を形成する場合、プロセスの
都合上、段差部分を緩やかにする必要がある。その方法
としては、従来、写真製版を繰り返し、階段状にエツチ
ングし、1つの段差が小さくなるようにする。具体的に
は第2図(a)のように、まず、レジストを半導体層1
2の表面に積層し、写真製版を行ってレジストパターン
llaを形成する。続いて、第2図(b)のように、半
導体層12をエツチングして最初の段差を形成する。そ
の後、第2図(e)のように、新たにレジス)・を積層
し、写真製版によりレジストバターノ11bを形成する
。その後、このレジストバタン11bをマスクにして第
2図(d)のように、エツチングを行い2段目の段差を
形成する。さらに、第2図(e)、(Hのように、上記
写真製版、レジストバタン11Cの形IA、半導体M
12のエツチングを繰り返し複数段の段差を形成する。When forming a step on the surface of the semiconductor layer 12, it is necessary to make the step portion gentle for convenience of the process. Conventionally, this method involves repeating photolithography and etching in a stepwise manner so that each step becomes smaller. Specifically, as shown in FIG. 2(a), first, a resist is applied to the semiconductor layer 1.
2, and photolithography is performed to form a resist pattern lla. Subsequently, as shown in FIG. 2(b), the semiconductor layer 12 is etched to form a first step. Thereafter, as shown in FIG. 2(e), a new resist layer 11b is formed by photolithography. Thereafter, using the resist batten 11b as a mask, etching is performed as shown in FIG. 2(d) to form a second level difference. Furthermore, as shown in FIG.
12 etching steps are repeated to form a plurality of steps.
以上のように従来の段差の形成方法は、階段状にエツチ
ングする場合、写真製版を繰り返し行うので、工程が非
常に長ぐなろ問題点を有していた。As described above, in the conventional method of forming steps, photolithography is repeatedly performed when etching steps, so the process is extremely long.
この発明は、上記のような問題点を解消し、簡単な工程
で緩やかな段差を形成することができる半導体装置の製
造方法を得ることを目的とする。An object of the present invention is to solve the above-mentioned problems and to provide a method for manufacturing a semiconductor device that can form a gentle step with a simple process.
この発明に係る半導体装置の製造方法は、第1の半導体
層上に第2の半導体層を堆積し、さらにこの第2の半導
体層上にマスク材を堆積する工程。A method for manufacturing a semiconductor device according to the present invention includes a step of depositing a second semiconductor layer on the first semiconductor layer, and further depositing a mask material on the second semiconductor layer.
マスク材に所望のパターニングを行った後、このマスク
パターンをマスクとして第1の半導体層とマスク材をエ
ツチングしない液またはガスを用いて第2の半導体層を
パターニングする工程、マスクパターンおよび第2の半
導体層をマスクとして、第2の半導体層およびマスク材
をエツチングしない液またはガスを用いて第1の半導体
層を所望の深さまでエツチングする工程、続いて第1の
半導体層およびマスク材をエツチングしない液またはガ
スを用いて第2の半導体層を横方向にエツチングする工
程、この第2の半導体層をマスクとして第2の半導体層
およびマスク材をエツチングしない液またはガスを用い
て第1の半導体層を所望の深さまでエツチングする工程
、これらの横方向のエツチングおよび深さ方向向のエツ
チングを繰り返すことによって第1の半導体層を階段状
にエツチングするものである。After performing desired patterning on the mask material, using this mask pattern as a mask, patterning a second semiconductor layer using a liquid or gas that does not etch the first semiconductor layer and the mask material; Using the semiconductor layer as a mask, etching the first semiconductor layer to a desired depth using a liquid or gas that does not etch the second semiconductor layer and the mask material, followed by not etching the first semiconductor layer and the mask material. etching the second semiconductor layer in the lateral direction using a liquid or gas; using the second semiconductor layer as a mask, etching the first semiconductor layer using a liquid or gas that does not etch the second semiconductor layer or the mask material; The first semiconductor layer is etched stepwise by repeating etching to a desired depth, etching in the lateral direction and etching in the depth direction.
この発明においては、最上層のマスク材をパクニングし
、これをマスクとして第2の半導体層をエツチングし、
これらマスク材と第2の半導体層をマスクとして第1の
半導体層を所望の深さにエツチングし、次に、第2の半
導体層を所望量アングエッチング、つまり横方向にエツ
チングした後、この第2の半導体層をマスクとして第1
の半導体層を所望の深さエツチングし、さらに第2の半
導体層をサイドエツチングした後、この第2の半導体層
をマスクとして前記第1の半導体層を所望の深さ工・ソ
チングする工程を繰り返し行うことから、第1の半導体
層は緩やかな階段状にエツチングされる。In this invention, the uppermost layer mask material is punctured, and the second semiconductor layer is etched using this as a mask,
Using these mask materials and the second semiconductor layer as a mask, the first semiconductor layer is etched to a desired depth, and then the second semiconductor layer is etched by a desired amount, that is, etched laterally. Using the second semiconductor layer as a mask, the first
After etching the semiconductor layer to a desired depth and side-etching the second semiconductor layer, repeat the process of etching and sowing the first semiconductor layer to a desired depth using this second semiconductor layer as a mask. As a result of this process, the first semiconductor layer is etched in a gradual stepwise manner.
以下、この発明の一実施例を第1図について説明する。 An embodiment of the present invention will be described below with reference to FIG.
第1図(、)〜(g)はこの発明の一実施例を示す半導
体装置の製造方法の工程断面図である。1(a) to 1(g) are process cross-sectional views of a method for manufacturing a semiconductor device showing an embodiment of the present invention.
第1図において、1はマスク材であるSiN膜、2は第
2の半導体層であるInP層、3は第1の半導体層であ
るInGaAs層である。In FIG. 1, 1 is a SiN film that is a mask material, 2 is an InP layer that is a second semiconductor layer, and 3 is an InGaAs layer that is a first semiconductor layer.
まず、5iNW41を、レジスト(図示せず)をマスク
としてInP層2をエツチングしないように、CF4で
ドライエツチングをしてパターニングする(第1図(a
))。続いて、SiN膜1をマスクとしてIn2層2を
、InGaAs層3をエツチングしないようにHCIで
エツチングをしてパターニングする(第1図(b))。First, the 5iNW 41 is patterned by dry etching with CF4 using a resist (not shown) as a mask so as not to etch the InP layer 2 (see Fig. 1(a).
)). Subsequently, using the SiN film 1 as a mask, the In2 layer 2 is patterned by etching with HCI without etching the InGaAs layer 3 (FIG. 1(b)).
さらZこ、In2層2をマスクとして、希硫酸でI n
GaAs3を所望の深さエツチングしパターニングする
(第1図(C1)。その後、In2層2をHCIでさら
にアンダエッチングする(第1 図(d ))。続いて
、アンダエッチングしたInP層2をマスクとしてI
nGaAs層3を所望の深さだけ希硫酸でエツチングす
る(第1図(e)) さらに、In2層2のアンダエッ
チングを行った後(第1図(f))InGaAs層3を
所望の深さエツチングする(第1図(g))。このよう
に、InP層2のアンダエッチングとI nGaAs層
3のエツチングを繰り返し行うことにより、I nGa
As層3を緩やかな階段状にエツチングすることができ
る。Then, using In2 layer 2 as a mask, remove In2 with dilute sulfuric acid.
GaAs3 is etched to a desired depth and patterned (Fig. 1 (C1)). Then, the In2 layer 2 is further under-etched with HCI (Fig. 1 (d)). Subsequently, the under-etched InP layer 2 is masked. as I
The nGaAs layer 3 is etched to a desired depth with dilute sulfuric acid (FIG. 1(e)). Furthermore, after under-etching the In2 layer 2 (FIG. 1(f)), the InGaAs layer 3 is etched to a desired depth. Etch (Fig. 1(g)). In this way, by repeatedly under-etching the InP layer 2 and etching the InGaAs layer 3, the InGaAs layer 3 is etched.
The As layer 3 can be etched in a gradual stepwise manner.
以上説明したように、この発明は、第1の半導体層上に
第2の半導体層を堆積し、さらにこの第2の半導体層上
にマスク材を堆積する工程、マスク材に所望のバターニ
ングを行った後、このマスクバクーノをマスクとして第
1の半導体層とマスク材をエツチングしない液またはガ
スを用いて第2の半導体層をバターニングする工程、マ
スクバクーンおよび第2の半導体層をマスクとして、第
2の半導体層およびマスク材をエツチングしない液また
はガスを用いて第1の半導体層を所望の深さまでエツチ
ングする工程、続いて第1の半導体層およびマスク材を
エツチングしない液またはガスを用いて第2の半導体層
を横方向にエツチングする工程、この第2の半導体層を
マスクとして第2の半導体層およびマスク材をエツチン
グしない液またはガスを用いて第1の半導体層を所望の
深さまでエツチングする工程、これらの横方向のエツチ
ングおよび深さ方向向のエツチングを繰り返すことによ
って第1の半導体層を階段状にエツチングするので、最
初に一度写真製版を行うだけで、その後はサイドエツチ
ングと深さ方向のエツチングを繰り返し行うことにより
、緩やがな階段状の段差を形成することができる。した
がって、工程が大幅に短縮できる効果が得られる。As explained above, the present invention includes a process of depositing a second semiconductor layer on a first semiconductor layer, further depositing a mask material on the second semiconductor layer, and applying desired patterning to the mask material. After that, a step of patterning the second semiconductor layer using a liquid or gas that does not etch the first semiconductor layer and the mask material using this mask coating as a mask, and a step of patterning the second semiconductor layer using the mask coating and the second semiconductor layer as a mask. etching the first semiconductor layer to a desired depth using a liquid or gas that does not etch the second semiconductor layer and the mask material, followed by a second step using a liquid or gas that does not etch the first semiconductor layer and the mask material; A step of laterally etching the second semiconductor layer, using the second semiconductor layer as a mask and etching the first semiconductor layer to a desired depth using a liquid or gas that does not etch the second semiconductor layer or the mask material. The first semiconductor layer is etched stepwise by repeating these horizontal etching and depth etching processes, so photolithography is only performed once at the beginning, and then side etching and depth etching are performed. By repeating this etching, a gradual step-like step can be formed. Therefore, the effect of significantly shortening the process can be obtained.
第1図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第2図は従来の半導体装置の製造方法
を示す工程断面図である。
図において、1はSiN膜、2は1nPJii、3はI
nGaAs層である。FIG. 1 is a process sectional view showing an embodiment of the semiconductor device manufacturing method of the present invention, and FIG. 2 is a process sectional view showing a conventional semiconductor device manufacturing method. In the figure, 1 is a SiN film, 2 is a 1nPJii film, and 3 is an I
It is an nGaAs layer.
Claims (1)
の第2の半導体層上にマスク材を堆積する工程、前記マ
スク材に所望のパターニングを行った後、このマスクパ
ターンをマスクとして前記第1の半導体層とマスク材を
エッチングしない液またはガスを用いて前記第2の半導
体層をパターニングする工程、前記マスクパターンおよ
び第2の半導体層をマスクとして、前記第2の半導体層
およびマスク材をエッチングしない液またはガスを用い
て前記第1の半導体層を所望の深さまでエッチングする
工程、続いて前記第1の半導体層およびマスク材をエッ
チングしない液またはガスを用いて前記第2の半導体層
を横方向にエッチングする工程、この第2の半導体層を
マスクとして前記第2の半導体層およびマスク材をエッ
チングしない液またはガスを用いて前記第1の半導体層
を所望の深さまでエッチングする工程、これらの横方向
のエッチングおよび深さ方向のエッチングを繰り返すこ
とによって前記第1の半導体層を階段状にエッチングす
る工程を含むことを特徴とする半導体装置の製造方法。A step of depositing a second semiconductor layer on the first semiconductor layer and further depositing a mask material on the second semiconductor layer, and after performing desired patterning on the mask material, the mask pattern is used as a mask. patterning the second semiconductor layer using a liquid or gas that does not etch the first semiconductor layer and the mask material; using the mask pattern and the second semiconductor layer as a mask, patterning the second semiconductor layer and the mask; etching the first semiconductor layer to a desired depth using a liquid or gas that does not etch the material, and then etching the second semiconductor layer using a liquid or gas that does not etch the first semiconductor layer and the mask material. a step of laterally etching the layer; and a step of etching the first semiconductor layer to a desired depth using the second semiconductor layer as a mask and using a liquid or gas that does not etch the second semiconductor layer and the mask material. A method for manufacturing a semiconductor device, comprising the steps of: etching the first semiconductor layer in a stepwise manner by repeating etching in the lateral direction and etching in the depth direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33785889A JPH03196522A (en) | 1989-12-25 | 1989-12-25 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33785889A JPH03196522A (en) | 1989-12-25 | 1989-12-25 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03196522A true JPH03196522A (en) | 1991-08-28 |
Family
ID=18312648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33785889A Pending JPH03196522A (en) | 1989-12-25 | 1989-12-25 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03196522A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326064A (en) * | 1993-05-14 | 1994-11-25 | Nec Corp | Semiconductor device and its manufacture |
WO2004041711A1 (en) * | 2002-11-08 | 2004-05-21 | Shinko Electric Industries Co., Ltd. | Method of forming stepped recess |
-
1989
- 1989-12-25 JP JP33785889A patent/JPH03196522A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326064A (en) * | 1993-05-14 | 1994-11-25 | Nec Corp | Semiconductor device and its manufacture |
WO2004041711A1 (en) * | 2002-11-08 | 2004-05-21 | Shinko Electric Industries Co., Ltd. | Method of forming stepped recess |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03196522A (en) | Manufacture of semiconductor device | |
JPH07326621A (en) | Minute pattern forming method for semiconductor element | |
JPH0281441A (en) | Manufacture of semiconductor device | |
JPS60254733A (en) | Pattern forming method | |
JPH01119028A (en) | Manufacture of semiconductor device | |
JPS63258020A (en) | Formation of element isolation pattern | |
JPH03239331A (en) | Manufacture of semiconductor device | |
JPH02189922A (en) | Manufacture of semiconductor device | |
JPS63181432A (en) | Fine processing method | |
JPS61208833A (en) | Manufacture of semiconductor device | |
JPH04155816A (en) | Manufacture of semiconductor device | |
JPS63204730A (en) | Formation of fine pattern | |
JP3007112B2 (en) | Gate electrode formation method | |
JPS62154735A (en) | Manufacture of semiconductor device | |
KR100255164B1 (en) | Polysilicon/oxide of semiconductor material etching method | |
KR0141965B1 (en) | Slant etching method of metal layer | |
KR0163742B1 (en) | Method for forming t-shape gate | |
JPH0473611B2 (en) | ||
JPH04364726A (en) | Pattern formation | |
JPS60134482A (en) | Manufacture of semiconductor device | |
JPS61202427A (en) | Formation of electrode in semiconductor device | |
JPH0684951A (en) | Manufacture of semiconductor device | |
JPH04298049A (en) | Manufacture of semiconductor device | |
JPH01296642A (en) | Formation of contact hole | |
JPH03206625A (en) | Manufacture of semiconductor device |