JPS63181014U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案に係るアナログスイツチの制御
回路を示す図、第２図はアナログスイツチを示す
図である。 １は制御回路、２はアナログスイツチ、ＳＷは
ノンシヨーテイング型機械スイツチ、Ｑ_３はスイ
ツチングトランジスタ（第１スイツチングトラン
ジスタ）、Ｑ_４，Ｑ_５はスイツチングトランジス
タ（第２スイツチングトランジスタ）、Ｒ_２，Ｃ
_１は時定数回路を構成する抵抗及びコンデンサ。

Claims (1)

1. 【実用新案登録請求の範囲】 アナログスイツチに対するコントロール信号及
   びアナログスイツチの切換え時に生じるノイズを
   除去する為のミユート信号を発生させる為の、ア
   ナログスイツチの制御回路であつて、 オン・オフ２位置に切換えられるノンシヨーテ
   イング型の機械スイツチと、前記機械スイツチが
   オン位置若しくはオフ位置にあるとき第１状態を
   維持し、ノンシヨーテイング状態のとき第２状態
   に設定される第１スイツチトランジスタと、前記
   第１スイツチングトランジスタの第２状態を所定
   期間維持する為の抵抗及びコンデンサよりなる時
   定数回路と、前記機械スイツチのオン・オフ位置
   に応答してスイツチングされる第２スイツチング
   トランジスタとよりなり、 以つて、前記機械スイツチのオン・オフ切換え
   に応答して切換わる、アナログスイツチに対する
   コントロール信号を前記第２スイツチングトラン
   ジスタより得ると共に、第２状態にある前記第１
   スイツチングトランジスタよりミユート信号を得
   ることを特徴とするアナログスイツチの制御回路
   。