JPS63180217A - 過電流保護回路 - Google Patents
過電流保護回路Info
- Publication number
- JPS63180217A JPS63180217A JP62011659A JP1165987A JPS63180217A JP S63180217 A JPS63180217 A JP S63180217A JP 62011659 A JP62011659 A JP 62011659A JP 1165987 A JP1165987 A JP 1165987A JP S63180217 A JPS63180217 A JP S63180217A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- photocoupler
- resistor
- overcurrent
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 3
- 101000800116 Homo sapiens Thy-1 membrane glycoprotein Proteins 0.000 abstract description 11
- 102100033523 Thy-1 membrane glycoprotein Human genes 0.000 abstract description 11
- 101100538447 Aspergillus terreus (strain NIH 2624 / FGSC A1156) trt3 gene Proteins 0.000 abstract 4
- 101100538446 Aspergillus terreus (strain NIH 2624 / FGSC A1156) trt2 gene Proteins 0.000 abstract 2
- 101150113941 trt1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 201000005569 Gout Diseases 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は入出力を絶縁するフォトカプラを介して出力
トランジスタをオン・オフ制御するものにおいて、出力
トランジスタに流れる過電流を検出して出力トランジス
タを保護する回路に関する。
トランジスタをオン・オフ制御するものにおいて、出力
トランジスタに流れる過電流を検出して出力トランジス
タを保護する回路に関する。
この種の従来技術を第２図に示す。第２図はスイッチＳ
のオン・オフにより負荷りをオン・オフ制御する回路を
示し、図において、Ｂｉｎは入力電源、 ｇｏｕｔは制
御１［，１および２はそれぞれ入力端子、４および５は
それぞれ出力端子、３は制御端子である。スイッチＳが
オフであるとフォトカプラＰＣＩのフォトダイオードに
は電流が流れずフォトカプラＰＣＩはオフである。フォ
トカプラＰＣＩがオフであるとトランジスタＴ１のベー
スには抵抗孔２を介してベース電流が流れてトランジス
タＴＩがオンしており、これにより出力トランジスタＴ
２にはベース電流が流れないので出力トランジスタＴ２
はオフであるとともに負荷りもオフである。今スイッチ
Ｓをオンすると抵抗几ｌを介してフォトカプラＰＣＩの
フォトダイオードに電流が流れてフォトトランジスタが
導通してフォトカプラＰＣＩがオンする。フォトカプラ
ＰＣＩがオンするとトランジスタＴｌのベース電流が側
路されるのでトランジスタＴ１がオフし、これにより抵
抗Ｒ３，Ｒ４を介して出力トランジスタＴ２にベース電
流が流れて出力トランジスタＴ２がオンし負荷りに電流
が流れて負荷りがオンする。出力トランジスタＴ２がオ
ンすると過電流検出用抵抗Ｒ６に電圧降下が生じるが定
常電流、すなわち負荷りが過負荷となって過電流が発生
するかまたは負荷短絡ζこより短絡電流が発生する場合
以外の定常電流によって過電流検出用抵抗Ｒ６に生じる
電圧降下によりサイリスタＴＨＹは点弧されろことがな
い。
のオン・オフにより負荷りをオン・オフ制御する回路を
示し、図において、Ｂｉｎは入力電源、 ｇｏｕｔは制
御１［，１および２はそれぞれ入力端子、４および５は
それぞれ出力端子、３は制御端子である。スイッチＳが
オフであるとフォトカプラＰＣＩのフォトダイオードに
は電流が流れずフォトカプラＰＣＩはオフである。フォ
トカプラＰＣＩがオフであるとトランジスタＴ１のベー
スには抵抗孔２を介してベース電流が流れてトランジス
タＴＩがオンしており、これにより出力トランジスタＴ
２にはベース電流が流れないので出力トランジスタＴ２
はオフであるとともに負荷りもオフである。今スイッチ
Ｓをオンすると抵抗几ｌを介してフォトカプラＰＣＩの
フォトダイオードに電流が流れてフォトトランジスタが
導通してフォトカプラＰＣＩがオンする。フォトカプラ
ＰＣＩがオンするとトランジスタＴｌのベース電流が側
路されるのでトランジスタＴ１がオフし、これにより抵
抗Ｒ３，Ｒ４を介して出力トランジスタＴ２にベース電
流が流れて出力トランジスタＴ２がオンし負荷りに電流
が流れて負荷りがオンする。出力トランジスタＴ２がオ
ンすると過電流検出用抵抗Ｒ６に電圧降下が生じるが定
常電流、すなわち負荷りが過負荷となって過電流が発生
するかまたは負荷短絡ζこより短絡電流が発生する場合
以外の定常電流によって過電流検出用抵抗Ｒ６に生じる
電圧降下によりサイリスタＴＨＹは点弧されろことがな
い。
スイッチＳがオンで負荷りがオン状態のとき負荷りに過
電流または短絡電流が流れると過電流検出用抵抗Ｒ６に
生じる電圧降下によってサイリ・スタＴＨＹは点弧され
、このサイリスタＴＨＹは制御電源端子３と抵抗Ｒ３を
介して導通する。これによって出力トランジスタＴ２の
ベース電流が側路されるので出力トランジスタＴ２はオ
フするので出力トランジスタＴ２が過電流または短絡電
流から保護される。
電流または短絡電流が流れると過電流検出用抵抗Ｒ６に
生じる電圧降下によってサイリ・スタＴＨＹは点弧され
、このサイリスタＴＨＹは制御電源端子３と抵抗Ｒ３を
介して導通する。これによって出力トランジスタＴ２の
ベース電流が側路されるので出力トランジスタＴ２はオ
フするので出力トランジスタＴ２が過電流または短絡電
流から保護される。
この従来技術においては、過電流発生時に出力トランジ
スタＴ２のコレクタ・エミッタ通路を流れる過電流を検
出してサイリスタＴＨＹにより出力トランジスタＴ２の
ベース電流をカットオフする方式のためサイリスタＴＨ
Ｙには過電流検出後に常時抵抗Ｒ３を介して電源を流し
て自己保持をかけなければならない、このために出力段
の構成はサイリスタＴＨＹの制御電源が必要であるので
出力端子４とは別に制御電源端子３を設けねばならず３
端子（出力端子４，５と制御電源端子３）が必要である
。ところで、入出力を絶縁するフォトカプラを介して出
力をオン・オフ制御するものにおいては前記３端子方式
の他に２端子方式（２線式）、すなわち制御電源端子３
と出力端子４とを共用する２端子方式（２線式）のもの
があるが、第２図に示す従来方式を２端子方式とすると
、出力トランジスタＴ２がオン時にサイリスタＴＨＹに
供給される電圧が低いためにサイリスタＴＨＹには自己
保持をかけることが困難となる欠点がある。
スタＴ２のコレクタ・エミッタ通路を流れる過電流を検
出してサイリスタＴＨＹにより出力トランジスタＴ２の
ベース電流をカットオフする方式のためサイリスタＴＨ
Ｙには過電流検出後に常時抵抗Ｒ３を介して電源を流し
て自己保持をかけなければならない、このために出力段
の構成はサイリスタＴＨＹの制御電源が必要であるので
出力端子４とは別に制御電源端子３を設けねばならず３
端子（出力端子４，５と制御電源端子３）が必要である
。ところで、入出力を絶縁するフォトカプラを介して出
力をオン・オフ制御するものにおいては前記３端子方式
の他に２端子方式（２線式）、すなわち制御電源端子３
と出力端子４とを共用する２端子方式（２線式）のもの
があるが、第２図に示す従来方式を２端子方式とすると
、出力トランジスタＴ２がオン時にサイリスタＴＨＹに
供給される電圧が低いためにサイリスタＴＨＹには自己
保持をかけることが困難となる欠点がある。
そこで本発明の目的は、従来技術の問題点を除去し２端
子方式（２線式）のものにおいて出力トランジスタの過
電流保護を行なうことのできる簡単な構成で安価な過電
流保護回路を提供することにある。
子方式（２線式）のものにおいて出力トランジスタの過
電流保護を行なうことのできる簡単な構成で安価な過電
流保護回路を提供することにある。
前記目的を達成するために本発明は、入出力をフォトカ
プラで絶縁し、入力信号により出力トランジスタを介し
て出力をオン・オフ制御するとともに出力トランジスタ
のコレクタｅエミッタ通路に直列に接続された過電流検
出用抵抗の電圧降下に基づいて出力トランジスタをオフ
する過電流保護回路において、前記フォトカプラのフォ
トダイオードに並列にそのフォトダイオードに流れる電
流を短絡する短絡回路を接続し、前記過電流検出用抵抗
の電圧降下により制御されるトランジスタのコレクタ・
エミッタ通路に直列に抵抗を接続し、この抵抗に並列に
第２のフォトカプラのフォトダイオードとこの第２のフ
ォトカプラの保護抵抗との直列回路を接続し、前記第２
のフォトカプラのフォトトランジスタにより前記短絡回
路を駆動するように構成したものである。
プラで絶縁し、入力信号により出力トランジスタを介し
て出力をオン・オフ制御するとともに出力トランジスタ
のコレクタｅエミッタ通路に直列に接続された過電流検
出用抵抗の電圧降下に基づいて出力トランジスタをオフ
する過電流保護回路において、前記フォトカプラのフォ
トダイオードに並列にそのフォトダイオードに流れる電
流を短絡する短絡回路を接続し、前記過電流検出用抵抗
の電圧降下により制御されるトランジスタのコレクタ・
エミッタ通路に直列に抵抗を接続し、この抵抗に並列に
第２のフォトカプラのフォトダイオードとこの第２のフ
ォトカプラの保護抵抗との直列回路を接続し、前記第２
のフォトカプラのフォトトランジスタにより前記短絡回
路を駆動するように構成したものである。
出力トランジスタに過電流が流れた場合過電流検出用抵
抗に発生する電圧降下によりトランジスタがオンし、こ
のトランジスタのコレクタ・エミッタ通路に直列に接続
された抵抗に生じる電圧降下によって第２のフォトカプ
ラがオンする。これにより短絡回路が駆動されて入出力
を絶縁するフォトカプラのフォトダイオードに流れる電
流が側路され入出力を絶縁するフォトカプラがオフし出
力トランジスタがオフする。
抗に発生する電圧降下によりトランジスタがオンし、こ
のトランジスタのコレクタ・エミッタ通路に直列に接続
された抵抗に生じる電圧降下によって第２のフォトカプ
ラがオンする。これにより短絡回路が駆動されて入出力
を絶縁するフォトカプラのフォトダイオードに流れる電
流が側路され入出力を絶縁するフォトカプラがオフし出
力トランジスタがオフする。
第１図は本発明の一実施例を示す回路図であり、図にお
いて第２図に示す従来例と同一のものには同−の符号を
付してその説明は省略する。
いて第２図に示す従来例と同一のものには同−の符号を
付してその説明は省略する。
第１図において入出力を絶縁するフォトカプラＰＣ１の
フォトダイオードに並列に短絡回路７が接続され、この
短絡回路７はフォトカプラＰＣＩのフォトダイオードに
並列にサイリスタＴＨＹ １のカソード・アノード通路
が接続され、そのサイリスタＴＨＹＩのカソード伊アノ
ード間にフォトカプラＰＣ２のフォトトランジスタと抵
抗Ｒ８の直列回路が接続され、そのフォトトランジスタ
のエミッタと抵抗Ｒ８との接続点がサイリスタＴＨＹ、
ｘのゲート電極に接続されてなる。フォトカプラＰＣＩ
のフォトトランジスタは一端が制御電源端子と出力端子
とに共用された出力端子６に接続された抵抗Ｒ７と接続
され、この抵抗Ｒ７とフォトカプラＰＣＩのフォトトラ
ンジスタのコレクタとの接続点が出力トランジスタＴ２
のベースに接続されている。出力トランジスタＴ２のコ
レクタ・エミッタ通路には直列に過電流検出用抵抗Ｒ６
が接続され、出力トランジスタＴ２のコレクタと過電流
検出用抵抗Ｒ６との接続点がトランジスタＴ３のベース
に接続されている。トランジスタＴ３のコレクタ・エミ
ッタ通路には抵抗Ｒ９が直列に接続され、この抵抗Ｒ９
４こは並列に抵抗ＲｔｏとフォトカプラＰＣ２のフォト
トランジスタとの直列回路が接続されている。
フォトダイオードに並列に短絡回路７が接続され、この
短絡回路７はフォトカプラＰＣＩのフォトダイオードに
並列にサイリスタＴＨＹ １のカソード・アノード通路
が接続され、そのサイリスタＴＨＹＩのカソード伊アノ
ード間にフォトカプラＰＣ２のフォトトランジスタと抵
抗Ｒ８の直列回路が接続され、そのフォトトランジスタ
のエミッタと抵抗Ｒ８との接続点がサイリスタＴＨＹ、
ｘのゲート電極に接続されてなる。フォトカプラＰＣＩ
のフォトトランジスタは一端が制御電源端子と出力端子
とに共用された出力端子６に接続された抵抗Ｒ７と接続
され、この抵抗Ｒ７とフォトカプラＰＣＩのフォトトラ
ンジスタのコレクタとの接続点が出力トランジスタＴ２
のベースに接続されている。出力トランジスタＴ２のコ
レクタ・エミッタ通路には直列に過電流検出用抵抗Ｒ６
が接続され、出力トランジスタＴ２のコレクタと過電流
検出用抵抗Ｒ６との接続点がトランジスタＴ３のベース
に接続されている。トランジスタＴ３のコレクタ・エミ
ッタ通路には抵抗Ｒ９が直列に接続され、この抵抗Ｒ９
４こは並列に抵抗ＲｔｏとフォトカプラＰＣ２のフォト
トランジスタとの直列回路が接続されている。
次に動作について説明する。スイッチＳがオフの場合、
フォトカプラＰＣＩのフォトダイオードには電流が流れ
ずフォトカプラＰＣＩはオフである。フォトカプラＰＣ
Ｉがオフであることにより出力トランジスタＴ１にはベ
ース電流が流れず出力トランジスタＴ１はオフであり負
荷りもオフである。出力トランジスタＴ１がオフである
ことにより過電流検出用抵抗Ｒ６には電圧降下が生じな
いのでトランジスタＴ３はオフであり、これによりフォ
トカプラＰＣ２もオフであってサイリスタＴＨＹ１もオ
フである。
フォトカプラＰＣＩのフォトダイオードには電流が流れ
ずフォトカプラＰＣＩはオフである。フォトカプラＰＣ
Ｉがオフであることにより出力トランジスタＴ１にはベ
ース電流が流れず出力トランジスタＴ１はオフであり負
荷りもオフである。出力トランジスタＴ１がオフである
ことにより過電流検出用抵抗Ｒ６には電圧降下が生じな
いのでトランジスタＴ３はオフであり、これによりフォ
トカプラＰＣ２もオフであってサイリスタＴＨＹ１もオ
フである。
今スイッチＳをオンするとサイリスタＴＨＹ１がオフで
あるのでフォトカプラＰＣＩのフォトダイオードに電流
が流れてフォトカプラＰＣＩがオンする。フォトカプラ
ＰＣＩがオンすると出力トランジスタＴ２にベース電流
が流れて出力トランジスタＴ２がオンして負荷りがオン
する。負荷りに定常電流が流れている場合過電流検出用
抵抗Ｒ６に生じる電圧降下によってはトランジスタＴ３
がオンせず、従ってフォトカプラＰＣ２がオフであって
サイリスタＴＨＹ １もオフ状態である。負荷りが過負
荷となって過電流が流れるか負荷りが短絡して短絡電流
が流れると過電流検出用抵抗Ｒ６に大きな電圧降下が生
じ、これによってトランジスタＴ３にベース電流が流れ
てトランジスタＴ３がオンする。トランジスタＴ３がオ
ンすると抵抗Ｒ９に生じる電圧降下により抵抗Ｒ１０を
介してフォトカプラＰＣ２のフォトダイオードに電流が
流れてフォトカプラＰＣ２がオンする。このときの過電
流検出レベルは抵抗Ｒ９の抵抗値をＲ，トランジスタＴ
３のオン時の通電電流をＩＬ、フォトカプラＰＣ２の入
力側の順電圧をＶｖとすれば、几×ＩＬ ！−Ｉ Ｖｒ
ノ関係カラＩＬ ＝ ＶＦ／Ｒトナル。トランジスタ
Ｔ３がオンしてフォトカプラＰＣ２がオンするとサイリ
スタＴＨＹ１のゲートに点弧パルスが印加されてサイリ
スタＴＨＹ１がオンし、これによりフォトカプラＰＣＩ
のフォトダイオードを流れる電流が側路されてフォトカ
プラＰＣＩがオフすると出力トランジスタＴ２がオフす
る。出力トランジスタＴ２がオフするとトランジスタＴ
３もオフしてフォトカプラＰＣ２がオフするが、サイリ
スタＴＨＹ １は入力電源Ｅｉｎからの電流によりスイ
ッチＳをオフするまでオン状態を続けるので出力トラン
ジスタＴ２を過電流から保護することができる。
あるのでフォトカプラＰＣＩのフォトダイオードに電流
が流れてフォトカプラＰＣＩがオンする。フォトカプラ
ＰＣＩがオンすると出力トランジスタＴ２にベース電流
が流れて出力トランジスタＴ２がオンして負荷りがオン
する。負荷りに定常電流が流れている場合過電流検出用
抵抗Ｒ６に生じる電圧降下によってはトランジスタＴ３
がオンせず、従ってフォトカプラＰＣ２がオフであって
サイリスタＴＨＹ １もオフ状態である。負荷りが過負
荷となって過電流が流れるか負荷りが短絡して短絡電流
が流れると過電流検出用抵抗Ｒ６に大きな電圧降下が生
じ、これによってトランジスタＴ３にベース電流が流れ
てトランジスタＴ３がオンする。トランジスタＴ３がオ
ンすると抵抗Ｒ９に生じる電圧降下により抵抗Ｒ１０を
介してフォトカプラＰＣ２のフォトダイオードに電流が
流れてフォトカプラＰＣ２がオンする。このときの過電
流検出レベルは抵抗Ｒ９の抵抗値をＲ，トランジスタＴ
３のオン時の通電電流をＩＬ、フォトカプラＰＣ２の入
力側の順電圧をＶｖとすれば、几×ＩＬ ！−Ｉ Ｖｒ
ノ関係カラＩＬ ＝ ＶＦ／Ｒトナル。トランジスタ
Ｔ３がオンしてフォトカプラＰＣ２がオンするとサイリ
スタＴＨＹ１のゲートに点弧パルスが印加されてサイリ
スタＴＨＹ１がオンし、これによりフォトカプラＰＣＩ
のフォトダイオードを流れる電流が側路されてフォトカ
プラＰＣＩがオフすると出力トランジスタＴ２がオフす
る。出力トランジスタＴ２がオフするとトランジスタＴ
３もオフしてフォトカプラＰＣ２がオフするが、サイリ
スタＴＨＹ １は入力電源Ｅｉｎからの電流によりスイ
ッチＳをオフするまでオン状態を続けるので出力トラン
ジスタＴ２を過電流から保護することができる。
なお、短絡回路７としてサイリスタＴＨＹ１を用いた場
合について説明したが、これはＰＵＴ（プを絶縁するフ
ォトカプラのフォトダイオードに並列にそのフォトダイ
オードを流れる電流を短絡する短絡回路を接続し、出力
トランジスタに流れる過電流を検出する過電流検出用抵
抗の電圧降下により制御されるトランジスタのコレクタ
・エミッ夕通路に直列に抵抗を接続し、この抵抗に並列
に第２のフォトカプラのフォトダイオードとこの第２の
フォトカプラの保護抵抗との直列回路を接続し、前記第
２のフォトカプラのフォトトランジスタにより前記短絡
回路を駆動するように構成したことにより、出力段の制
御電源端子と出力端子を共用した２端子方式（２線式）
において入力信号により出力トランジスタを介して出力
をオン・オフ制御するものに対しても出力トランジスタ
に流れる過電流を検出して出力トランジスタをオフし出
力トランジスタを過電流から保護することができるとい
う利点を有する。
合について説明したが、これはＰＵＴ（プを絶縁するフ
ォトカプラのフォトダイオードに並列にそのフォトダイ
オードを流れる電流を短絡する短絡回路を接続し、出力
トランジスタに流れる過電流を検出する過電流検出用抵
抗の電圧降下により制御されるトランジスタのコレクタ
・エミッ夕通路に直列に抵抗を接続し、この抵抗に並列
に第２のフォトカプラのフォトダイオードとこの第２の
フォトカプラの保護抵抗との直列回路を接続し、前記第
２のフォトカプラのフォトトランジスタにより前記短絡
回路を駆動するように構成したことにより、出力段の制
御電源端子と出力端子を共用した２端子方式（２線式）
において入力信号により出力トランジスタを介して出力
をオン・オフ制御するものに対しても出力トランジスタ
に流れる過電流を検出して出力トランジスタをオフし出
力トランジスタを過電流から保護することができるとい
う利点を有する。
第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 ＰＣＩ、ＰＣ２：フォトカプラ、Ｔ２：出力トランジス
タ、Ｔ４：）ランジスタ、ＴＨＹ１：サイリスタ、Ｒ６
：過電流検出用抵抗、７：短絡回路。 茅 １ 目 第 ｚｍ
例を示す回路図である。 ＰＣＩ、ＰＣ２：フォトカプラ、Ｔ２：出力トランジス
タ、Ｔ４：）ランジスタ、ＴＨＹ１：サイリスタ、Ｒ６
：過電流検出用抵抗、７：短絡回路。 茅 １ 目 第 ｚｍ
Claims (1)
- １）入出力をフォトカプラで絶縁し、入力信号により出
力トランジスタを介して出力をオン・オフ制御するとと
もに出力トランジスタのコレクタ・エミッタ通路に直列
に接続された過電流検出用抵抗の電圧降下に基づいて出
力トランジスタをオフする過電流保護回路において、前
記フォトカプラのフォトダイオードに並列にそのフォト
ダイオードに流れる電流を短絡する短絡回路を接続し、
前記過電流検出用抵抗の電圧降下により制御されるトラ
ンジスタのコレクターエミッタ通路に直列に抵抗を接続
し、この抵抗に並列に第２のフォトカプラのフォトダイ
オードとこの第２のフォトカプラの保護抵抗との直列回
路を接続し、前記第２のフォトカプラのフォトトランジ
スタにより前記短絡回路を駆動することを特徴とする過
電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011659A JPS63180217A (ja) | 1987-01-21 | 1987-01-21 | 過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011659A JPS63180217A (ja) | 1987-01-21 | 1987-01-21 | 過電流保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63180217A true JPS63180217A (ja) | 1988-07-25 |
Family
ID=11784103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62011659A Pending JPS63180217A (ja) | 1987-01-21 | 1987-01-21 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63180217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04337919A (ja) * | 1991-05-15 | 1992-11-25 | Mitsubishi Electric Corp | パワー素子の過電流保護装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60165118A (ja) * | 1984-02-06 | 1985-08-28 | Omron Tateisi Electronics Co | 無接点リレ− |
-
1987
- 1987-01-21 JP JP62011659A patent/JPS63180217A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60165118A (ja) * | 1984-02-06 | 1985-08-28 | Omron Tateisi Electronics Co | 無接点リレ− |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04337919A (ja) * | 1991-05-15 | 1992-11-25 | Mitsubishi Electric Corp | パワー素子の過電流保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429339A (en) | AC Transistor switch with overcurrent protection | |
| US4176288A (en) | Zero voltage switching solid state relay | |
| US4158150A (en) | Solid state relay with zero crossover feature | |
| GB1582764A (en) | Electrical circuits | |
| US4543497A (en) | Electronic monitoring system with selective signal inversion | |
| US4517469A (en) | Circuit for a current consuming device in a motor vehicle | |
| US5541500A (en) | Power supply arrangement comprising a direct voltage monitoring circuit | |
| US3919601A (en) | Overcurrent protection circuit {8 for an object circuit{9 | |
| GB2027307A (en) | Transistor power amplifier protection circuit | |
| US4789842A (en) | Composite transistor device with over-current protection | |
| US5027020A (en) | Zero voltage switching AC relay circuit | |
| JPS63180217A (ja) | 過電流保護回路 | |
| US3665207A (en) | Pulse generator | |
| JPH10127062A (ja) | 電気車用インバータの保護回路 | |
| SU650154A1 (ru) | Устройство контрол состо ни тиристоров преобразовател | |
| SU1576897A1 (ru) | Двухпол рный стабилизатор напр жени с защитой по току | |
| SU961031A1 (ru) | Устройство дл защиты нагрузки | |
| SU1244746A1 (ru) | Устройство дл защиты инвертора | |
| KR890004460B1 (ko) | 전광 변환회로에서 레이저 다이오드 보호회로 | |
| SU1658269A1 (ru) | Устройство дл защиты от перегрузки в сети посто нного тока | |
| KR940000308Y1 (ko) | 부극성 상전감지 및 밧데리 충방전회로 | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| GB2259200A (en) | Ground fault protector | |
| SU970691A1 (ru) | Транзисторный импульсный ключ | |
| SU1319247A1 (ru) | Устройство дл защиты нагрузки от токовых перегрузок |